JPH0683185B2 - 逐次復号装置 - Google Patents
逐次復号装置Info
- Publication number
- JPH0683185B2 JPH0683185B2 JP63264822A JP26482288A JPH0683185B2 JP H0683185 B2 JPH0683185 B2 JP H0683185B2 JP 63264822 A JP63264822 A JP 63264822A JP 26482288 A JP26482288 A JP 26482288A JP H0683185 B2 JPH0683185 B2 JP H0683185B2
- Authority
- JP
- Japan
- Prior art keywords
- decoding
- received signal
- storage means
- written
- read
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000003111 delayed effect Effects 0.000 claims description 8
- 238000006243 chemical reaction Methods 0.000 claims description 6
- 102100031584 Cell division cycle-associated 7-like protein Human genes 0.000 description 14
- 101000777638 Homo sapiens Cell division cycle-associated 7-like protein Proteins 0.000 description 14
- 239000000872 buffer Substances 0.000 description 13
- 230000005540 biological transmission Effects 0.000 description 10
- 230000010363 phase shift Effects 0.000 description 9
- 238000000034 method Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 2
- 101100325756 Arabidopsis thaliana BAM5 gene Proteins 0.000 description 1
- 101150046378 RAM1 gene Proteins 0.000 description 1
- 101100476489 Rattus norvegicus Slc20a2 gene Proteins 0.000 description 1
- 230000003139 buffering effect Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000001186 cumulative effect Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000001228 spectrum Methods 0.000 description 1
Landscapes
- Detection And Prevention Of Errors In Transmission (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は逐次復号装置に関し、特に直交変調方式の伝送
路で伝送された畳込み符号を誤り訂正復号する逐次復号
装置に関する。
路で伝送された畳込み符号を誤り訂正復号する逐次復号
装置に関する。
データの伝送誤りを検出して訂正するために、データを
いくつかの情報シンボルに区切り、誤り訂正符号器で畳
込み符号化して符号シンボルにし、伝送された符号シン
ボルを誤り訂正復号器（以下復号器という）でファノア
ルゴリズムを用いて逐次復号することが行なわれてい
る。
いくつかの情報シンボルに区切り、誤り訂正符号器で畳
込み符号化して符号シンボルにし、伝送された符号シン
ボルを誤り訂正復号器（以下復号器という）でファノア
ルゴリズムを用いて逐次復号することが行なわれてい
る。
かかる誤り訂正符号器は、状態保持回路と関数発生回路
とを備えている。状態保持回路は、例えばシフトレジス
タで構成され、内部状態を保持し、情報シンボルの入力
によって内部状態を変更する。関数発生器は内部状態を
入力して符号シンボルを発生する。
とを備えている。状態保持回路は、例えばシフトレジス
タで構成され、内部状態を保持し、情報シンボルの入力
によって内部状態を変更する。関数発生器は内部状態を
入力して符号シンボルを発生する。
復号器が１符号シンボルに対応して受取る受信信号（の
硬判定）は、伝送誤りにより、送られた符号シンボルと
は必ずしも一致しない。
硬判定）は、伝送誤りにより、送られた符号シンボルと
は必ずしも一致しない。
復号器は、符号シンボル単位に復号を進めるとすると、
対応する誤り訂正符号器と同一の機能を有する回路（以
下符号器複製という）をもっており、１符号シンボルに
対応する受信信号を受取るごとに、可能なすべての情報
シンボルを符号器複製にそれぞれ入力したときの符号器
複製が出力する符号シンボルのそれぞれを受取った受信
信号と比較し、受信信号に最も近い符号シンボルを与え
る情報シンボルを送られた情報シンボルであると推定す
る。近さの尺度として、ファノ尤度の呼ばれる尤度が用
いられる。ファノアルゴリズムでは、基本的には、ファ
ノ尤度の累積尤度が最も大きくなる情報シンボル列を送
られた情報シンボル列であると判定していく。
対応する誤り訂正符号器と同一の機能を有する回路（以
下符号器複製という）をもっており、１符号シンボルに
対応する受信信号を受取るごとに、可能なすべての情報
シンボルを符号器複製にそれぞれ入力したときの符号器
複製が出力する符号シンボルのそれぞれを受取った受信
信号と比較し、受信信号に最も近い符号シンボルを与え
る情報シンボルを送られた情報シンボルであると推定す
る。近さの尺度として、ファノ尤度の呼ばれる尤度が用
いられる。ファノアルゴリズムでは、基本的には、ファ
ノ尤度の累積尤度が最も大きくなる情報シンボル列を送
られた情報シンボル列であると判定していく。
もっとも、伝送誤りが多発すると、間違った情報シンボ
ルを送られた情報シンボルであると判定する可能性があ
る。一旦誤った判定をすると、それ以後の符号器複製の
内部状態が誤り訂正符号器の内部状態と食違い、それ以
後はファノ尤度の大きな情報シンボルを見付けようとし
ても見付けられなくなるので過去において誤った判定し
たことが検出できる。誤った判定したことを検出する
と、符号器複製の内部状態を過去の状態に戻した後、過
去において選んだ情報シンボルの次にファノ尤度の大き
な情報シンボルを送られた情報シンボルであると判定し
て復号をやり直す。ファノ尤度が次に大きな情報シンボ
ルを見付けようとしても既に探索済みで見付けることが
できなければ、もう一つの過去の状態に戻って同様な操
作を行なう。このように施行錯誤を繰返して復号を行
い、一旦出力した復号結果を後で変更する可能性がある
ので、復号器は、入力した受信信号のバッファおよび復
号結果のバッファを必要とする。
ルを送られた情報シンボルであると判定する可能性があ
る。一旦誤った判定をすると、それ以後の符号器複製の
内部状態が誤り訂正符号器の内部状態と食違い、それ以
後はファノ尤度の大きな情報シンボルを見付けようとし
ても見付けられなくなるので過去において誤った判定し
たことが検出できる。誤った判定したことを検出する
と、符号器複製の内部状態を過去の状態に戻した後、過
去において選んだ情報シンボルの次にファノ尤度の大き
な情報シンボルを送られた情報シンボルであると判定し
て復号をやり直す。ファノ尤度が次に大きな情報シンボ
ルを見付けようとしても既に探索済みで見付けることが
できなければ、もう一つの過去の状態に戻って同様な操
作を行なう。このように施行錯誤を繰返して復号を行
い、一旦出力した復号結果を後で変更する可能性がある
ので、復号器は、入力した受信信号のバッファおよび復
号結果のバッファを必要とする。
以上説明したファノアルゴリズムは、米国人ファノ（R.
M.Fano）が考案したもので、IEEE Transactions on inf
ormation Theory,IT-9（1963）（米）P.64-74に記載さ
れている。また、上記のような誤り訂正符号器および符
号器は、例えば米国人ジョージ・デヒット・フォーニィ
・ジュニア（George David Forney,Jr.）の米国特許第
3,665,396に記載されている回路で実現できる。
M.Fano）が考案したもので、IEEE Transactions on inf
ormation Theory,IT-9（1963）（米）P.64-74に記載さ
れている。また、上記のような誤り訂正符号器および符
号器は、例えば米国人ジョージ・デヒット・フォーニィ
・ジュニア（George David Forney,Jr.）の米国特許第
3,665,396に記載されている回路で実現できる。
さて、ディジタルマイクロ波通信システムのように搬送
波帯でのスペクトル幅の制限が厳しい伝送システムで
は、４相位相変調,16値直交振幅変調などの直交変調方
式を用いることが多い。
波帯でのスペクトル幅の制限が厳しい伝送システムで
は、４相位相変調,16値直交振幅変調などの直交変調方
式を用いることが多い。
直交変調方式を用いる伝送システムで符号シンボルを伝
送する場合、符号シンボルを構成する各ビットを２分
し、それぞれのビット群Tp,Tqを直交変調信号の各直交
成分に対応させる。直交変調信号の復調には周知の４相
位相不確性があり、復調器の基準搬送波の位相（復調基
準位相）が変調器の搬送波の位相と90度おきに食違っ
て、伝送誤りがなくとも復調器の出力する２つのビット
群の（の硬判定）Rp,Rqがビット群Tp,Tqと一致しないこ
とがある。（Rp,Rq）は，（Tp,Tq）または のいずれかとなる。そのため、（Rp,Rq）が（Tp,Tq）に
一致しないときそのことを検出し，復調基準位相を90度
おきに回転するのと等価な論理操作を行う位相転換回路
を用いてRp,RqをTp,Tqに一致させる必要がある。Rp,Rq
がTp,Tqに一致していなければ、受信信号（の硬判定）
である（Rp,Rq）はきわめて大きい確率で誤りを含み、
復号器において復号が進まず受信信号のバッファがオー
バーフローするので、不一致を検出できる。
送する場合、符号シンボルを構成する各ビットを２分
し、それぞれのビット群Tp,Tqを直交変調信号の各直交
成分に対応させる。直交変調信号の復調には周知の４相
位相不確性があり、復調器の基準搬送波の位相（復調基
準位相）が変調器の搬送波の位相と90度おきに食違っ
て、伝送誤りがなくとも復調器の出力する２つのビット
群の（の硬判定）Rp,Rqがビット群Tp,Tqと一致しないこ
とがある。（Rp,Rq）は，（Tp,Tq）または のいずれかとなる。そのため、（Rp,Rq）が（Tp,Tq）に
一致しないときそのことを検出し，復調基準位相を90度
おきに回転するのと等価な論理操作を行う位相転換回路
を用いてRp,RqをTp,Tqに一致させる必要がある。Rp,Rq
がTp,Tqに一致していなければ、受信信号（の硬判定）
である（Rp,Rq）はきわめて大きい確率で誤りを含み、
復号器において復号が進まず受信信号のバッファがオー
バーフローするので、不一致を検出できる。
位相転換回路を備え直交変調方式の伝送路で伝送された
畳込み符号を復号する従来の逐次復号装置は、受信信号
のバッファがオーバーフローするごとに位相転換回路で
試行錯誤的に論理操作を行う。このような試行錯誤を最
大３回繰返せば、必ず復調基準位相の食違いを除去でき
る。なお、復調基準位相の食違いによりオーバーフロー
した際にバッファに蓄えられている受信信号は全部捨て
る必要がある。
畳込み符号を復号する従来の逐次復号装置は、受信信号
のバッファがオーバーフローするごとに位相転換回路で
試行錯誤的に論理操作を行う。このような試行錯誤を最
大３回繰返せば、必ず復調基準位相の食違いを除去でき
る。なお、復調基準位相の食違いによりオーバーフロー
した際にバッファに蓄えられている受信信号は全部捨て
る必要がある。
以上説明したように従来の逐次復号装置は、復調基準位
相の食違いを除去するまでに受信信号のバッファのオー
バーフローを最大３回繰返す必要があり、そのための時
間が長く、この間誤りを発生するという欠点がある。
相の食違いを除去するまでに受信信号のバッファのオー
バーフローを最大３回繰返す必要があり、そのための時
間が長く、この間誤りを発生するという欠点がある。
本発明の目的は、短時間で復調基準位相の食違いを除去
できる逐次復号装置を提供することにある。
できる逐次復号装置を提供することにある。
本発明の逐次復号装置は、畳込み符号の符号シンボルで
直交変調した変調信号を伝送して復調して得た第１の受
信信号を、制御信号に制御されて、４相位相不確定性に
よる復調基準位相の食違いを除去すべく試行錯誤的に論
理操作し、論理操作結果を第２の受信信号として出力す
る復調基準位相転換手段と、あらかじめ定めた第１の数
の前記第２の受信信号を記憶し得る受信信号記憶手段
と、前記第２の受信信号の復号結果を前記あらかじめ定
めた第１の数だけ記憶し得る復号結果記憶手段と、前記
第２の受信信号を前記受信信号記憶手段に順次書込むと
同時に前記復号結果記憶手段から既に書込まれている前
記復号結果を順次読出し外部へ出力し、前記受信信号記
憶手段から読出した一つの前記第２の受信信号の復号が
完了すると前記復号結果を前記復号結果記憶手段に書込
むと同時に前記受信信号記憶手段から今復号が完了した
前記第２の受信信号の次に書込まれている前記第２の受
信信号を読出して復号を試み、以前の復号に誤りの可能
性があるとして復号を後退させるときは前記受信信号記
憶手段から直前に読出した前記第２の受信信号の前に書
込まれている前記第２の受信信号を読出すと同時に今読
出す前記第２の受信信号を以前に復号完了したとき前記
復号結果記憶手段に書込んだ前記復号結果を読出して復
号をやり直し、前記受信信号記憶手段に書込まれている
最も古い前記第２の受信信号の復号ができないまでに復
号が遅れ前記復調基準位相転換手段の論理操作に間違い
があると判断すると、前記制御信号により前記復調基準
位相転換手段を制御して前記論理操作をやり直し、その
後に前記受信信号記憶手段に新しく書込まれる前記第２
の受信信号を読出して復号を試みるリセット動作を行
い、このリセット動作後復号の完了した前記第２の受信
信号の数があらかじめ定めた第２の数に達するまでに復
号が進まずしかも前記受信信号記憶手段に書込んだ最新
の前記第２の受信信号によりあらかじめ定めた前記第１
の数未満の第３の数だけ前に書込んだ前記第２の受信信
号を読出して復号を試みるまでに復号が遅れ前記復調基
準位相転換手段の論理操作に間違いがあると判断するご
とに前記リセット動作を繰返す逐次復号処理手段とを備
えて構成される。
直交変調した変調信号を伝送して復調して得た第１の受
信信号を、制御信号に制御されて、４相位相不確定性に
よる復調基準位相の食違いを除去すべく試行錯誤的に論
理操作し、論理操作結果を第２の受信信号として出力す
る復調基準位相転換手段と、あらかじめ定めた第１の数
の前記第２の受信信号を記憶し得る受信信号記憶手段
と、前記第２の受信信号の復号結果を前記あらかじめ定
めた第１の数だけ記憶し得る復号結果記憶手段と、前記
第２の受信信号を前記受信信号記憶手段に順次書込むと
同時に前記復号結果記憶手段から既に書込まれている前
記復号結果を順次読出し外部へ出力し、前記受信信号記
憶手段から読出した一つの前記第２の受信信号の復号が
完了すると前記復号結果を前記復号結果記憶手段に書込
むと同時に前記受信信号記憶手段から今復号が完了した
前記第２の受信信号の次に書込まれている前記第２の受
信信号を読出して復号を試み、以前の復号に誤りの可能
性があるとして復号を後退させるときは前記受信信号記
憶手段から直前に読出した前記第２の受信信号の前に書
込まれている前記第２の受信信号を読出すと同時に今読
出す前記第２の受信信号を以前に復号完了したとき前記
復号結果記憶手段に書込んだ前記復号結果を読出して復
号をやり直し、前記受信信号記憶手段に書込まれている
最も古い前記第２の受信信号の復号ができないまでに復
号が遅れ前記復調基準位相転換手段の論理操作に間違い
があると判断すると、前記制御信号により前記復調基準
位相転換手段を制御して前記論理操作をやり直し、その
後に前記受信信号記憶手段に新しく書込まれる前記第２
の受信信号を読出して復号を試みるリセット動作を行
い、このリセット動作後復号の完了した前記第２の受信
信号の数があらかじめ定めた第２の数に達するまでに復
号が進まずしかも前記受信信号記憶手段に書込んだ最新
の前記第２の受信信号によりあらかじめ定めた前記第１
の数未満の第３の数だけ前に書込んだ前記第２の受信信
号を読出して復号を試みるまでに復号が遅れ前記復調基
準位相転換手段の論理操作に間違いがあると判断するご
とに前記リセット動作を繰返す逐次復号処理手段とを備
えて構成される。
以下実施例を示す図面を参照して本発明について詳細に
説明する。
説明する。
第１図は、本発明の逐次復号装置の一実施例を示すブロ
ック図である。
ック図である。
第１図に示す実施例は、符号化率が3/4であり１符号シ
ンボルが４ビットからなる畳込み符号シンボルが16値直
交振幅変調方式の伝送システムで伝送され、受端の復調
器（図示せず）が出力する硬判定であるそれぞれ２ビッ
ト並列の受信信号Dp1,Dq1を復号する逐次復号装置であ
る。１対の受信信号Dp1,Dq1からなる並列４ビットの受
信信号が１符号シンボルに対応する。
ンボルが４ビットからなる畳込み符号シンボルが16値直
交振幅変調方式の伝送システムで伝送され、受端の復調
器（図示せず）が出力する硬判定であるそれぞれ２ビッ
ト並列の受信信号Dp1,Dq1を復号する逐次復号装置であ
る。１対の受信信号Dp1,Dq1からなる並列４ビットの受
信信号が１符号シンボルに対応する。
１は位相転換回路であり、制御信号B1に制御されて、受
信信号Dp1,Dq1をそのまま受信信号Dp2,Dq2として出力す
るか、または、復調器の復調基準位相が90度,180度もし
くは270度回転したのと等価に受信信号Dp1,Dq1を論理操
作し受信信号Dp2,Dq2として出力する。２は受信信号の
バッファ用のRAMであり、４ビット×ｎワードの記憶容
量をもつ。３は復号結果のバッファ用のRAMであり、３
ビット×ｎワードの記憶容量をもつ。４は復号処理部で
あり、RAM2に書込まれた受信信号を読出して逐次復号
し、復号結果をROM3に書込む。復号処理部４はカウンタ
41および42,セレクタ43,制御回路44,ならびに復号回路4
5により構成されている。カウンタ41は計数出力が最大
値（ｎ−１）から０に戻るカウンタであり、計数出力で
あるアドレス信号A1および制御信号B5出力する。カウン
タ42も同様なカウンタであり、アドレス信号A2および制
御信号B7を出力する。セレクタ43は、制御信号B6の制御
によりアドレス信号A1またはA2のいずれか一方を選択
し、RAM2,3へ出力する。制御回路44は、制御信号B1によ
って位相転換回路１の論理操作を制御し、また、セレク
タ43の出力と制御信号B2,B3とによってRAM2,3の書込み
および読出しを制御する。復号回路45は、制御信号B4に
従って受信信号の復号処理を行う。なお、カウンタ41に
入力するクロック信号CLは受信信号Dp1,Dq1（ならびにD
p2,Dq2）と同期したクロックである。
信信号Dp1,Dq1をそのまま受信信号Dp2,Dq2として出力す
るか、または、復調器の復調基準位相が90度,180度もし
くは270度回転したのと等価に受信信号Dp1,Dq1を論理操
作し受信信号Dp2,Dq2として出力する。２は受信信号の
バッファ用のRAMであり、４ビット×ｎワードの記憶容
量をもつ。３は復号結果のバッファ用のRAMであり、３
ビット×ｎワードの記憶容量をもつ。４は復号処理部で
あり、RAM2に書込まれた受信信号を読出して逐次復号
し、復号結果をROM3に書込む。復号処理部４はカウンタ
41および42,セレクタ43,制御回路44,ならびに復号回路4
5により構成されている。カウンタ41は計数出力が最大
値（ｎ−１）から０に戻るカウンタであり、計数出力で
あるアドレス信号A1および制御信号B5出力する。カウン
タ42も同様なカウンタであり、アドレス信号A2および制
御信号B7を出力する。セレクタ43は、制御信号B6の制御
によりアドレス信号A1またはA2のいずれか一方を選択
し、RAM2,3へ出力する。制御回路44は、制御信号B1によ
って位相転換回路１の論理操作を制御し、また、セレク
タ43の出力と制御信号B2,B3とによってRAM2,3の書込み
および読出しを制御する。復号回路45は、制御信号B4に
従って受信信号の復号処理を行う。なお、カウンタ41に
入力するクロック信号CLは受信信号Dp1,Dq1（ならびにD
p2,Dq2）と同期したクロックである。
位相転換された受信信号が入力されるとカウンタ41は、
クロック信号CLを計数してアドレス信号A1が一つ増大す
る。このとき、制御回路44は、カウンタ41からの制御信
号B5に応答し、制御信号B2,B3およびB6を出力する。セ
レクタ43はこの制御信号B6に応答しアドレス信号A1を出
力する。RAM2は制御信号B2に応答し、アドレスA1に受信
信号Dp2,Dq2を書込み、RAM3は制御信号B3に応答し、ア
ドレスA1に書込まれている復号結果Ｅを読出して外部へ
出力する。
クロック信号CLを計数してアドレス信号A1が一つ増大す
る。このとき、制御回路44は、カウンタ41からの制御信
号B5に応答し、制御信号B2,B3およびB6を出力する。セ
レクタ43はこの制御信号B6に応答しアドレス信号A1を出
力する。RAM2は制御信号B2に応答し、アドレスA1に受信
信号Dp2,Dq2を書込み、RAM3は制御信号B3に応答し、ア
ドレスA1に書込まれている復号結果Ｅを読出して外部へ
出力する。
一方、アドレス信号A2は復号回路45が現在復号している
受信信号が書込まれているRAM2のアドレスを示してい
る。復号回路45は、直前にRAM1から読み出した受信信号
D1の復号が完了すると復号終了を知らせる制御信号B4を
出力する。制御回路44は、制御信号B4に応答し、制御信
号B2,B3,B6およびB7を出力する。セレクタ43は制御信号
B6に応答してアドレス信号A2の出力する。復号結果D2
は、制御信号B3の制御によりRAM3のアドレスA2に書込ま
れる。カウンタ42は、制御回路44よりの制御信号B7に応
答し、アドレス信号A2を一つ増大する。そしてカウンタ
43は、制御信号B6に応答し、直前に１コ増大されたアド
レスA2を出力する。さらに復号回路45は、制御信号B2の
制御によりRAM2の一つ増大したアドレスA2から次の受信
信号を新しく読出し、この受信信号の復号を行う。復号
の処理周期はクロック信号CLの周期より十分短いので、
復号が順調に進むとアドレスA2がアドレスA1に追付き、
RAM2に書込んだ最新の受信信号の復号をするようになっ
てそれ以上読出すべき受信信号がなくなるので、アドレ
ス信号A2の値がアドレス信号A1の値に等しくなると制御
回路44は、制御信号B4を出力する。そして、復号回路45
は、制御信号B4に応答し、復号処理を一時停止する。復
号を後退させるとき、制御回路44は、制御信号B2,B3,B6
及びB7を出力する。カウンタ42は、制御信号B7に応答
し、アドレス信号A2を一つ減少させる。セレクタ43は、
制御信号B6に応答し、直前に減少したアドレスA2を出力
する。復号回路45は、制御信号B2,B3に応答し、RAM2,3
のアドレスA2から（以前に復号したことのある）受信信
号，復号結果を読出して復号をやり直す。このようにし
て復号回路45は、受信信号を逐次復号していく。
受信信号が書込まれているRAM2のアドレスを示してい
る。復号回路45は、直前にRAM1から読み出した受信信号
D1の復号が完了すると復号終了を知らせる制御信号B4を
出力する。制御回路44は、制御信号B4に応答し、制御信
号B2,B3,B6およびB7を出力する。セレクタ43は制御信号
B6に応答してアドレス信号A2の出力する。復号結果D2
は、制御信号B3の制御によりRAM3のアドレスA2に書込ま
れる。カウンタ42は、制御回路44よりの制御信号B7に応
答し、アドレス信号A2を一つ増大する。そしてカウンタ
43は、制御信号B6に応答し、直前に１コ増大されたアド
レスA2を出力する。さらに復号回路45は、制御信号B2の
制御によりRAM2の一つ増大したアドレスA2から次の受信
信号を新しく読出し、この受信信号の復号を行う。復号
の処理周期はクロック信号CLの周期より十分短いので、
復号が順調に進むとアドレスA2がアドレスA1に追付き、
RAM2に書込んだ最新の受信信号の復号をするようになっ
てそれ以上読出すべき受信信号がなくなるので、アドレ
ス信号A2の値がアドレス信号A1の値に等しくなると制御
回路44は、制御信号B4を出力する。そして、復号回路45
は、制御信号B4に応答し、復号処理を一時停止する。復
号を後退させるとき、制御回路44は、制御信号B2,B3,B6
及びB7を出力する。カウンタ42は、制御信号B7に応答
し、アドレス信号A2を一つ減少させる。セレクタ43は、
制御信号B6に応答し、直前に減少したアドレスA2を出力
する。復号回路45は、制御信号B2,B3に応答し、RAM2,3
のアドレスA2から（以前に復号したことのある）受信信
号，復号結果を読出して復号をやり直す。このようにし
て復号回路45は、受信信号を逐次復号していく。
直前にRAM2から読み出した受信信号（RAM2におけるアド
レスは、A2）のすぐ前に書き込まれている受信信号（ア
ドレスは、A2−１）が新しく入力した受信信号（この書
き込みアドレスは、A1）によって書き直されるまでに、
いいかえれば、A2−１＝A1になるまでに、復号が遅れる
と、次に新しく入力する受信信号によって復号が完了し
ていない受信信号が書き直されてしまうことになる。そ
の為、制御回路44は、A2−１＝A1になったとき、RAM2が
オーバーフローしたと判定する。制御回路44は、オーバ
ーフローの発生により、復調器の復調基準位置が食違っ
ていると判断した場合、制御信号B1およびB7を出力す
る。位相転換回路１は、制御信号B1に応答し今までの受
信信号Dp1,Dq1と受信信号Dp2,Dq2との相対位相関係を90
度進めるように論理操作をリセットする。例えば、今ま
で受信信号Dp2,Dq2が受信信号Dp1,Dq1と等しかったとす
ると、今後は復調基準位相を90度進めるのと等価な論理
操作をさせ、今まだ復調基準位相を270度進めるのと等
価な論理操作をしていたとすると、今後は受信信号Dp1,
Dq1をそのまま受信信号Dp2,Dq2として出力させる。この
論理操作のやり直しの後、カウンタ42は、制御信号B7に
応答し、アドレス信号A2の値をアドレス信号A1の値にリ
セットする。復号回路45は、新しくRAM2へ書込まれた受
信信号を読出して復号を再開する。
レスは、A2）のすぐ前に書き込まれている受信信号（ア
ドレスは、A2−１）が新しく入力した受信信号（この書
き込みアドレスは、A1）によって書き直されるまでに、
いいかえれば、A2−１＝A1になるまでに、復号が遅れる
と、次に新しく入力する受信信号によって復号が完了し
ていない受信信号が書き直されてしまうことになる。そ
の為、制御回路44は、A2−１＝A1になったとき、RAM2が
オーバーフローしたと判定する。制御回路44は、オーバ
ーフローの発生により、復調器の復調基準位置が食違っ
ていると判断した場合、制御信号B1およびB7を出力す
る。位相転換回路１は、制御信号B1に応答し今までの受
信信号Dp1,Dq1と受信信号Dp2,Dq2との相対位相関係を90
度進めるように論理操作をリセットする。例えば、今ま
で受信信号Dp2,Dq2が受信信号Dp1,Dq1と等しかったとす
ると、今後は復調基準位相を90度進めるのと等価な論理
操作をさせ、今まだ復調基準位相を270度進めるのと等
価な論理操作をしていたとすると、今後は受信信号Dp1,
Dq1をそのまま受信信号Dp2,Dq2として出力させる。この
論理操作のやり直しの後、カウンタ42は、制御信号B7に
応答し、アドレス信号A2の値をアドレス信号A1の値にリ
セットする。復号回路45は、新しくRAM2へ書込まれた受
信信号を読出して復号を再開する。
位相転換回路１の論理操作およびアドレス信号A2の上記
のリセットを行った後、アドレス信号A2がアドレス信号
A1より値n1だけ小さくなるまでに復号が遅れると、制御
回路44は、復調基準位相にまだ食違いがあると判断して
上記のリセットを再度行う。このようにして最大３回の
リセットを繰返せば、必ず復調基準位相の食違いを除去
できる。復調基準位相の食違いが除去されれば復号は進
むはずであるから、リセット後に復号の完了した受信信
号の数を計数し、この計数値が値n2に達すると制御回路
44は、復調基準位相の食違いは除去されたと判断し、以
降はRAM2がオーバーフローするまでリセットは行わな
い。
のリセットを行った後、アドレス信号A2がアドレス信号
A1より値n1だけ小さくなるまでに復号が遅れると、制御
回路44は、復調基準位相にまだ食違いがあると判断して
上記のリセットを再度行う。このようにして最大３回の
リセットを繰返せば、必ず復調基準位相の食違いを除去
できる。復調基準位相の食違いが除去されれば復号は進
むはずであるから、リセット後に復号の完了した受信信
号の数を計数し、この計数値が値n2に達すると制御回路
44は、復調基準位相の食違いは除去されたと判断し、以
降はRAM2がオーバーフローするまでリセットは行わな
い。
復調基準位相が食違っていれば復号は急速に遅れるの
で、値n2を適当に設定することによって、値n1をRAM2の
アドレスの個数ｎより相当に小さく設定しても最初のリ
セット後の復調基準位相の食違いを正確に検出できる。
で、値n2を適当に設定することによって、値n1をRAM2の
アドレスの個数ｎより相当に小さく設定しても最初のリ
セット後の復調基準位相の食違いを正確に検出できる。
２回目以降のリセットは、最初のリセットの後RAM2のア
ドレスの個数を（n1＋１）個に縮小し、この縮小したRA
M2がオーバーフローしたらリセットするのと等価であ
る。
ドレスの個数を（n1＋１）個に縮小し、この縮小したRA
M2がオーバーフローしたらリセットするのと等価であ
る。
以上、第１図に示す実施例の動作について説明した。
第１図に示す実施例を、例えば２ビットの軟判定用に変
更するとしたら、復号処理部４を２ビット軟判定用のも
のに変更し、入力する受信信号Dp1,Dq1もそれぞれ４ビ
ット並列になるから、それに伴って位相転換回路１の処
理ビット数とRAM2の１アドレス当りのビット数を変更す
ればよい。
更するとしたら、復号処理部４を２ビット軟判定用のも
のに変更し、入力する受信信号Dp1,Dq1もそれぞれ４ビ
ット並列になるから、それに伴って位相転換回路１の処
理ビット数とRAM2の１アドレス当りのビット数を変更す
ればよい。
また、４ビットの符号シンボルを４相位相変調方式の伝
送システムで伝送するとすれば、１符号シンボルの４ビ
ットが変調信号の２タイムスロットに亘って伝送される
ので、位相転換回路１のビット数を変更し、２タイムス
ロットの受信信号を並列にする直列変換器を位相転換回
路１とRAM2との間に付加する必要がある。この直列並列
変換器は、受信信号の列に符号同期して１符号シンボル
に対応する２タイムロットの受信信号を直列並列変換す
る必要があり、この符号同期も、復調基準位相の食違い
の除去と同様に、復号処理部によって試行錯誤的に行わ
れる。この試行錯誤の間違いもRAM2のオーバーフローに
よって検出することが多く、この場合は、RAM2のオーバ
ーフローに対し、復調基準位相の食違いの除去のための
リセットを行うか、符号同期のとり直しのための動作を
するかを別途きめる必要がある。
送システムで伝送するとすれば、１符号シンボルの４ビ
ットが変調信号の２タイムスロットに亘って伝送される
ので、位相転換回路１のビット数を変更し、２タイムス
ロットの受信信号を並列にする直列変換器を位相転換回
路１とRAM2との間に付加する必要がある。この直列並列
変換器は、受信信号の列に符号同期して１符号シンボル
に対応する２タイムロットの受信信号を直列並列変換す
る必要があり、この符号同期も、復調基準位相の食違い
の除去と同様に、復号処理部によって試行錯誤的に行わ
れる。この試行錯誤の間違いもRAM2のオーバーフローに
よって検出することが多く、この場合は、RAM2のオーバ
ーフローに対し、復調基準位相の食違いの除去のための
リセットを行うか、符号同期のとり直しのための動作を
するかを別途きめる必要がある。
第１図に示す実施例は、RAM2については１符号シンボル
単位で、RAM3については１情報シンボル単位で、書込
み、読出しを行なっているが、これを、例えば２シンボ
ル単位とか３シンボル単位とかに変更することもでき
る。この場合、復号処理部４が４ビットの符号シンボル
の２シンボルあるいは３シンボルを８ビットあるいは12
ビットの符号シンボルの１シンボルと見做して復号する
ようにしてもよいし、あるいは、復号処理部４にそれぞ
れ２シンボルあるいは３シンボル分の記憶容量をもつ受
信信号中間バッファ，復号結果中間バッファを付加し、
これら中間バッファを介してRAM2,RAM3との受信信号，
復号結果のやりとりを、１符号シンボル単位で復号する
ようにもできる。このようにしてRAM2,RAM3の１アドレ
スに複数のシンボルを収容するようにすれば、RAMのバ
ートウェアの選択に自由度が増える。
単位で、RAM3については１情報シンボル単位で、書込
み、読出しを行なっているが、これを、例えば２シンボ
ル単位とか３シンボル単位とかに変更することもでき
る。この場合、復号処理部４が４ビットの符号シンボル
の２シンボルあるいは３シンボルを８ビットあるいは12
ビットの符号シンボルの１シンボルと見做して復号する
ようにしてもよいし、あるいは、復号処理部４にそれぞ
れ２シンボルあるいは３シンボル分の記憶容量をもつ受
信信号中間バッファ，復号結果中間バッファを付加し、
これら中間バッファを介してRAM2,RAM3との受信信号，
復号結果のやりとりを、１符号シンボル単位で復号する
ようにもできる。このようにしてRAM2,RAM3の１アドレ
スに複数のシンボルを収容するようにすれば、RAMのバ
ートウェアの選択に自由度が増える。
符号シンボル単位でなくその各ビット単位に復号を行う
復号処理部も知られている。本発明はかかる符号を行う
場合にも適用できる。
復号処理部も知られている。本発明はかかる符号を行う
場合にも適用できる。
以上詳細に説明したように本発明の逐次復号装置は、復
調基準位相の食違いにより受信信号のバッファがオーバ
ーフローしてこの食違いを除去すべく最初のリセットを
すると、それ以降は受信信号のバッファのアドレスの個
数を等価的に縮小し、縮小したバッファのオーバーフロ
ーによってリセットを繰返すので、復調基準位相の食違
いを短時間で除去でき、リセットの際に捨てる受信信号
を数も少なくなる効果がある。
調基準位相の食違いにより受信信号のバッファがオーバ
ーフローしてこの食違いを除去すべく最初のリセットを
すると、それ以降は受信信号のバッファのアドレスの個
数を等価的に縮小し、縮小したバッファのオーバーフロ
ーによってリセットを繰返すので、復調基準位相の食違
いを短時間で除去でき、リセットの際に捨てる受信信号
を数も少なくなる効果がある。
第１図は、本発明の逐次復号装置の一実施例を示すブロ
ック図である。 １……位相転換回路、2,3……RAM、４……復号処理部、
41,42……カウンタ、43……セレクタ、44……制御回
路、45……復号回路。
ック図である。 １……位相転換回路、2,3……RAM、４……復号処理部、
41,42……カウンタ、43……セレクタ、44……制御回
路、45……復号回路。
Claims (1)
- 【請求項１】畳込み符号の符号シンボルで直交変調した
変調信号を伝送し復調して得た第１の受信信号を、制御
信号に制御されて、４相位相不確定性による復調基準位
相の食違いを除去すべく試行錯誤的に論理操作し、論理
操作結果を第２の受信信号として出力する復調基準位相
転換手段と、 あらかじめ定めた第１の数の前記第２の受信信号を記憶
し得る受信信号記憶手段と、 前記第２の受信信号の復号結果を前記あらかじめ定めた
第１の数だけ記憶し得る復号結果記憶手段と、 前記第２の受信信号を前記受信信号記憶手段に順次書込
むと同時に前記復号結果記憶手段から既に書込まれてい
る前記復号結果を順次読出し外部へ出力し、前記受信信
号記憶手段から読出した一つの前記第２の受信信号の復
号が完了すると前記復号結果を前記復号結果記憶手段に
書込むと同時に前記受信信号記憶手段から今復号が完了
した前記第２の受信信号の次に書込まれている前記第２
の受信信号を読出して復号を試み、以前の復号に誤りの
可能性があるとして復号を後退させるときは前記受信信
号記憶手段から直前に読出した前記第２の受信信号の前
に書込まれている前記第２の受信信号を読出すと同時に
今読出す前記第２の受信信号を以前に復号完了したとき
前記復号結果記憶手段に書込んだ前記復号結果を読出し
て復号をやり直し、前記受信信号記憶手段に書込まれて
いる最も古い前記第２の受信信号の復号ができないまで
に復号が遅れ前記復調基準位相転換手段の論理操作に間
違いがあると判断すると、前記制御信号により前記復調
基準位相転換手段を制御して前記論理操作をやり直し、
その後に前記受信信号記憶手段に新しく書込まれる前記
第２の受信信号を読出して復号を試みるリセット動作を
行い、このリセット動作後復号の完了した前記第２の受
信信号の数があらかじめ定めた第２の数に達するまでに
復号が進まずしかも前記受信信号記憶手段に書込んだ最
新の前記第２の受信信号によりあらかじめ定めた前記第
１の数未満の第３の数だけ前に書込んだ前記第２の受信
信号を読出して復号を試みるまでに復号が遅れ前記復調
基準位相転換手段の論理操作に間違いがあると判断する
ごとに前記リセット動作を繰返す逐次復号処理手段とを
備えたことを特徴とする逐次復号装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63264822A JPH0683185B2 (ja) | 1987-10-20 | 1988-10-19 | 逐次復号装置 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62-265643 | 1987-10-20 | ||
| JP26564387 | 1987-10-20 | ||
| JP63264822A JPH0683185B2 (ja) | 1987-10-20 | 1988-10-19 | 逐次復号装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01198846A JPH01198846A (ja) | 1989-08-10 |
| JPH0683185B2 true JPH0683185B2 (ja) | 1994-10-19 |
Family
ID=26546694
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63264822A Expired - Fee Related JPH0683185B2 (ja) | 1987-10-20 | 1988-10-19 | 逐次復号装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0683185B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0624348B2 (ja) * | 1988-05-24 | 1994-03-30 | 日本電気株式会社 | 誤り訂正装置における同期検出方法およびその装置並びに該装置を用いる同期方法 |
| JPH08167919A (ja) * | 1994-12-13 | 1996-06-25 | Nec Corp | ディジタル復調装置 |
-
1988
- 1988-10-19 JP JP63264822A patent/JPH0683185B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01198846A (ja) | 1989-08-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4506372A (en) | Method and apparatus for recognizing in a receiver the start of a telegram signal consisting of a bit impulse sequence | |
| US4539684A (en) | Automatic frame synchronization recovery utilizing a sequential decoder | |
| US4984249A (en) | Method and apparatus for synchronizing digital data symbols | |
| JPH028503B2 (ja) | ||
| GB2094041A (en) | Data receivers incorporating error code detection and decoding | |
| US5014275A (en) | Sequential decoder | |
| US6324224B1 (en) | Apparatus and method for receiving data with bit insertion | |
| JPS60500694A (ja) | サイクリツク・ブロツク符号を用いたバ−スト誤り訂正 | |
| US5878060A (en) | Viterbi decoding apparatus and viterbe decoding method | |
| JPH0683185B2 (ja) | 逐次復号装置 | |
| US12101208B2 (en) | Method and apparatus for receiving FSK signals | |
| US5710785A (en) | Sequential decoder having short synchronization recovery time | |
| US5642369A (en) | Quick resynchronization receiver for sequential decoding of convolutional codes | |
| JPH0683184B2 (ja) | 逐次複号装置 | |
| JPH08279833A (ja) | 逐次復号装置 | |
| RU2856039C1 (ru) | Способ обработки сигнально-кодовых конструкций nbiot | |
| JP2701702B2 (ja) | ビタビ復号回路 | |
| JPH0884082A (ja) | ビタビ復号方法及びビタビ復号装置 | |
| JP2871140B2 (ja) | 復調基準位相曖昧度除去システムおよびその受信装置 | |
| JP3530451B2 (ja) | ビタビ復号装置 | |
| JPH022277A (ja) | 多値ｑａｍ通信方式 | |
| JPH0543221B2 (ja) | ||
| JP2001177421A (ja) | ビタビデコーダおよび同期制御方法 | |
| JPS61137447A (ja) | 多相ｐｓｋ信号の復号装置 | |
| JPH0432317A (ja) | 逐次復号装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |