JPH0683489A - リセット制御方式 - Google Patents
リセット制御方式Info
- Publication number
- JPH0683489A JPH0683489A JP4257191A JP25719192A JPH0683489A JP H0683489 A JPH0683489 A JP H0683489A JP 4257191 A JP4257191 A JP 4257191A JP 25719192 A JP25719192 A JP 25719192A JP H0683489 A JPH0683489 A JP H0683489A
- Authority
- JP
- Japan
- Prior art keywords
- reset
- reset control
- signal
- control unit
- failure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims description 5
- 239000000470 constituent Substances 0.000 abstract description 7
- 238000001514 detection method Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 4
- 230000002411 adverse Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
Abstract
(57)【要約】
【目的】 リセット期間を必要最小限にするとともに、
リセット動作終了時にシステム構成要素内での障害発生
をより迅速に把握できるようにする。 【構成】 複数のシステム構成要素１２1 〜１２n の各
々が、リセット動作終了時にリセット制御部１１に対し
てリセット終了信号を送出すると同時に、リセット動作
中に障害を検出したか否かを示すリセット状態信号を送
出する一方、リセット制御部１１においては、複数のシ
ステム構成要素１２1 〜１２n 毎にリセット終了信号を
監視するとともに、各システム構成要素１２1 〜１２n
から送出されるリセット状態信号を取り込み、リセット
終了信号が全て有効になったとき、リセット状態信号に
基づいて障害検出の有無を判定し、システムとしてのリ
セット動作を終了する。
リセット動作終了時にシステム構成要素内での障害発生
をより迅速に把握できるようにする。 【構成】 複数のシステム構成要素１２1 〜１２n の各
々が、リセット動作終了時にリセット制御部１１に対し
てリセット終了信号を送出すると同時に、リセット動作
中に障害を検出したか否かを示すリセット状態信号を送
出する一方、リセット制御部１１においては、複数のシ
ステム構成要素１２1 〜１２n 毎にリセット終了信号を
監視するとともに、各システム構成要素１２1 〜１２n
から送出されるリセット状態信号を取り込み、リセット
終了信号が全て有効になったとき、リセット状態信号に
基づいて障害検出の有無を判定し、システムとしてのリ
セット動作を終了する。
Description
【０００１】
【産業上の利用分野】本発明は、リセット制御方式に関
し、特にコンピュータシステムにおけるリセット制御方
式に関するものである。
し、特にコンピュータシステムにおけるリセット制御方
式に関するものである。
【０００２】
【従来の技術】コンピュータシステムでは、電源投入時
や再スタート時に、その内部状態を初期化したり、動作
を安定させたりする必要がある。図３は、従来のコンピ
ュータシステムのリセット制御系の構成の一例を示すブ
ロック図である。図３において、リセット制御部３１か
らは各システム構成要素３２1 〜３２nに対してリセッ
ト信号が送出される。リセット制御部３１はリセット信
号の有効／無効の制御を行い、各システム構成要素３２
1 〜３２n はリセット信号が有効である期間中リセット
動作を行うようになっていた。
や再スタート時に、その内部状態を初期化したり、動作
を安定させたりする必要がある。図３は、従来のコンピ
ュータシステムのリセット制御系の構成の一例を示すブ
ロック図である。図３において、リセット制御部３１か
らは各システム構成要素３２1 〜３２nに対してリセッ
ト信号が送出される。リセット制御部３１はリセット信
号の有効／無効の制御を行い、各システム構成要素３２
1 〜３２n はリセット信号が有効である期間中リセット
動作を行うようになっていた。
【０００３】
【発明が解決しようとする課題】しかしながら、従来の
リセット制御方式では、リセット制御部３１から各シス
テム構成要素３２1 〜３２n に対してリセット信号を一
方的に送出するのみであるため、各システム構成要素３
２1 〜３２n でリセット動作に必要な時間の最大値をリ
セット制御部３１が知っていなければならず、種々のシ
ステム構成要素を組み替えてシステムを構成できるよう
なシステムでは、リセット動作にあまり時間のかからな
いシステム構成要素ばかりでシステムを構成した場合で
も、必要以上にリセット信号を有効にしてしまうという
問題点があった。また、リセット動作中にあるシステム
構成要素内で障害を検出した場合、これをリセット制御
部３１に知らせる手段がないため、システムでの障害の
検出が遅れてしまうという問題点もあった。
リセット制御方式では、リセット制御部３１から各シス
テム構成要素３２1 〜３２n に対してリセット信号を一
方的に送出するのみであるため、各システム構成要素３
２1 〜３２n でリセット動作に必要な時間の最大値をリ
セット制御部３１が知っていなければならず、種々のシ
ステム構成要素を組み替えてシステムを構成できるよう
なシステムでは、リセット動作にあまり時間のかからな
いシステム構成要素ばかりでシステムを構成した場合で
も、必要以上にリセット信号を有効にしてしまうという
問題点があった。また、リセット動作中にあるシステム
構成要素内で障害を検出した場合、これをリセット制御
部３１に知らせる手段がないため、システムでの障害の
検出が遅れてしまうという問題点もあった。
【０００４】本発明は、上記の問題点を解消すべくなさ
れたものであり、リセット期間を必要最小限にするとと
もに、リセット動作終了時にシステム構成要素内での障
害発生をより迅速に把握できるようにしたリセット制御
方式を提供することを目的とする。
れたものであり、リセット期間を必要最小限にするとと
もに、リセット動作終了時にシステム構成要素内での障
害発生をより迅速に把握できるようにしたリセット制御
方式を提供することを目的とする。
【０００５】
【課題を解決するための手段】上記目的を達成するため
に、本発明によるリセット制御方式は、リセット指示信
号を発するリセット制御部と、前記リセット指示信号を
受けてリセット動作を開始する複数のシステム構成要素
とを具備したコンピュータシステムのリセット制御系に
おいて、複数のシステム構成要素の各々が、リセット動
作終了時にリセット制御部に対してリセット終了信号を
送出すると同時に、リセット動作中に障害を検出したか
否かを示すリセット状態信号を送出する一方、リセット
制御部が複数のシステム構成要素毎にリセット終了信号
を監視するとともに、このリセット終了信号が有効にな
った時にリセット状態信号に基づいて障害検出の有無を
判定する。
に、本発明によるリセット制御方式は、リセット指示信
号を発するリセット制御部と、前記リセット指示信号を
受けてリセット動作を開始する複数のシステム構成要素
とを具備したコンピュータシステムのリセット制御系に
おいて、複数のシステム構成要素の各々が、リセット動
作終了時にリセット制御部に対してリセット終了信号を
送出すると同時に、リセット動作中に障害を検出したか
否かを示すリセット状態信号を送出する一方、リセット
制御部が複数のシステム構成要素毎にリセット終了信号
を監視するとともに、このリセット終了信号が有効にな
った時にリセット状態信号に基づいて障害検出の有無を
判定する。
【０００６】
【作用】リセット終了時期を各システム構成要素がリセ
ット制御部に対して知らせるようにすることで、リセッ
ト制御部ではリセット期間について考慮する必要がなく
なる。その結果、システムとしてのリセット期間を必要
最小限にできる。また、各システム構成要素毎にリセッ
ト動作終了時にリセット状態を通知するようにすること
で、リセット動作中に検出した各システム構成要素での
障害をリセット制御部が従来よりも早く把握できる。
ット制御部に対して知らせるようにすることで、リセッ
ト制御部ではリセット期間について考慮する必要がなく
なる。その結果、システムとしてのリセット期間を必要
最小限にできる。また、各システム構成要素毎にリセッ
ト動作終了時にリセット状態を通知するようにすること
で、リセット動作中に検出した各システム構成要素での
障害をリセット制御部が従来よりも早く把握できる。
【０００７】
【実施例】以下、本発明の実施例を図面に基づいて詳細
に説明する。図１は、本発明の一実施例を示すブロック
図である。図１において、リセット制御部１１からは各
システム構成要素１２1 〜１２nに対してリセット指示
信号が送出され、逆に各システム構成要素１２1 〜１２
nからは、リセット動作終了時にリセット制御部１１に
対してリセット終了信号とともに、リセット動作中に障
害を検出したか否かを示すリセット状態信号が送出され
る構成となっている。
に説明する。図１は、本発明の一実施例を示すブロック
図である。図１において、リセット制御部１１からは各
システム構成要素１２1 〜１２nに対してリセット指示
信号が送出され、逆に各システム構成要素１２1 〜１２
nからは、リセット動作終了時にリセット制御部１１に
対してリセット終了信号とともに、リセット動作中に障
害を検出したか否かを示すリセット状態信号が送出され
る構成となっている。
【０００８】次に、上記構成のリセット制御系における
リセット制御動作につき、図２のタイムチャートを参照
しつつ図４のフローチャートにしたがって説明する。な
お、図４において、（Ａ）はリセット制御部１１の処理
フローを、（Ｂ）はシステム構成要素１２1 〜１２n の
各々の処理フローをそれぞれ示す。先ず、リセット制御
部１１は、電源投入時や再スタート時に、各システム構
成要素１２1 〜１２n に対して送出するリセット指示信
号を有効にする（ステップＳ１１）。これに対し、シス
テム構成要素１２1 〜１２n の各々は、リセット指示信
号が有効になると（ステップＳ２１）、これを受けてそ
れぞれリセット動作を開始する（ステップＳ２２）。
リセット制御動作につき、図２のタイムチャートを参照
しつつ図４のフローチャートにしたがって説明する。な
お、図４において、（Ａ）はリセット制御部１１の処理
フローを、（Ｂ）はシステム構成要素１２1 〜１２n の
各々の処理フローをそれぞれ示す。先ず、リセット制御
部１１は、電源投入時や再スタート時に、各システム構
成要素１２1 〜１２n に対して送出するリセット指示信
号を有効にする（ステップＳ１１）。これに対し、シス
テム構成要素１２1 〜１２n の各々は、リセット指示信
号が有効になると（ステップＳ２１）、これを受けてそ
れぞれリセット動作を開始する（ステップＳ２２）。
【０００９】そして、システム構成要素１２1 〜１２n
は各々、リセット動作が終了すると（ステップＳ２
３）、その終了時にリセット終了信号を有効にし（ステ
ップＳ２４）、リセット制御部１１に対してリセット動
作終了を通知するとともに、障害検出の有無を示すリセ
ット状態信号を送出し（ステップＳ２５）、これによっ
てリセット動作中に障害を検出したか否かをリセット制
御部１１に通知する。
は各々、リセット動作が終了すると（ステップＳ２
３）、その終了時にリセット終了信号を有効にし（ステ
ップＳ２４）、リセット制御部１１に対してリセット動
作終了を通知するとともに、障害検出の有無を示すリセ
ット状態信号を送出し（ステップＳ２５）、これによっ
てリセット動作中に障害を検出したか否かをリセット制
御部１１に通知する。
【００１０】一方、リセット制御部１１はシステム構成
要素１２1 〜１２n 毎にリセット終了信号を監視し（ス
テップＳ１２）、各システム構成要素１２1 〜１２n か
ら送出されるリセット状態信号を取り込み（ステップＳ
１３）、全てのリセット終了信号が有効になったときに
（ステップＳ１４）、各システム構成要素１２1 〜１２
n 毎に取り込んであるリセット状態信号を判定、即ちリ
セット状態信号に基づいて障害検出の有無を判定し（ス
テップＳ１５）、しかる後システムとしてのリセット動
作を終了する。
要素１２1 〜１２n 毎にリセット終了信号を監視し（ス
テップＳ１２）、各システム構成要素１２1 〜１２n か
ら送出されるリセット状態信号を取り込み（ステップＳ
１３）、全てのリセット終了信号が有効になったときに
（ステップＳ１４）、各システム構成要素１２1 〜１２
n 毎に取り込んであるリセット状態信号を判定、即ちリ
セット状態信号に基づいて障害検出の有無を判定し（ス
テップＳ１５）、しかる後システムとしてのリセット動
作を終了する。
【００１１】以上で一連のリセット動作を終了するが、
リセット状態信号に基づく障害検出の有無の判定の結
果、システム構成要素１２1 〜１２n のうちの１つでも
障害を検出した場合には、リセット動作終了後、例え
ば、障害を検出したシステム構成要素を用いなくてもシ
ステムの動作に影響がない場合には、そのシステム構成
要素を除いた他のシステム構成要素を対象としてシステ
ムの立上げが行われる。また、全てのシステム構成要素
が正常でなければシステムの動作に悪影響が生ずる場合
には、システムの立上げは行われない。
リセット状態信号に基づく障害検出の有無の判定の結
果、システム構成要素１２1 〜１２n のうちの１つでも
障害を検出した場合には、リセット動作終了後、例え
ば、障害を検出したシステム構成要素を用いなくてもシ
ステムの動作に影響がない場合には、そのシステム構成
要素を除いた他のシステム構成要素を対象としてシステ
ムの立上げが行われる。また、全てのシステム構成要素
が正常でなければシステムの動作に悪影響が生ずる場合
には、システムの立上げは行われない。
【００１２】なお、上記実施例では、各システム構成要
素１２1 〜１２n から送出されるリセット状態信号を取
り込み、全てのリセット終了信号が有効になったときに
リセット状態信号に基づく障害検出の有無の判定を行う
としたが、各システム構成要素１２1 〜１２n 毎にリセ
ット終了信号が有効になったときにリセット状態信号に
基づく障害検出の有無の判定を行うようにしても良いこ
とは勿論である。
素１２1 〜１２n から送出されるリセット状態信号を取
り込み、全てのリセット終了信号が有効になったときに
リセット状態信号に基づく障害検出の有無の判定を行う
としたが、各システム構成要素１２1 〜１２n 毎にリセ
ット終了信号が有効になったときにリセット状態信号に
基づく障害検出の有無の判定を行うようにしても良いこ
とは勿論である。
【００１３】
【発明の効果】以上詳細に説明したように、本発明によ
れば、リセット終了時期を各システム構成要素がリセッ
ト制御部に対して知らせるようにしたので、リセット制
御部ではリセット期間について考慮する必要がなくな
り、システムとしてのリセット期間を必要最小限にする
ことができる。また、各システム構成要素毎にリセット
動作終了時にリセット状態を通知するようにしたことに
より、リセット動作中に検出した各システム構成要素で
の障害をリセット制御部が従来よりも早く把握すること
ができるので、システムの信頼性を向上できることにも
なる。
れば、リセット終了時期を各システム構成要素がリセッ
ト制御部に対して知らせるようにしたので、リセット制
御部ではリセット期間について考慮する必要がなくな
り、システムとしてのリセット期間を必要最小限にする
ことができる。また、各システム構成要素毎にリセット
動作終了時にリセット状態を通知するようにしたことに
より、リセット動作中に検出した各システム構成要素で
の障害をリセット制御部が従来よりも早く把握すること
ができるので、システムの信頼性を向上できることにも
なる。
【図１】本発明の一実施例を示すブロック図である。
【図２】リセット制御の動作を示すタイムチャートであ
る。
る。
【図３】従来例を示すブロック図である。
【図４】本発明に係るリセット制御動作の処理手順を示
すフローチャートである。
すフローチャートである。
１１ リセット制御部 １２1 〜１２n システム構成要素
Claims (1)
- 【請求項１】 リセット指示信号を発するリセット制御
部と、前記リセット指示信号を受けてリセット動作を開
始する複数のシステム構成要素とを具備したコンピュー
タシステムのリセット制御系において、 前記複数のシステム構成要素は各々、リセット動作終了
時に前記リセット制御部に対してリセット終了信号を送
出すると同時に、リセット動作中に障害を検出したか否
かを示すリセット状態信号を送出し、 前記リセット制御部は、前記複数のシステム構成要素毎
に前記リセット終了信号を監視するとともに、前記リセ
ット終了信号が有効になった時に前記リセット状態信号
に基づいて障害検出の有無を判定することを特徴とする
リセット制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4257191A JPH0683489A (ja) | 1992-08-31 | 1992-08-31 | リセット制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4257191A JPH0683489A (ja) | 1992-08-31 | 1992-08-31 | リセット制御方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0683489A true JPH0683489A (ja) | 1994-03-25 |
Family
ID=17302946
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4257191A Pending JPH0683489A (ja) | 1992-08-31 | 1992-08-31 | リセット制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0683489A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012198805A (ja) * | 2011-03-22 | 2012-10-18 | Denso Corp | 制御装置 |
-
1992
- 1992-08-31 JP JP4257191A patent/JPH0683489A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012198805A (ja) * | 2011-03-22 | 2012-10-18 | Denso Corp | 制御装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA2530149C (en) | Starting control method, duplex platform system, and information processor | |
| JPH0683489A (ja) | リセット制御方式 | |
| JPH04299429A (ja) | マルチプロセッサシステムの障害監視方式 | |
| JPH0644093A (ja) | 二重化装置切替方式 | |
| JPS60247750A (ja) | システム初期構成制御方式 | |
| JPS6038952A (ja) | 通信処理装置 | |
| JPS60134942A (ja) | 異常状態におけるバツクアツプシステム | |
| JPH07200334A (ja) | 二重化同期運転方式 | |
| JPH04266112A (ja) | マスタスレーブ機器間の電源投入確認方法 | |
| JPS63238641A (ja) | マイクロプロセツサ障害簡易検出方式 | |
| JP4083954B2 (ja) | 異常監視装置及び異常監視方法 | |
| JPH10200602A (ja) | マスター／スレーブ通信システム | |
| JPH0675653A (ja) | 計算機冗長制御方式 | |
| JP2725107B2 (ja) | 割り込み装置 | |
| JPS6389941A (ja) | マイクロプロセツサ応用機器の監視制御装置 | |
| JPH1166020A (ja) | マイクロコンピュータの異常検出回路 | |
| JP2560834B2 (ja) | チャネル装置 | |
| WO2008072350A1 (ja) | 二重化タイマを用いたシステム監視装置、および監視方法 | |
| JPH07253802A (ja) | 制御装置の二重化システム | |
| JPS58114145A (ja) | 主マイクロプロセツサ障害監視方式 | |
| JPH1165986A (ja) | タイマの障害検出システム及び検出方法並びに検出方法を実行するためのプログラムを記録した記録媒体 | |
| JP2001075935A (ja) | プロセッサ間通信方法 | |
| JPH05257752A (ja) | 中央演算処理装置の動作異常検出方式 | |
| JPS63219245A (ja) | 負荷制御システム | |
| JPH06343194A (ja) | 監視制御装置 |