JPH0696149A - 電気回路設計用ｃａｄ装置 - Google Patents

Abstract

(57)【要約】 【目的】 電気回路の階層設計の際のブロックシンボル
の生成に関する電気回路設計者の入力作業を軽減する。 【構成】 素子選択入力手段１２は、グラフィック表示
装置１０の表示を目視しながら、既に入力されているユ
ーザ回路中の回路素子を選択する際に用いる。ブロック
回路決定手段１４は、前記素子選択入力手段からの入力
に従って、ブロック化する回路を抽出し、又、該ブロッ
ク化する回路の各部の配線名称を抽出する。端子名生成
手段１６は、前記ブロック回路決定手段１４にて抽出さ
れた前記配線名称を用いて、前記ブロック回路の入出力
端子名称を生成する。ユーザ電気回路の設計中にも、ブ
ロック化する回路を容易に選択し、ブロックシンボル生
成に関する作業を容易に行うことができる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、電気回路図を表示する
グラフィック表示装置を備え、設計中の電気回路の少な
くとも一部の表示を確認しながら、又、登録されている
ブロックシンボルを用いながら諸入力を行い、電気回路
を階層設計する電気回路設計用ＣＡＤ（computer aided
design ）装置に係り、特に、電気回路の階層設計の際
のシンボル生成に関する電気回路設計者（ＣＡＤ装置利
用者）の入力作業を軽減し、電気回路設計能率の向上を
図ることが可能な、電気回路設計用ＣＡＤ装置に関す
る。

【０００２】

【従来の技術】通信装置などのアナログ回路や、コンピ
ュータ装置やその周辺機器などのデジタル回路、又、送
配電などの強電回路においては、従来から非常に複雑な
ものがある。例えば、半導体集積回路に組み込まれるデ
ジタル回路（論理回路）等にも、より複雑なものがあ
る。又、近年、ますます半導体集積回路の集積度が高く
なるに連れ、半導体集積回路の設計作業量も増加し、要
求されている仕様を実現するための半導体集積回路の設
計作業内容も複雑になっている。

【０００３】半導体集積回路に組み込む論理回路などの
電気回路設計方法として、従来から様々な手法が提案さ
れている。例えば、予め決定されている機能や性能や論
理などから、細部の構成や論理回路を順次設計していく
というトップダウン手法といわれるものがある。又、既
に実績のある論理ブロックを組み合わせながら、次第に
大規模な構成へと設計していくというボトムアップ手法
と呼ばれるものがある。又、これらトップダウン手法や
ボトムアップ手法において、細部の構成や論理回路を順
次設計していく際の各段階をより明確にしていくとい
う、いわゆる階層設計手法がある。

【０００４】一方、ＬＳＩ（large scale integrated c
ircuit）の設計技術や製造技術など、様々なデジタル技
術の進歩には目覚ましいものがある。例えば、近年にお
いては、非常に高性能なＣＰＵ（central processing u
nit ）がワンチップ化されている。又、半導体記憶装置
の記憶容量の増加にも目覚ましいものがあり、様々な面
でデジタル技術が急速に進歩している。又、例えばマン
マシンインタフェイスに関するソフトウェア技術など、
様々なソフトウェア技術も急速に進歩している。

【０００５】このようなデジタル技術やソフトウェア技
術の進歩により、例えばＥＷＳ（engineering workstat
ion ）などのコンピュータ装置を用いたＣＡＤ装置が、
電気回路設計などの様々な設計分野において広く用いら
れるようになっている。電気回路設計用ＣＡＤ装置、例
えば半導体集積回路に組み込む論理回路を設計するため
に用いられるＣＡＤ装置においては、前述のような階層
設計の考え方が基幹となっている。例えば、隣接する回
路素子の集合によってブロックを定義し、該ブロックに
対応するブロックシンボルを用いながら順次設計すると
いうことが電気回路設計用ＣＡＤ装置においても配慮さ
れている。

【０００６】特開平２−２５９８０では、登録されてい
るブロックシンボルを用いながら諸入力を行い、電気回
路を階層設計するという電気回路設計用ＣＡＤ装置にお
いて、ブロックシンボル生成に関する電気回路設計者の
能率向上を図るための技術が開示されている。該特開平
２−２５９８０は、まず、回路情報から下位回路の外部
入出力端子に関する名称及び入出力属性などのデータを
収集し、入出力属性に対応して左右に区分した端子数に
応じてブロックシンボルの形状を決定すると共に、各外
部端子名に対応するピン名を昇順にソートして、該シン
ボル上に配置することによって該下位回路を示すブロッ
クシンボルを作成するという階層シンボル自動作成処理
手段を備えている。又、該特開平２−２５９８０は、該
作成されたブロックシンボル又は既に作成された回路に
おけるブロックシンボルを、外部入力に応じて修正する
シンボル編集処理手段を備えている。該特開平２−２５
９８０は、このような構成によって、下位回路を入力
し、又は修正した際に自動的にブロックシンボルを作成
することによって、ブロックシンボル作成の煩わしさと
入力ミスをなくすることができ、又、既に作成された回
路を修正した場合にもブロックシンボルへのフィードバ
ックが自動的に行われるようにすることができ、電気回
路設計者の能率向上を図ることが可能である。

【０００７】

【発明が達成しようとする課題】しかしながら、前記特
開平２−２５９８０など、従来の、登録されているブロ
ックシンボルを用いながら設計する電気回路設計用ＣＡ
Ｄ装置は、実際の設計者の電気回路設計の際、入力作業
が煩雑であるという問題があった。電気回路の設計の際
には、非常に多くの回路素子を順次入力しなければなら
ない。又、電気回路を階層設計する際、隣接する回路を
ブロック化したり、ブロック化されたもののブロックシ
ンボルを生成するという一連の作業も頻繁に行わなけれ
ばならない。しかしながら、従来の階層設計を行う電気
回路設計用ＣＡＤ装置においては、このようなブロック
シンボルに関する作業が煩雑であるという問題があっ
た。

【０００８】本発明は、前記従来の問題点を解決するべ
く成されたもので、電気回路の階層設計の際のブロック
シンボル生成に関する電気回路設計者（ＣＡＤ装置利用
者）の入力作業を軽減し、電気回路設計能率の向上を図
ることが可能な電気回路設計用ＣＡＤ装置を提供するこ
とを目的とする。

【０００９】

【課題を達成するための手段】本発明は、電気回路図を
表示するグラフィック表示装置を備え、設計中の電気回
路の少なくとも一部の表示を確認しながら、又、登録さ
れているブロックシンボルを用いながら諸入力を行い、
電気回路を階層設計する電気回路設計用ＣＡＤ装置にお
いて、前記グラフィック表示装置の表示を目視しなが
ら、既に入力されているユーザ回路中の回路素子の選択
を入力する素子選択入力手段と、該素子選択入力手段か
らの入力に従って、ブロック化する回路を抽出し、又、
該ブロック化する回路の各部の配線名称を抽出するブロ
ック回路決定手段と、抽出された前記配線名称を用い
て、前記ブロック回路の入出力端子名称を生成する端子
名生成手段とを備えたことにより、前記課題を達成した
ものである。

【００１０】

【作用】本発明は、登録されているブロックシンボルを
用いながら電気回路を階層設計する、従来の電気回路設
計用ＣＡＤ装置を用いた電気回路設計者の、作業内容を
分析して成されたものである。特に、電気回路の階層設
計の際のブロックシンボル生成に関する作業内容を分析
して成されたものである。

【００１１】従来のこのような電気回路設計用ＣＡＤ装
置においては、電気回路設計者の設計中の（設計対象と
なる）電気回路（以降、ユーザ回路、又は、ユーザ電気
回路と称する）を実際に設計するときと、電気回路設計
者が電気回路の階層設計の際のブロックシンボル生成を
行うときとでは、当該電気回路設計用ＣＡＤ装置での操
作モードが異なっているものであった。あるいは、例え
ば該電気回路設計用ＣＡＤ装置がマルチウィンドウを利
用するものでは、前記ユーザ電気回路の設計時と前記ブ
ロックシンボル生成時とでは、用いるシート（ウィンド
ウ）が異なっているものであった。このため、電気回路
設計者がユーザ電気回路設計時に、頻繁にブロックシン
ボル生成を行おうとした場合、頻繁に操作モードを切り
換えたり、頻繁に利用するシートやウィンドウを切り換
えなければならなかった。

【００１２】又、その時点で入力したユーザ電気回路を
ブロックシンボル生成に利用する際、ブロックシンボル
生成される回路がそのままユーザ電気回路中にあるにも
拘らず、操作モードやシートやウィンドウなどをブロッ
クシンボル生成用に切り換えた後、これらを新たに入力
し直さなければならなかった。あるいは、その時点まで
に入力されているユーザ電気回路全てをブロックシンボ
ル生成用にコピーし、ブロックシンボル生成に用いない
ほとんど大部分の回路部分を削除するという手間のかか
る作業が必要であった。

【００１３】発明者は、このようなブロックシンボル生
成時の作業内容の分析に基づいて、ブロックシンボル生
成に用いる既に入力されているユーザ電気回路中の回路
素子を電気回路設計者が比較的簡単に選択し、これに基
づいてブロックシンボル生成を自動的、あるいはほぼ自
動的に行うことができる構成を見出して成されたもので
ある。

【００１４】図１は、本発明の要旨を示すブロック図で
ある。

【００１５】この図１においては、本発明の電気回路設
計用ＣＡＤ装置は、素子選択入力手段１２と、ブロック
回路決定手段１４と、端子名生成手段１６とを備えてい
る。又、本発明が対象とするＣＡＤ装置の本体３０は、
例えば、表示制御装置３２と、図面データ記憶装置３４
と、シンボルデータ記憶装置３６とを備える。又、該Ｃ
ＡＤ装置本体３０には、グラフィック表示装置１０が接
続されている。

【００１６】前記グラフィック表示装置１０は、例え
ば、ＣＲＴ（cathode ray tude）表示装置やプラズマデ
ィスプレイ表示装置や液晶表示装置などである。該グラ
フィック表示装置１０及び前記表示制御装置３２は、電
気回路設計者が設計中の電気回路を確認するために、設
計されている電気回路の少なくとも一部をグラフィック
に表示することができるものである。

【００１７】前記図面データ記憶装置３４は、順次入力
されていく設計中の電気回路図を表わすデータを記憶し
ている。前記シンボルデータ記憶装置３６は、階層設計
の際のブロックシンボルに関するデータ、例えばブロッ
ク化された回路の回路内容や、該回路の各部の配線名称
や、該回路の入出力端子名称などのデータや、該ブロッ
クシンボルの作図用シンボルの形状などに関するデータ
である。前記図面データ記憶装置３４及び前記シンボル
データ記憶装置３６には、例えば、ＲＡＭ（random acc
ess memory）などを用いた主記憶装置や、一般的なハー
ドディスク装置などを用いることができる。

【００１８】なお、本発明は、このようなＣＡＤ装置本
体３０の具体的な構成や、前記グラフィック表示装置１
０について具体的に限定するものではない。本発明にお
いて用いられる前記ＣＡＤ装置本体３０及び前記グラフ
ィック表示装置１０は、少なくとも、設計中の電気回路
の少なくとも一部の表示を確認しながら、又、登録され
ているブロックシンボルを用いながら諸入力を行い、電
気回路を階層設計するものであればよい。例えば、前記
図面データや前記シンボルデータは、前記ＣＡＤ装置本
体３０とは別置のハードウェアにて記憶されるものであ
ってもよい。

【００１９】前記素子選択入力手段１２は、ブロックシ
ンボル生成にあたって、前記グラフィック表示装置１０
の表示を目視しながら、既に入力されているユーザ回路
中の回路素子のブロック化されるものの選択を、電気回
路設計者が入力するためのものである。該素子選択入力
手段１２は、例えば、デジタイザやライトペンやマウス
などの座標入力手段であって、前記グラフィック表示装
置１０における表示を参照しながら、電気回路設計者が
回路素子の選択を入力するものであってもよい。あるい
は、該素子選択入力手段１２は、一般的なフルキーボー
ドやテンキーなどであってもよく、これによって、前記
グラフィック表示装置１０に表示された回路素子及び該
回路素子に合せて表示された、例えば素子番号を参照し
ながら、該素子番号をキー入力するものであってもよ
い。

【００２０】前記ブロック回路決定手段１４は、前記素
子選択入力手段１２からの入力に従って、ブロックシン
ボル生成に伴ってブロック化する回路をユーザ電気回路
から抽出するものである。又、該ブロック回路決定手段
１４は、該ブロック化する回路について、その各部の配
線名称などを前記ユーザ電気回路から抽出するものであ
る。例えば、該ブロック回路決定手段１４は、前記素子
選択入力手段１２にて入力された複数の回路素子、又、
該回路素子間を接続する配線とから、ブロック化する回
路を確定するものであってもよく、この際、この確定さ
れた回路の各部の配線名称についてもユーザ電気回路か
ら抽出するものであってもよい。あるいは、該ブロック
回路決定手段１４は、前記素子選択入力手段１２にて複
数の回路素子を選択すると、選択された複数の回路素子
及び電気回路の接続としてこれらによって取り囲まれる
回路素子を抽出し、更に、これら抽出された回路素子を
接続する配線をも抽出するものであってもよい。この
際、同様に、ユーザ電気回路から配線名称などを抽出す
るようにしてもよい。

【００２１】前記端子名生成手段１６は、前記ブロック
回路決定手段１４にて確定されたブロック化する回路に
ついて、該ブロック回路のその外部への入出力端子につ
いてそれぞれの名称を生成する。該入出力端子名称の生
成は、例えば、そのブロック回路の入出力端子に接続さ
れる該ブロック回路内での配線の名称、例えば該配線の
名称となる、抽出元である前記ユーザ電気回路における
対応する配線の名称を流用するものであってもよい。即
ち、対応する前記ユーザ電気回路中での配線名称を、ブ
ロックシンボル生成されたものの入出力端子名称とする
というものである。

【００２２】なお、本発明はこれに限定されるものでは
ないが、前記素子選択入力手段１２、前記ブロック回路
決定手段１４及び前記端子名生成手段１６に加え、更
に、作図シンボル生成手段２０をも備えるようにしても
よい。該作図シンボル生成手段２０は、ブロック化され
た回路の作図の際に用いる作図シンボルを生成するもの
である。該作図シンボル生成手段２０は、生成されたブ
ロックシンボルに対応する作図シンボルの、形状や大き
さを決定するものである。例えば、該作図シンボル生成
手段２０は、生成されたブロックシンボルに対して、一
律に矩形の形状の作図シンボルを生成するものであっ
て、その大きさ、即ち幅や高さを、該当するブロックシ
ンボルの入出力端子数や、該作図シンボル中に書き込ま
れる文字数、例えば該作図シンボル中に表示されるシン
ボル名称やシンボル番号の文字数、あるいは入出力端子
名称の文字数などによって自動的に生成するものであっ
てもよい。 以上説明したような本発明の構成によれ
ば、ユーザ電気回路の設計を行うための操作モードやシ
ートやウィンドウのままで、ブロック化する回路を選択
し、ブロックシンボル生成することも可能であり、電気
回路設計者の入力作業を軽減し、電気回路設計能率の向
上を図ることができる。

【００２３】

【実施例】以下、図を用いて本発明の実施例を詳細に説
明する。

【００２４】図２は、本発明が適用された電気回路設計
用ＣＡＤ装置の実施例に用いられるハードウェア構成を
示すブロック図である。

【００２５】前記実施例においては、この図２に示され
るようなハードウェアにおいて、前記図１に示されるよ
うな電気回路設計用ＣＡＤ装置が実現されている。該電
気回路設計用ＣＡＤ装置のハードウェアは、この図２に
示される如く、主として、ＣＰＵ（central processing
unit ）５０と、主記憶装置５２と、ハードディスク装
置５４と、光ディスク装置５６と、フロッピディスク装
置５８と、入出力装置６０と、キーボード６２と、ＣＲ
Ｔ制御装置６４a と、ＣＲＴ６４b と、システムバス７
０とにより構成されている。前記入出力装置６０には、
デジタイザ６６が接続されている。

【００２６】前記ＣＰＵ５０は、前記ハードディスク装
置５４から読み込まれた、前記主記憶装置５２上の本実
施例に係るプログラムモジュールなどを実行する。前記
ハードディスク装置５４には、本実施例に係るプログラ
ムモジュールや、ユーザ電気回路などの電気回路図の図
面データや、階層設計の際生成されたり用いられるブロ
ックシンボルに関するデータなどが記憶されており、必
要に応じて前記主記憶装置５２へと読み出されるように
なっている。前記光ディスク装置５６は、前記ハードデ
ィスク装置５４に記憶されているプログラムモジュール
やデータなどのバックアップに用いられている。又、前
記フロッピディスク装置５８は、種々のプログラムモジ
ュールやデータの、他のコンピュータシステムなどとの
受け渡しに用いられている。

【００２７】前記入出力装置６０は、種々の周辺機器、
例えば前記デジタイザ６６などが接続されている。該デ
ジタイザ６６は、電気回路設計者が２次元の座標を入力
するために用いられる。該デジタイザ６６は、例えば、
シンボルブロック生成にあたって、前記ＣＲＴ６４b に
表示される電気回路図を確認しながら、ユーザ回路中の
ブロック化する回路素子の、電気回路設計者の選択を入
力するために用いられる。前記キーボード６２は、当該
電気回路設計用ＣＡＤ装置を操作したり、種々のデータ
設定などを行うために用いられる。前記ＣＲＴ制御装置
６４a 及び該ＣＲＴ制御装置６４a にて制御されるＣＲ
Ｔ６４b は、ビットマップ表示装置であり、数字などの
文字だけでなく、設計中の電気回路図などの図形やグラ
フや画像なども表示することができる。

【００２８】なお、前記システムバス７０は、前記ＣＰ
Ｕ５０、前記主記憶装置５２、前記ハードディスク装置
５４、前記光ディスク装置５６、前記フロッピディスク
装置５８、前記入出力装置６０、前記キーボード６２及
び前記ＣＲＴ制御装置６４aの間での、データなどの受
け渡しの際に用いられる。又、該電気回路設計用ＣＡＤ
装置においては、マルチウィンドウシステムが用いられ
ており、例えば複数のウィンドウ（シート）を開くこと
によって、電気回路設計者は複数の作業をほぼ並行して
行うことも可能である。

【００２９】図３は、前記実施例で設計されるユーザ電
気回路の一例を示す論理回路図である。

【００３０】この図３に示される論理回路においては、
シンボルＳＹ１と、合計４個の論理ゲートＧ１〜Ｇ４が
示されている。前記シンボルＳＹ１は、合計２個の入力
端子Ｂ及びＣと、合計３個の出力端子Ｄ、ＮＥＴ１及び
ＮＥＴ２とを有している。又、前記論理ゲートＧ１はバ
ッファゲートであり、前記論理ゲートＧ２はＯＲゲート
であり、前記論理ゲートＧ３はインバータゲートであ
り、前記論理ゲートＧ４はＡＮＤゲートである。又、各
部の配線として、配線Ａ〜Ｅ及び配線ＮＥＴ１〜ＮＥＴ
５がある。

【００３１】以下、前記図３に示されるユーザ論理回路
を用いて、本実施例におけるブロックシンボル生成手順
について説明する。

【００３２】図４は、前記実施例における電気回路設計
者（ＣＡＤ装置利用者）の作業内容を示すフローチャー
トである。

【００３３】なお、この図４を用いて説明するにあたっ
て、ブロックシンボル自体、あるいは、ブロックシンボ
ルの回路内容の各論理ゲートのシンボルと区別するため
に、ユーザ論理回路中に展開されている論理ゲートやブ
ロックシンボルを、それぞれ、以降、インスタンスと称
する。

【００３４】この図４に示されるフローチャートにおい
て、まずステップ１１０では、ブロックシンボル生成対
象となるユーザ回路中の回路素子の選択を電気回路設計
者が行う。即ち、該ステップ１１０では、既に入力され
ているユーザ回路中のシンボル化しようとするインスタ
ンスを指定する。例えば、該ステップ１１０にて、前記
図３に示されるユーザ論理回路中の合計３個の論理ゲー
トＧ１〜Ｇ３のそれぞれのインスタンスを選択する。

【００３５】続いてステップ１１４では、前記ステップ
１１０にて選択入力されたインスタンスに基づいて、ブ
ロックシンボル生成対象となる回路を抽出する。例え
ば、前記ステップ１１０での論理ゲートＧ１〜Ｇ３のイ
ンスタンスの選択入力では、該論理ゲートＧ１〜Ｇ３及
び配線ＮＥＴ１〜ＮＥＴ５及び配線Ａを含む回路が抽出
される。

【００３６】続くステップ１１８では、前記ステップ１
１４で抽出されたブロック化する回路中の各部の配線の
名称を抽出する。例えば、前記ステップ１１０にて前記
論理ゲートＧ１〜Ｇ３のインスタンスを指定した場合に
は、該ステップ１１８では、前記配線ＮＥＴ１〜ＮＥＴ
５及び配線Ａに対応する、「ＮＥＴ１」〜「ＮＥＴ５」
及び「Ａ」の配線名称が抽出される。

【００３７】続くステップ１２０では、更に、ブロック
化される回路の入出力端子名称を生成する。該入出力端
子名称は、本実施例では、それぞれの入出力端子につい
ての、抽出元であるユーザ論理回路での配線名称を用い
るようにしている。例えば、前記ステップ１１０におい
て前記論理ゲートＧ１〜Ｇ３のインスタンスを指定した
場合には、入力端子名称として、「ＮＥＴ１」、「ＮＥ
Ｔ２」及び「Ａ」が生成され、出力端子名称として、
「ＮＥＴ３」と「ＮＥＴ５」とが生成される。

【００３８】なお、図５は、前記ステップ１１０にて前
記図３に示される前記論理ゲートＧ１〜Ｇ３のインスタ
ンスを指定し、前記ステップ１１４、１１８及び１２０
にて、それぞれ抽出や生成を行った結果のブロック化さ
れる回路の回路内容である。

【００３９】続いてステップ１２４では、ブロック化す
るブロックシンボルの作図シンボルを生成する。本実施
例での作図シンボルは、図６に示されるように、全て矩
形の形状である。又、該矩形形状において、ブロックシ
ンボルの入力端子は左辺に作図され、該ブロックシンボ
ルの出力端子は右辺に作図される。なお、回路動作によ
って入力にもなり出力にもなる入出力端子については、
前記矩形の左辺又は右辺のいずれか一方に適宜決められ
る。又、前記図６に示される作図シンボルの高さＬy
は、ブロックシンボルの前記入力端子数と前記出力端子
数との多い方に依存して決まる。即ち、入力端子数や出
力端子数が多くなれば、該高さＬy は長くなる。又、前
記図６に示される作図シンボルの幅Ｌx は、その作図シ
ンボル中に書き込まれるシンボル名や入出力端子名の文
字数によって決定される。例えば、前記図６に示され
る、「ＳＹ２」などのシンボル名称や、「ＮＥＴ１」〜
「ＮＥＴ５」や「Ａ」などの入出力端子名称の文字数に
よって決定される。即ち、これらシンボル名称や入出力
端子名称が長くなると、前記作図シンボルの幅Ｌx は広
くなる。

【００４０】このようにブロック化する回路やこれに関
する諸名称などが確定し、作図シンボルも生成される
と、続くステップ１２８では、これらをシンボルデータ
としてセーブする。例えば、前記ハードディスク装置５
４中の所定ファイルの該当アドレスに書き込まれる。

【００４１】次に、ステップ１３０では、今回生成され
たブロックシンボルにて、該ブロックシンボル生成に用
いられていた個所の置き換えを行うか否か判定する。電
気回路設計者にて予めシンボル置換有りが選択されてい
ると、続くステップ１３４にてユーザ回路図の今回作成
されたブロックシンボルによる置き換えを行う。

【００４２】図７は、前記図３のユーザ論理回路にて論
理ゲートＧ１〜Ｇ３のインスタンスを指定してブロック
シンボルを生成すると共に、該生成されたブロックシン
ボルにて置き換えを行った後のユーザ論理回路の回路図
である。この図７においては、前記論理ゲートＧ１〜Ｇ
３のインスタンスが、今回ブロックシンボル生成された
シンボルＳＹ２のインスタンスに置き換えられている。

【００４３】以上説明した通り、本実施例によれば、ユ
ーザ論理回路の設計中の同一のウィンドウ（シート）に
て、即ちウィンドウやシートの切替え等を行わずに、ブ
ロックシンボル生成の電気回路設計者による入力作業を
行うことができる。又、この際、ブロック化する論理回
路も容易に指定することができ、設計者の入力作業を軽
減することができる。

【００４４】

【発明の効果】以上説明した通り、本発明によれば、電
気回路の階層設計の際のブロックシンボル生成に関する
電気回路設計者（ＣＡＤ装置利用者）の入力作業を軽減
し、電気回路設計能率の向上を図ることができるという
優れた効果を得ることができる。

【図面の簡単な説明】

【図１】本発明の要旨を示すブロック図

【図２】本発明が適用された実施例の電気回路設計用Ｃ
ＡＤ装置を実現するために用いられるハードウェア構成
を示すブロック図

【図３】前記実施例の設計対象となるユーザ論理回路の
一例を示す論理回路図

【図４】前記実施例の設計作業内容を示すフローチャー
ト

【図５】前記実施例で生成されるブロックシンボルの回
路内容の一例を示す論理回路図

【図６】前記実施例で生成される作図シンボルの一例を
示す線図

【図７】前記実施例にて生成されたブロックシンボルに
よる置き換えを行ったユーザ論理回路の一例を示す論理
回路図

【符号の説明】

１０…グラフィック表示装置 １２…素子選択入力手段 １４…ブロック回路決定手段 １６…端子名生成手段 ２０…作図シンボル生成手段 ３０…ＣＡＤ装置本体 ３２…表示制御装置 ３４…図面データ記憶装置 ３６…シンボルデータ記憶装置 Ｇ１〜Ｇ４…論理ゲート（インスタンス） Ｇ１a 〜Ｇ３a …論理ゲート（ブロックシンボル化され
たものの回路内容中のもの） ＳＹ１、ＳＹ２…ブロックシンボル Ａ〜Ｅ、ＮＥＴ１〜ＮＥＴ５…配線

Claims (1)

【特許請求の範囲】
1. 【請求項１】電気回路図を表示するグラフィック表示装
   置を備え、設計中の電気回路の少なくとも一部の表示を
   確認しながら、又、登録されているブロックシンボルを
   用いながら諸入力を行い、電気回路を階層設計する電気
   回路設計用ＣＡＤ装置において、 前記グラフィック表示装置の表示を目視しながら、既に
   入力されているユーザ回路中の回路素子の選択を入力す
   る素子選択入力手段と、 該素子選択入力手段からの入力に従って、ブロック化す
   る回路を抽出し、又、該ブロック化する回路の各部の配
   線名称を抽出するブロック回路決定手段と、 抽出された前記配線名称を用いて、前記ブロック回路の
   入出力端子名称を生成する端子名生成手段とを備えたこ
   とを特徴とする電気回路設計用ＣＡＤ装置。