JPH0684910A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0684910A JPH0684910A JP25572792A JP25572792A JPH0684910A JP H0684910 A JPH0684910 A JP H0684910A JP 25572792 A JP25572792 A JP 25572792A JP 25572792 A JP25572792 A JP 25572792A JP H0684910 A JPH0684910 A JP H0684910A
- Authority
- JP
- Japan
- Prior art keywords
- metal layer
- connection hole
- insulating film
- barrier metal
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【目的】 接続孔の径を小さくし、しかも接続孔内の金
属層と導電領域との反応を防止して、微細であるにも拘
らず信頼性の高い半導体装置を製造する。 【構成】 絶縁膜１２にテーパ状の接続孔１４を形成
し、バリアメタル層１５と金属層１６とを全面に形成し
た後、垂直な形状の金属層１６とバリアメタル層１５と
を接続孔１４の底部上にのみ残す。その後、液状の絶縁
性材料を塗布して接続孔１４を埋め、この絶縁性材料を
固化させて絶縁膜１８を形成する。このため、接続孔１
４の径を小さくすることができ、また接続孔１４に対す
るバリアメタル層１５の被覆率が高くてバリア効果が高
い。しかも、絶縁膜１８で接続孔１４を容易に埋めるこ
とができる。
属層と導電領域との反応を防止して、微細であるにも拘
らず信頼性の高い半導体装置を製造する。 【構成】 絶縁膜１２にテーパ状の接続孔１４を形成
し、バリアメタル層１５と金属層１６とを全面に形成し
た後、垂直な形状の金属層１６とバリアメタル層１５と
を接続孔１４の底部上にのみ残す。その後、液状の絶縁
性材料を塗布して接続孔１４を埋め、この絶縁性材料を
固化させて絶縁膜１８を形成する。このため、接続孔１
４の径を小さくすることができ、また接続孔１４に対す
るバリアメタル層１５の被覆率が高くてバリア効果が高
い。しかも、絶縁膜１８で接続孔１４を容易に埋めるこ
とができる。
Description
【０００１】
【産業上の利用分野】本発明は、接続孔をバリアメタル
層と金属層とで埋めるようにした半導体装置の製造方法
に関するものである。
層と金属層とで埋めるようにした半導体装置の製造方法
に関するものである。
【０００２】
【従来の技術】近年における半導体装置の微細化に伴っ
て、接続孔の径も小さくなってきているが、絶縁耐圧を
確保するために層間絶縁膜の膜厚は殆ど変わっていない
ので、接続孔のアスペクト比が大きくなってきている。
このため、Ａｌ配線等のように元々段差被覆性が良くな
い配線では、接続孔で導通不良を生じ易く、半導体装置
の信頼性が低くなってきている。
て、接続孔の径も小さくなってきているが、絶縁耐圧を
確保するために層間絶縁膜の膜厚は殆ど変わっていない
ので、接続孔のアスペクト比が大きくなってきている。
このため、Ａｌ配線等のように元々段差被覆性が良くな
い配線では、接続孔で導通不良を生じ易く、半導体装置
の信頼性が低くなってきている。
【０００３】そこで、タングステン層等の金属層で接続
孔を埋め、更にこの金属層と半導体基板等との反応を防
止すると共に金属層と層間絶縁膜との密着性を向上させ
るためにバリアメタル層を金属層の下地として用いてい
る。
孔を埋め、更にこの金属層と半導体基板等との反応を防
止すると共に金属層と層間絶縁膜との密着性を向上させ
るためにバリアメタル層を金属層の下地として用いてい
る。
【０００４】
【発明が解決しようとする課題】ところで、バリアメタ
ル層はスパッタリングやＣＶＤで形成するが、上述のよ
うに接続孔のアスペクト比が大きくなってくると、接続
孔に対するバリアメタル層の被覆率も低下してきてお
り、バリア効果が減少してきている。この結果、金属層
と半導体基板等との反応が発生し、信頼性の高い半導体
装置を製造することが困難になってきている。
ル層はスパッタリングやＣＶＤで形成するが、上述のよ
うに接続孔のアスペクト比が大きくなってくると、接続
孔に対するバリアメタル層の被覆率も低下してきてお
り、バリア効果が減少してきている。この結果、金属層
と半導体基板等との反応が発生し、信頼性の高い半導体
装置を製造することが困難になってきている。
【０００５】従って本発明は、接続孔の径を小さくする
ことができ、微細であるにも拘らず、接続孔内の金属層
と導電領域との反応を防止することができるので、信頼
性の高い半導体装置の製造方法を提供することを目的と
している。
ことができ、微細であるにも拘らず、接続孔内の金属層
と導電領域との反応を防止することができるので、信頼
性の高い半導体装置の製造方法を提供することを目的と
している。
【０００６】
【課題を解決するための手段】本発明の半導体装置の製
造方法は、導電性領域上の第１の絶縁膜に、導電性領域
に達すると共に外方に向かって広がるように内壁面が傾
斜している接続孔を形成する第１の工程と、接続孔を形
成した後に、バリアメタル層と金属層とを順次に積層さ
せる第２の工程と、金属層及びバリアメタル層を接続孔
の底部上にのみ残す第３の工程と、底部上にのみ残した
金属層及びバリアメタル層と内壁面との間を第２の絶縁
膜で埋める第４の工程とを有するものである。
造方法は、導電性領域上の第１の絶縁膜に、導電性領域
に達すると共に外方に向かって広がるように内壁面が傾
斜している接続孔を形成する第１の工程と、接続孔を形
成した後に、バリアメタル層と金属層とを順次に積層さ
せる第２の工程と、金属層及びバリアメタル層を接続孔
の底部上にのみ残す第３の工程と、底部上にのみ残した
金属層及びバリアメタル層と内壁面との間を第２の絶縁
膜で埋める第４の工程とを有するものである。
【０００７】また、本発明の半導体装置の製造方法は、
上記製造方法において、底部上にのみ残した金属層及び
バリアメタル層と内壁面との間を液状の絶縁性材料で埋
め、この液状の絶縁性材料を固化させて第２の絶縁膜を
形成するものである。
上記製造方法において、底部上にのみ残した金属層及び
バリアメタル層と内壁面との間を液状の絶縁性材料で埋
め、この液状の絶縁性材料を固化させて第２の絶縁膜を
形成するものである。
【０００８】
【作用】本発明の半導体装置の製造方法では、接続孔の
内壁面を外方に向かって広がる様に傾斜させているの
で、接続孔の径が小さくても、この接続孔に対するバリ
アメタル層の被覆率が高い。このため、バリアメタル層
によるバリア効果が高く、接続孔内の金属層と導電領域
との反応を防止することができる。
内壁面を外方に向かって広がる様に傾斜させているの
で、接続孔の径が小さくても、この接続孔に対するバリ
アメタル層の被覆率が高い。このため、バリアメタル層
によるバリア効果が高く、接続孔内の金属層と導電領域
との反応を防止することができる。
【０００９】また、接続孔の内壁面を外方に向かって広
げているが、接続孔の底部上にのみ残した金属層及びバ
リアメタル層と内壁面との間は第２の絶縁膜で埋めてい
るので、接続孔の径を小さくすることができる。
げているが、接続孔の底部上にのみ残した金属層及びバ
リアメタル層と内壁面との間は第２の絶縁膜で埋めてい
るので、接続孔の径を小さくすることができる。
【００１０】さらに本発明の半導体装置の製造方法で
は、接続孔の底部上にのみ残した金属層及びバリアメタ
ル層と内壁面との間を液状の絶縁性材料で埋め、これを
固化させて第２の絶縁膜にしているので、接続孔の径が
小さくても、金属層及びバリアメタル層と内壁面との間
を絶縁膜で容易に埋めることができる。
は、接続孔の底部上にのみ残した金属層及びバリアメタ
ル層と内壁面との間を液状の絶縁性材料で埋め、これを
固化させて第２の絶縁膜にしているので、接続孔の径が
小さくても、金属層及びバリアメタル層と内壁面との間
を絶縁膜で容易に埋めることができる。
【００１１】
【実施例】以下、本発明の一実施例を、図１を参照しな
がら説明する。本実施例では、図１（ａ）に示すよう
に、拡散層が形成されているシリコン基板１１を絶縁膜
１２で覆い、この絶縁膜１２に対して従来公知のテーパ
エッチング等を施すことによって、拡散層に達すると共
に外方に向かって広がるように内壁面１３が傾斜してい
る接続孔１４を形成する。
がら説明する。本実施例では、図１（ａ）に示すよう
に、拡散層が形成されているシリコン基板１１を絶縁膜
１２で覆い、この絶縁膜１２に対して従来公知のテーパ
エッチング等を施すことによって、拡散層に達すると共
に外方に向かって広がるように内壁面１３が傾斜してい
る接続孔１４を形成する。
【００１２】次に、スパッタリングまたはＣＶＤで、図
１（ｂ）に示す様に、バリアメタル層１５を全面に形成
する。バリアメタル層１５としては、チタン層、チタン
シリサイド層、窒化チタン層、チタン−タングステン合
金層及びこれらの２種以上の組み合わせから成る複合層
を用いる。
１（ｂ）に示す様に、バリアメタル層１５を全面に形成
する。バリアメタル層１５としては、チタン層、チタン
シリサイド層、窒化チタン層、チタン−タングステン合
金層及びこれらの２種以上の組み合わせから成る複合層
を用いる。
【００１３】次に、図１（ｃ）に示すように、接続孔１
４を埋め込むようにバリアメタル層１５上の全面に金属
層１６を形成する。金属層１６としては、タングステン
層等を用いる。
４を埋め込むようにバリアメタル層１５上の全面に金属
層１６を形成する。金属層１６としては、タングステン
層等を用いる。
【００１４】次に、図１（ｄ）に示すように、金属層１
６上にレジスト１７を塗布し、このレジスト１７のうち
で接続孔１４の底部上の部分のみを残すパターニングを
行う。そして、レジスト１７をマスクにして、金属層１
６とバリアメタル層１５とを異方性エッチングして、垂
直な形状の金属層１６とバリアメタル層１５とを接続孔
１４の底部上にのみ残す。
６上にレジスト１７を塗布し、このレジスト１７のうち
で接続孔１４の底部上の部分のみを残すパターニングを
行う。そして、レジスト１７をマスクにして、金属層１
６とバリアメタル層１５とを異方性エッチングして、垂
直な形状の金属層１６とバリアメタル層１５とを接続孔
１４の底部上にのみ残す。
【００１５】次に、図１（ｅ）に示すように、レジスト
１７を除去した後、ＳＯＧ溶液等の液状の絶縁性材料を
塗布して接続孔１４を埋め、この絶縁性材料を焼成して
固化させることによって、絶縁膜１８を形成する。
１７を除去した後、ＳＯＧ溶液等の液状の絶縁性材料を
塗布して接続孔１４を埋め、この絶縁性材料を焼成して
固化させることによって、絶縁膜１８を形成する。
【００１６】次に、レジスト（図示せず）の回転塗布等
を行って全面を平坦にし、このレジストと金属層１６と
絶縁膜１８とのエッチング速度が等しい条件で、これら
の全面をエッチバックして、図１（ｆ）に示すように、
金属層１６と絶縁膜１２、１８とを平坦にする。
を行って全面を平坦にし、このレジストと金属層１６と
絶縁膜１８とのエッチング速度が等しい条件で、これら
の全面をエッチバックして、図１（ｆ）に示すように、
金属層１６と絶縁膜１２、１８とを平坦にする。
【００１７】なお、図１（ｆ）に示した平坦化の工程は
必ずしも必要ではない。また、以上の実施例ではシリコ
ン基板１１中の拡散層を導電領域としたが、シリコン基
板１１上の多結晶シリコン膜を導電領域とし、この多結
晶シリコン膜に対する接続孔をバリアメタル層と金属層
とで埋める構造の半導体装置の製造にも本発明を適用す
ることができる。
必ずしも必要ではない。また、以上の実施例ではシリコ
ン基板１１中の拡散層を導電領域としたが、シリコン基
板１１上の多結晶シリコン膜を導電領域とし、この多結
晶シリコン膜に対する接続孔をバリアメタル層と金属層
とで埋める構造の半導体装置の製造にも本発明を適用す
ることができる。
【００１８】
【発明の効果】本発明の半導体装置の製造方法によれ
ば、接続孔の径を小さくすることができるので、微細で
あるにも拘らず、接続孔内の金属層と導電領域との反応
を防止することができるので、信頼性の高い半導体装置
を製造することができる。
ば、接続孔の径を小さくすることができるので、微細で
あるにも拘らず、接続孔内の金属層と導電領域との反応
を防止することができるので、信頼性の高い半導体装置
を製造することができる。
【００１９】また、本発明の半導体装置の製造方法で
は、接続孔の底部上にのみ残した金属層及びバリアメタ
ル層と内壁面との間を絶縁膜で容易に埋めることができ
るので、微細であるにも拘らず信頼性の高い半導体装置
を効率的に製造することができる。
は、接続孔の底部上にのみ残した金属層及びバリアメタ
ル層と内壁面との間を絶縁膜で容易に埋めることができ
るので、微細であるにも拘らず信頼性の高い半導体装置
を効率的に製造することができる。
【図１】本発明の一実施例を工程順に示す側断面図であ
る。
る。
１２ 絶縁膜 １３ 内壁面 １４ 接続孔 １５ バリアメタル層 １６ 金属層 １８ 絶縁膜
Claims (2)
- 【請求項１】 導電性領域上の第１の絶縁膜に、前記導
電性領域に達すると共に外方に向かって広がるように内
壁面が傾斜している接続孔を形成する第１の工程と、 前記接続孔を形成した後に、バリアメタル層と金属層と
を順次に積層させる第２の工程と、 前記金属層及び前記バリアメタル層を前記接続孔の底部
上にのみ残す第３の工程と、 前記底部上にのみ残した前記金属層及び前記バリアメタ
ル層と前記内壁面との間を第２の絶縁膜で埋める第４の
工程とを有することを特徴とする半導体装置の製造方
法。 - 【請求項２】 前記底部上にのみ残した前記金属層及び
前記バリアメタル層と前記内壁面との間を液状の絶縁性
材料で埋め、この液状の絶縁性材料を固化させて前記第
２の絶縁膜を形成することを特徴とする請求項１に記載
の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25572792A JPH0684910A (ja) | 1992-08-31 | 1992-08-31 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25572792A JPH0684910A (ja) | 1992-08-31 | 1992-08-31 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0684910A true JPH0684910A (ja) | 1994-03-25 |
Family
ID=17282800
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25572792A Withdrawn JPH0684910A (ja) | 1992-08-31 | 1992-08-31 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0684910A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6404058B1 (en) | 1999-02-05 | 2002-06-11 | Nec Corporation | Semiconductor device having interconnection implemented by refractory metal nitride layer and refractory metal silicide layer and process of fabrication thereof |
-
1992
- 1992-08-31 JP JP25572792A patent/JPH0684910A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6404058B1 (en) | 1999-02-05 | 2002-06-11 | Nec Corporation | Semiconductor device having interconnection implemented by refractory metal nitride layer and refractory metal silicide layer and process of fabrication thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5691572A (en) | Interconnect structures for integrated circuits | |
| JP4970989B2 (ja) | 包囲条件を除去するためのプラグの拡大頭部を形成する構成体及び方法 | |
| JP3961412B2 (ja) | 半導体装置及びその形成方法 | |
| JPH10199974A (ja) | 半導体装置の金属配線層形成方法 | |
| US6001734A (en) | Formation method of contact/ through hole | |
| JP2720796B2 (ja) | 半導体装置の製造方法 | |
| JPS63244858A (ja) | 金属配線の形成方法 | |
| JPH0684910A (ja) | 半導体装置の製造方法 | |
| JPH05291408A (ja) | 半導体装置およびその製造方法 | |
| JPH0823028A (ja) | 多層配線を有する半導体素子及びその製造方法 | |
| JPH0799198A (ja) | 半導体装置の製造方法 | |
| JP3253750B2 (ja) | 半導体装置の製造方法 | |
| JP3552526B2 (ja) | 半導体装置の導電体の製造方法 | |
| JPH10177969A (ja) | 半導体装置及びその製造方法 | |
| JPH11220025A (ja) | 半導体装置およびその製造方法 | |
| JP2983098B2 (ja) | 半導体装置の製造方法 | |
| JPS61214449A (ja) | 半導体素子の製造方法 | |
| KR100410811B1 (ko) | 반도체장치의다층금속배선형성방법 | |
| JP2805840B2 (ja) | 半導体装置及びその多層配線形成方法 | |
| JP2009054879A (ja) | 集積回路の製造方法 | |
| JP3116432B2 (ja) | 半導体装置の製造方法 | |
| JPH0786209A (ja) | 半導体装置の製造方法 | |
| JPH1197536A (ja) | 半導体装置の製造方法 | |
| JPH10173051A (ja) | 配線形成方法 | |
| KR100216271B1 (ko) | 반도체 소자의 금속 배선 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19991102 |