JPH11220025A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JPH11220025A JPH11220025A JP10021810A JP2181098A JPH11220025A JP H11220025 A JPH11220025 A JP H11220025A JP 10021810 A JP10021810 A JP 10021810A JP 2181098 A JP2181098 A JP 2181098A JP H11220025 A JPH11220025 A JP H11220025A
- Authority
- JP
- Japan
- Prior art keywords
- interlayer film
- etching
- film
- contact hole
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/01—Manufacture or treatment
- H10W20/071—Manufacture or treatment of dielectric parts thereof
- H10W20/081—Manufacture or treatment of dielectric parts thereof by forming openings in the dielectric parts
- H10W20/084—Manufacture or treatment of dielectric parts thereof by forming openings in the dielectric parts for dual-damascene structures
- H10W20/085—Manufacture or treatment of dielectric parts thereof by forming openings in the dielectric parts for dual-damascene structures involving intermediate temporary filling with material
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/01—Manufacture or treatment
- H10W20/071—Manufacture or treatment of dielectric parts thereof
- H10W20/081—Manufacture or treatment of dielectric parts thereof by forming openings in the dielectric parts
- H10W20/084—Manufacture or treatment of dielectric parts thereof by forming openings in the dielectric parts for dual-damascene structures
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/01—Manufacture or treatment
- H10W20/071—Manufacture or treatment of dielectric parts thereof
- H10W20/081—Manufacture or treatment of dielectric parts thereof by forming openings in the dielectric parts
- H10W20/084—Manufacture or treatment of dielectric parts thereof by forming openings in the dielectric parts for dual-damascene structures
- H10W20/0886—Manufacture or treatment of dielectric parts thereof by forming openings in the dielectric parts for dual-damascene structures involving forming a via in a via-level dielectric prior to deposition of a trench-level dielectric
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/01—Manufacture or treatment
- H10W20/071—Manufacture or treatment of dielectric parts thereof
- H10W20/081—Manufacture or treatment of dielectric parts thereof by forming openings in the dielectric parts
- H10W20/084—Manufacture or treatment of dielectric parts thereof by forming openings in the dielectric parts for dual-damascene structures
- H10W20/0888—Manufacture or treatment of dielectric parts thereof by forming openings in the dielectric parts for dual-damascene structures wherein via-level dielectrics are compositionally different than trench-level dielectrics
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
- Electrodes Of Semiconductors (AREA)
- Drying Of Semiconductors (AREA)
Abstract
(57)【要約】
【構成】 第２層間膜１６をエッチングする際には、第
１層間膜１４のエッチングレートが第２層間膜１６のエ
ッチングレートよりも小さくなるように、エッチングガ
スまたはエッチング液の種類を選択する。また、第１層
間膜１４を分子密度が緻密な窒化シリコン（ＳｉＮ）等
で形成する。したがって、第１層間膜１４が、エッチン
グストッパおよび拡散阻止膜として機能する。 【効果】 エッチングストッパ膜や拡散阻止膜を別途形
成する必要がないので、構造および製造工程を簡素化で
きる。
１層間膜１４のエッチングレートが第２層間膜１６のエ
ッチングレートよりも小さくなるように、エッチングガ
スまたはエッチング液の種類を選択する。また、第１層
間膜１４を分子密度が緻密な窒化シリコン（ＳｉＮ）等
で形成する。したがって、第１層間膜１４が、エッチン
グストッパおよび拡散阻止膜として機能する。 【効果】 エッチングストッパ膜や拡散阻止膜を別途形
成する必要がないので、構造および製造工程を簡素化で
きる。
Description
【０００１】
【産業上の利用分野】この発明は半導体装置およびその
製造方法に関し、特にたとえば、コンタクトホールとそ
れに連通する配線溝とを含む半導体装置およびそのよう
な半導体装置の製造方法に関する。
製造方法に関し、特にたとえば、コンタクトホールとそ
れに連通する配線溝とを含む半導体装置およびそのよう
な半導体装置の製造方法に関する。
【０００２】
【従来の技術】たとえば、特公平５−４６９８３号に
は、デュアルダマシンプロセスを利用するこの種の半導
体装置が開示されており、この従来技術の半導体装置１
を図６に示す。半導体装置１は半導体基板２を含み、半
導体基板２上には、第１層間膜３ａ，エッチングストッ
パ膜３ｂおよび第２層間膜３ｃが積層される。そして、
第１層間膜３ａおよびエッチングストッパ膜３ｂには、
半導体基板２の上部に形成された導電部４に至るコンタ
クトホール５ａが形成され、コンタクトホール５ａの上
方部を含む第２層間膜３ｃには、配線溝５ｂが形成され
る。そして、コンタクトホール５ａおよび配線溝５ｂに
は、メタル配線６が埋め込まれる。なお、エッチングス
トッパ膜３ｂは、メタル配線６を構成する銅（Ｃｕ）等
の拡散を防止する役割をも果たすものである。
は、デュアルダマシンプロセスを利用するこの種の半導
体装置が開示されており、この従来技術の半導体装置１
を図６に示す。半導体装置１は半導体基板２を含み、半
導体基板２上には、第１層間膜３ａ，エッチングストッ
パ膜３ｂおよび第２層間膜３ｃが積層される。そして、
第１層間膜３ａおよびエッチングストッパ膜３ｂには、
半導体基板２の上部に形成された導電部４に至るコンタ
クトホール５ａが形成され、コンタクトホール５ａの上
方部を含む第２層間膜３ｃには、配線溝５ｂが形成され
る。そして、コンタクトホール５ａおよび配線溝５ｂに
は、メタル配線６が埋め込まれる。なお、エッチングス
トッパ膜３ｂは、メタル配線６を構成する銅（Ｃｕ）等
の拡散を防止する役割をも果たすものである。
【０００３】半導体装置１を製造する際には、まず、図
７（Ａ）に示すように、半導体基板２の上部に多結晶シ
リコン等をド−プして導電部４を形成するとともに、半
導体基板２上に第１層間膜３ａおよびエッチングストッ
パ膜３ｂを積層し、エッチングストッパ膜３ｂに窓７を
形成する。続いて、図７（Ｂ）に示すように、エッチン
グストッパ膜３ｂ上に第２層間膜３ｃを積層する。そし
て、図７（Ｃ）に示すように、第１層間膜３ａおよび第
２層間膜３ｃをパターン形成したレジスト８でマスクし
てエッチングし、コンタクトホール５ａおよび配線溝５
ｂを形成する。続いて、レジスト８を除去した後、図７
（Ｄ）に示すように、コンタクトホール５ａおよび配線
溝５ｂを埋めるようにして銅（Ｃｕ）やアルミニウム
（Ａｌ）等からなるメタル配線６を形成し、不要なメタ
ル配線６をＣＭＰ（化学的機械研磨）によって除去す
る。
７（Ａ）に示すように、半導体基板２の上部に多結晶シ
リコン等をド−プして導電部４を形成するとともに、半
導体基板２上に第１層間膜３ａおよびエッチングストッ
パ膜３ｂを積層し、エッチングストッパ膜３ｂに窓７を
形成する。続いて、図７（Ｂ）に示すように、エッチン
グストッパ膜３ｂ上に第２層間膜３ｃを積層する。そし
て、図７（Ｃ）に示すように、第１層間膜３ａおよび第
２層間膜３ｃをパターン形成したレジスト８でマスクし
てエッチングし、コンタクトホール５ａおよび配線溝５
ｂを形成する。続いて、レジスト８を除去した後、図７
（Ｄ）に示すように、コンタクトホール５ａおよび配線
溝５ｂを埋めるようにして銅（Ｃｕ）やアルミニウム
（Ａｌ）等からなるメタル配線６を形成し、不要なメタ
ル配線６をＣＭＰ（化学的機械研磨）によって除去す
る。
【０００４】
【発明が解決しようとする課題】従来の半導体装置１で
は、エッチングストッパ膜３ｂを形成しているので、配
線溝５ｂの深さを均一にできるものの、複雑な３層構造
となるため、製造工程が煩雑であるという問題点があっ
た。それゆえに、この発明の主たる目的は、構造を簡素
化できる、半導体装置を提供することである。
は、エッチングストッパ膜３ｂを形成しているので、配
線溝５ｂの深さを均一にできるものの、複雑な３層構造
となるため、製造工程が煩雑であるという問題点があっ
た。それゆえに、この発明の主たる目的は、構造を簡素
化できる、半導体装置を提供することである。
【０００５】この発明の他の目的は、製造工程を簡素化
できる、半導体装置の製造方法を提供することである。
できる、半導体装置の製造方法を提供することである。
【０００６】
【課題を解決するための手段】第１の発明は、第１の層
間膜、第１の層間膜に形成されたコンタクトホール、第
１の層間膜の表面に形成された第２の層間膜、および第
２の層間膜をエッチングすることによって形成されてコ
ンタクトホールに連通する配線溝を備える、半導体装置
であって、第１の層間膜はエッチングにおける第２の層
間膜のエッチングレートより小さいエッチングレートを
有する、半導体装置である。
間膜、第１の層間膜に形成されたコンタクトホール、第
１の層間膜の表面に形成された第２の層間膜、および第
２の層間膜をエッチングすることによって形成されてコ
ンタクトホールに連通する配線溝を備える、半導体装置
であって、第１の層間膜はエッチングにおける第２の層
間膜のエッチングレートより小さいエッチングレートを
有する、半導体装置である。
【０００７】第２の発明は、半導体基板上に第１の層間
膜を積層し、第１の層間膜の表面に第２の層間膜を積層
し、第１の層間膜をエッチングストッパとして利用して
第２の層間膜をエッチングして配線溝を形成し、第１の
層間膜をエッチングして配線溝に連通するコンタクトホ
ールを形成する、半導体装置の製造方法である。第３の
発明は、半導体基板上に第１の層間膜を積層し、第１の
層間膜をエッチングしてコンタクトホールを形成し、第
１の層間膜の表面に第２の層間膜を積層し、第１の層間
膜をエッチングストッパとして利用して第２の層間膜を
エッチングしてコンタクトホールに連通する配線溝を形
成する、半導体装置の製造方法である。
膜を積層し、第１の層間膜の表面に第２の層間膜を積層
し、第１の層間膜をエッチングストッパとして利用して
第２の層間膜をエッチングして配線溝を形成し、第１の
層間膜をエッチングして配線溝に連通するコンタクトホ
ールを形成する、半導体装置の製造方法である。第３の
発明は、半導体基板上に第１の層間膜を積層し、第１の
層間膜をエッチングしてコンタクトホールを形成し、第
１の層間膜の表面に第２の層間膜を積層し、第１の層間
膜をエッチングストッパとして利用して第２の層間膜を
エッチングしてコンタクトホールに連通する配線溝を形
成する、半導体装置の製造方法である。
【０００８】
【作用】第１の発明において、第１の層間膜は第２の層
間膜のエッチングレートより小さいエッチングレートを
有するので、第１の層間膜が、第２の層間膜をエッチン
グする際のエッチングストッパとして機能する。したが
って、第１の層間膜と第２の層間膜との間にエッチング
ストッパ膜を形成する必要はない。また、第１の層間膜
を分子密度が緻密な窒化膜で構成すると、第１の層間膜
を拡散阻止膜として利用することもできる。
間膜のエッチングレートより小さいエッチングレートを
有するので、第１の層間膜が、第２の層間膜をエッチン
グする際のエッチングストッパとして機能する。したが
って、第１の層間膜と第２の層間膜との間にエッチング
ストッパ膜を形成する必要はない。また、第１の層間膜
を分子密度が緻密な窒化膜で構成すると、第１の層間膜
を拡散阻止膜として利用することもできる。
【０００９】第２および第３の発明では、第１の層間膜
をエッチングストッパとして利用して第２の層間膜をエ
ッチングするようにしているので、エッチングストッパ
膜を形成する工程を省くことができる。
をエッチングストッパとして利用して第２の層間膜をエ
ッチングするようにしているので、エッチングストッパ
膜を形成する工程を省くことができる。
【００１０】
【発明の効果】この発明によれば、構造を簡素化でき、
また、製造工程を簡素化できる。この発明の上述の目
的，その他の目的，特徴および利点は、図面を参照して
行う以下の実施例の詳細な説明から一層明らかとなろ
う。
また、製造工程を簡素化できる。この発明の上述の目
的，その他の目的，特徴および利点は、図面を参照して
行う以下の実施例の詳細な説明から一層明らかとなろ
う。
【００１１】
【実施例】図１に示すこの実施例の半導体装置１０は、
シリコン（Ｓｉ）等からなる半導体基板１２を含む。半
導体基板１２上には、窒化シリコン（ＳｉＮ）等からな
る第１層間膜１４および酸化シリコン（ＳｉＯ2 ）等か
らなる第２層間膜１６が積層され、第１層間膜１４に
は、半導体基板１２の上部に形成された導電部１８に至
るコンタクトホール２０が形成され、コンタクトホール
２０の上方部を含む第２層間膜１６には、配線溝２２が
形成される。そして、コンタクトホール２０および配線
溝２２には、銅（Ｃｕ）やアルミニウム（Ａｌ）等から
なるメタル配線２４が埋め込まれる。
シリコン（Ｓｉ）等からなる半導体基板１２を含む。半
導体基板１２上には、窒化シリコン（ＳｉＮ）等からな
る第１層間膜１４および酸化シリコン（ＳｉＯ2 ）等か
らなる第２層間膜１６が積層され、第１層間膜１４に
は、半導体基板１２の上部に形成された導電部１８に至
るコンタクトホール２０が形成され、コンタクトホール
２０の上方部を含む第２層間膜１６には、配線溝２２が
形成される。そして、コンタクトホール２０および配線
溝２２には、銅（Ｃｕ）やアルミニウム（Ａｌ）等から
なるメタル配線２４が埋め込まれる。
【００１２】半導体装置１０は、いわゆるデュアル・ダ
マシン法による以下のプロセスで製造される。すなわ
ち、まず、図２（Ａ）に示すように、半導体基板１２の
上部に多結晶シリコン等をド−プして導電部１８を形成
するとともに、半導体基板１２上に分子密度が緻密な窒
化シリコン（ＳｉＮ）等からなる第１層間膜１４をスパ
ッタリング等によって積層する。そして、図２（Ｂ）に
示すように、第１層間膜１４をパターン形成したレジス
ト２６ａでマスクしてエッチングし、導電部１８に至る
コンタクトホール２０を形成する。続いて、レジスト２
６ａを除去した後、図２（Ｃ）に示すように、コンタク
トホール２０を埋めるようにして酸化シリコン（ＳｉＯ
2 ）等からなる第２層間膜１６をＣＶＤ等によって積層
する。
マシン法による以下のプロセスで製造される。すなわ
ち、まず、図２（Ａ）に示すように、半導体基板１２の
上部に多結晶シリコン等をド−プして導電部１８を形成
するとともに、半導体基板１２上に分子密度が緻密な窒
化シリコン（ＳｉＮ）等からなる第１層間膜１４をスパ
ッタリング等によって積層する。そして、図２（Ｂ）に
示すように、第１層間膜１４をパターン形成したレジス
ト２６ａでマスクしてエッチングし、導電部１８に至る
コンタクトホール２０を形成する。続いて、レジスト２
６ａを除去した後、図２（Ｃ）に示すように、コンタク
トホール２０を埋めるようにして酸化シリコン（ＳｉＯ
2 ）等からなる第２層間膜１６をＣＶＤ等によって積層
する。
【００１３】そして、図３（Ｄ）に示すように、第２層
間膜１６をパターン形成したレジスト２６ｂでマスクし
てエッチングし、コンタクトホール２０と連通する配線
溝２２を形成する。このエッチング工程では、第１層間
膜１４のエッチングレートが第２層間膜１６のエッチン
グレートより小さくなるように、エッチングガスまたは
エッチング液の種類を選択する。したがって、第１層間
膜１４がエッチングストッパとして機能する。
間膜１６をパターン形成したレジスト２６ｂでマスクし
てエッチングし、コンタクトホール２０と連通する配線
溝２２を形成する。このエッチング工程では、第１層間
膜１４のエッチングレートが第２層間膜１６のエッチン
グレートより小さくなるように、エッチングガスまたは
エッチング液の種類を選択する。したがって、第１層間
膜１４がエッチングストッパとして機能する。
【００１４】そして、図３（Ｅ）に示すように、コンタ
クトホール２０および配線溝２２を埋めるようにして銅
（Ｃｕ）やアルミニウム（Ａｌ）等からなるメタル配線
２４をスパッタリング等によって積層し、図３（Ｆ）に
示すように、不要なメタル配線２４をＣＭＰ（化学的機
械研磨）等によって除去する。この実施例によれば、第
１層間膜１４がエッチングストッパとして機能するの
で、従来のようなエッチングストッパ膜を別途形成する
必要はない。したがって、構造を簡素化できるとともに
製造工程を簡素化できる。
クトホール２０および配線溝２２を埋めるようにして銅
（Ｃｕ）やアルミニウム（Ａｌ）等からなるメタル配線
２４をスパッタリング等によって積層し、図３（Ｆ）に
示すように、不要なメタル配線２４をＣＭＰ（化学的機
械研磨）等によって除去する。この実施例によれば、第
１層間膜１４がエッチングストッパとして機能するの
で、従来のようなエッチングストッパ膜を別途形成する
必要はない。したがって、構造を簡素化できるとともに
製造工程を簡素化できる。
【００１５】また、第１層間膜１４を分子密度が緻密な
窒化シリコン（ＳｉＮ）等で形成しているので、第１層
間膜１４をメタル配線２４を構成する銅（Ｃｕ）等の拡
散を阻止する拡散阻止膜としても利用できる。なお、半
導体装置１０は、図４および図５に示す他の製造方法に
よって製造されてもよい。すなわち、まず、図４（Ａ）
に示すように、半導体基板１２の上部に多結晶シリコン
等をド−プして導電部１８を形成し、半導体基板１２上
に分子密度が緻密な窒化シリコン（ＳｉＮ）等からなる
第１層間膜１４をスパッタリング等によって積層すると
ともに、酸化シリコン（ＳｉＯ2 ）等からなる第２層間
膜１６をＣＶＤ等によって積層する。そして、図４
（Ｂ）に示すように、第２層間膜１６をパターン形成し
たレジスト２６ｃでマスクしてエッチングし、配線溝２
２を形成する。このエッチング工程では、第１層間膜１
４のエッチングレートが第２層間膜１６のエッチングレ
ートより小さくなるように、エッチングガスまたはエッ
チング液の種類を選択する。したがって、第１層間膜１
４がエッチングストッパとして機能する。続いて、レジ
スト２６ｃを除去した後、図４（Ｃ）に示すように、第
１層間膜１４をパターン形成したレジスト２６ｄでマス
クしてエッチングし、配線溝２２の底部から導電部１８
に至るコンタクトホール２０を形成する。
窒化シリコン（ＳｉＮ）等で形成しているので、第１層
間膜１４をメタル配線２４を構成する銅（Ｃｕ）等の拡
散を阻止する拡散阻止膜としても利用できる。なお、半
導体装置１０は、図４および図５に示す他の製造方法に
よって製造されてもよい。すなわち、まず、図４（Ａ）
に示すように、半導体基板１２の上部に多結晶シリコン
等をド−プして導電部１８を形成し、半導体基板１２上
に分子密度が緻密な窒化シリコン（ＳｉＮ）等からなる
第１層間膜１４をスパッタリング等によって積層すると
ともに、酸化シリコン（ＳｉＯ2 ）等からなる第２層間
膜１６をＣＶＤ等によって積層する。そして、図４
（Ｂ）に示すように、第２層間膜１６をパターン形成し
たレジスト２６ｃでマスクしてエッチングし、配線溝２
２を形成する。このエッチング工程では、第１層間膜１
４のエッチングレートが第２層間膜１６のエッチングレ
ートより小さくなるように、エッチングガスまたはエッ
チング液の種類を選択する。したがって、第１層間膜１
４がエッチングストッパとして機能する。続いて、レジ
スト２６ｃを除去した後、図４（Ｃ）に示すように、第
１層間膜１４をパターン形成したレジスト２６ｄでマス
クしてエッチングし、配線溝２２の底部から導電部１８
に至るコンタクトホール２０を形成する。
【００１６】そして、図５（Ｄ）に示すように、コンタ
クトホール２０および配線溝２２を埋めるようにして銅
（Ｃｕ）やアルミニウム（Ａｌ）等からなるメタル配線
２４をスパッタリング等によって積層し、図５（Ｆ）に
示すように、不要なメタル配線２４をＣＭＰ（化学的機
械研磨）等によって除去する。この実施例においても、
第１層間膜１４がエッチングストッパおよび拡散阻止膜
として機能するので、構造および製造工程を簡素化でき
る。
クトホール２０および配線溝２２を埋めるようにして銅
（Ｃｕ）やアルミニウム（Ａｌ）等からなるメタル配線
２４をスパッタリング等によって積層し、図５（Ｆ）に
示すように、不要なメタル配線２４をＣＭＰ（化学的機
械研磨）等によって除去する。この実施例においても、
第１層間膜１４がエッチングストッパおよび拡散阻止膜
として機能するので、構造および製造工程を簡素化でき
る。
【図１】この発明の一実施例を示す図解図である。
【図２】図１実施例の製造方法を示す図解図である。
【図３】図１実施例の製造方法を示す図解図である。
【図４】図１実施例の他の製造方法を示す図解図であ
る。
る。
【図５】図１実施例の他の製造方法を示す図解図であ
る。
る。
【図６】従来の半導体装置を示す図解図である。
【図７】従来の半導体装置の製造方法を示す図解図であ
る。
る。
１０ …半導体装置 １２ …半導体基板 １４ …第１層間膜 １６ …第２層間膜 １８ …導電部 ２０ …コンタクトホール ２２ …配線溝 ２４ …メタル配線
Claims (4)
- 【請求項１】第１の層間膜、 前記第１の層間膜に形成されたコンタクトホール、 前記第１の層間膜の表面に形成された第２の層間膜、お
よび前記第２の層間膜をエッチングすることによって形
成されて前記コンタクトホールに連通する配線溝を備え
る、半導体装置であって、 前記第１の層間膜は前記エッチングにおける前記第２の
層間膜のエッチングレートより小さいエッチングレート
を有する、半導体装置。 - 【請求項２】前記第１の層間膜は窒化膜である、請求項
１記載の半導体装置。 - 【請求項３】半導体基板上に第１の層間膜を積層し、 前記第１の層間膜の表面に第２の層間膜を積層し、 前記第１の層間膜をエッチングストッパとして利用して
前記第２の層間膜をエッチングして配線溝を形成し、 前記第１の層間膜をエッチングして前記配線溝に連通す
るコンタクトホールを形成する、半導体装置の製造方
法。 - 【請求項４】半導体基板上に第１の層間膜を積層し、 前記第１の層間膜をエッチングしてコンタクトホールを
形成し、 前記第１の層間膜の表面に第２の層間膜を積層し、 前記第１の層間膜をエッチングストッパとして利用して
前記第２の層間膜をエッチングして前記コンタクトホー
ルに連通する配線溝を形成する、半導体装置の製造方
法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10021810A JPH11220025A (ja) | 1998-02-03 | 1998-02-03 | 半導体装置およびその製造方法 |
| US09/241,461 US6680537B1 (en) | 1998-02-03 | 1999-02-02 | Semiconductor device having a dual damascene interconnect structure and method for manufacturing same |
| US09/359,873 US6380070B1 (en) | 1998-02-03 | 1999-07-27 | Semiconductor device having a dual damascene interconnect structure and method for manufacturing same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10021810A JPH11220025A (ja) | 1998-02-03 | 1998-02-03 | 半導体装置およびその製造方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007046498A Division JP2007142475A (ja) | 2007-02-27 | 2007-02-27 | 半導体装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11220025A true JPH11220025A (ja) | 1999-08-10 |
Family
ID=12065423
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10021810A Pending JPH11220025A (ja) | 1998-02-03 | 1998-02-03 | 半導体装置およびその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US6680537B1 (ja) |
| JP (1) | JPH11220025A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002083870A (ja) * | 2000-09-11 | 2002-03-22 | Tokyo Electron Ltd | 半導体装置及びその製造方法 |
| JP2005175252A (ja) * | 2003-12-12 | 2005-06-30 | Ricoh Co Ltd | 半導体装置 |
| JP2011086969A (ja) * | 2011-02-01 | 2011-04-28 | Rohm Co Ltd | 半導体装置およびその製造方法 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6635566B1 (en) * | 2000-06-15 | 2003-10-21 | Cypress Semiconductor Corporation | Method of making metallization and contact structures in an integrated circuit |
| US20050146048A1 (en) * | 2003-12-30 | 2005-07-07 | Dubin Valery M. | Damascene interconnect structures |
Family Cites Families (32)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0546983A (ja) | 1991-08-09 | 1993-02-26 | Hitachi Maxell Ltd | 磁気記録媒体の製造法 |
| US6081034A (en) * | 1992-06-12 | 2000-06-27 | Micron Technology, Inc. | Low-resistance contact to silicon having a titanium silicide interface and an amorphous titanium carbonitride barrier layer |
| US5739579A (en) * | 1992-06-29 | 1998-04-14 | Intel Corporation | Method for forming interconnections for semiconductor fabrication and semiconductor device having such interconnections |
| KR100218726B1 (ko) * | 1992-12-30 | 1999-09-01 | 김영환 | 고집적 반도체 소자의 접속장치 및 그 제조방법 |
| US5528081A (en) * | 1993-06-25 | 1996-06-18 | Hall; John H. | High temperature refractory metal contact in silicon integrated circuits |
| JP3422055B2 (ja) * | 1993-11-08 | 2003-06-30 | 株式会社デンソー | 半導体装置の電極配線 |
| US5635423A (en) * | 1994-10-11 | 1997-06-03 | Advanced Micro Devices, Inc. | Simplified dual damascene process for multi-level metallization and interconnection structure |
| US5600182A (en) * | 1995-01-24 | 1997-02-04 | Lsi Logic Corporation | Barrier metal technology for tungsten plug interconnection |
| KR0144913B1 (ko) * | 1995-03-03 | 1998-08-17 | 김광호 | 반도체장치의 금속배선층 형성방법 |
| CN1079578C (zh) * | 1995-03-04 | 2002-02-20 | 现代电子产业株式会社 | 半导体器件中接触的形成方法 |
| JP2679680B2 (ja) * | 1995-04-24 | 1997-11-19 | 日本電気株式会社 | 半導体装置の製造方法 |
| US5614765A (en) * | 1995-06-07 | 1997-03-25 | Advanced Micro Devices, Inc. | Self aligned via dual damascene |
| US5686354A (en) * | 1995-06-07 | 1997-11-11 | Advanced Micro Devices, Inc. | Dual damascene with a protective mask for via etching |
| US5705430A (en) * | 1995-06-07 | 1998-01-06 | Advanced Micro Devices, Inc. | Dual damascene with a sacrificial via fill |
| US5773890A (en) * | 1995-12-28 | 1998-06-30 | Nippon Steel Corporation | Semiconductor device that prevents peeling of a titanium nitride film |
| JPH09191084A (ja) * | 1996-01-10 | 1997-07-22 | Nec Corp | 半導体装置及びその製造方法 |
| JP3012187B2 (ja) * | 1996-02-05 | 2000-02-21 | 松下電子工業株式会社 | 半導体装置の製造方法 |
| JP3323055B2 (ja) * | 1996-04-03 | 2002-09-09 | 株式会社東芝 | 半導体装置およびその製造方法 |
| US5741626A (en) * | 1996-04-15 | 1998-04-21 | Motorola, Inc. | Method for forming a dielectric tantalum nitride layer as an anti-reflective coating (ARC) |
| US5801094A (en) * | 1997-02-28 | 1998-09-01 | United Microelectronics Corporation | Dual damascene process |
| US5858873A (en) * | 1997-03-12 | 1999-01-12 | Lucent Technologies Inc. | Integrated circuit having amorphous silicide layer in contacts and vias and method of manufacture thereof |
| US5889302A (en) * | 1997-04-21 | 1999-03-30 | Advanced Micro Devices, Inc. | Multilayer floating gate field effect transistor structure for use in integrated circuit devices |
| US5880519A (en) * | 1997-05-15 | 1999-03-09 | Vlsi Technology, Inc. | Moisture barrier gap fill structure and method for making the same |
| US6091148A (en) * | 1997-09-10 | 2000-07-18 | Micron Technology Inc | Electrical connection for a semiconductor structure |
| US6054768A (en) * | 1997-10-02 | 2000-04-25 | Micron Technology, Inc. | Metal fill by treatment of mobility layers |
| US6133139A (en) * | 1997-10-08 | 2000-10-17 | International Business Machines Corporation | Self-aligned composite insulator with sub-half-micron multilevel high density electrical interconnections and process thereof |
| US5976968A (en) * | 1997-10-14 | 1999-11-02 | Industrial Technology Research Institute | Single-mask dual damascene processes by using phase-shifting mask |
| US6042999A (en) * | 1998-05-07 | 2000-03-28 | Taiwan Semiconductor Manufacturing Company | Robust dual damascene process |
| KR100279300B1 (ko) * | 1998-05-11 | 2001-02-01 | 윤종용 | 금속 배선 연결 방법 |
| US6027994A (en) * | 1998-06-22 | 2000-02-22 | United Microelectronics Corp. | Method to fabricate a dual metal-damascene structure in a substrate |
| US6251770B1 (en) * | 1999-06-30 | 2001-06-26 | Lam Research Corp. | Dual-damascene dielectric structures and methods for making the same |
| TW454301B (en) * | 2000-03-21 | 2001-09-11 | Winbond Electronics Corp | Manufacturing method of dual metal damascene structure |
-
1998
- 1998-02-03 JP JP10021810A patent/JPH11220025A/ja active Pending
-
1999
- 1999-02-02 US US09/241,461 patent/US6680537B1/en not_active Expired - Lifetime
- 1999-07-27 US US09/359,873 patent/US6380070B1/en not_active Expired - Lifetime
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002083870A (ja) * | 2000-09-11 | 2002-03-22 | Tokyo Electron Ltd | 半導体装置及びその製造方法 |
| JP2005175252A (ja) * | 2003-12-12 | 2005-06-30 | Ricoh Co Ltd | 半導体装置 |
| JP2011086969A (ja) * | 2011-02-01 | 2011-04-28 | Rohm Co Ltd | 半導体装置およびその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6680537B1 (en) | 2004-01-20 |
| US6380070B1 (en) | 2002-04-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW516108B (en) | Dual damascene process using oxide liner as dielectric barrier layer | |
| JPH1187502A (ja) | 半導体装置の製造方法 | |
| JP3123092B2 (ja) | 半導体装置の製造方法 | |
| KR100442867B1 (ko) | 반도체 소자의 듀얼 다마신 구조 형성방법 | |
| JP3214475B2 (ja) | デュアルダマシン配線の形成方法 | |
| JPH0982804A (ja) | 半導体装置及びその製造方法 | |
| JP2000003959A (ja) | 二重ダマシン型ビア・コンタクト構造を有する半導体装置およびその製造方法 | |
| JP3718458B2 (ja) | 半導体装置の製造方法 | |
| JPH11220025A (ja) | 半導体装置およびその製造方法 | |
| CN101473434A (zh) | 半导体器件和制造半导体器件的方法 | |
| JP2004165434A (ja) | 半導体装置の製造方法 | |
| JPH10189592A (ja) | 半導体装置の製造方法 | |
| JPH10335459A (ja) | 半導体装置およびその製造方法 | |
| JPH09312291A (ja) | 半導体装置及びその製造方法 | |
| JPH10116904A (ja) | 半導体装置の製造方法 | |
| JP2000114259A (ja) | 半導体装置における配線の形成方法 | |
| JPH11162980A (ja) | 半導体装置およびその製造方法 | |
| JP2001118923A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP2007173761A (ja) | 半導体素子の製造方法 | |
| JPH11135623A (ja) | 多層配線装置及びその製造方法 | |
| KR100954685B1 (ko) | 반도체 소자의 금속배선 형성 방법 | |
| JPH0974095A (ja) | 半導体装置の製造方法 | |
| JP2007142475A (ja) | 半導体装置およびその製造方法 | |
| JP3065003B2 (ja) | 半導体装置及びその製造方法 | |
| JPH11260967A (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040121 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040127 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040324 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040427 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040622 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040803 |