JPH0684965A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0684965A JPH0684965A JP23809792A JP23809792A JPH0684965A JP H0684965 A JPH0684965 A JP H0684965A JP 23809792 A JP23809792 A JP 23809792A JP 23809792 A JP23809792 A JP 23809792A JP H0684965 A JPH0684965 A JP H0684965A
- Authority
- JP
- Japan
- Prior art keywords
- region
- mobility
- layer
- source
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】
【目的】キャリアの移動度を変調する半導体装置に関
し、速度変調用のためのゲート電極の引き出しを容易に
すること。 【構成】ソース8とドレイン9の間にある半導体層2,
3の電流経路の一部に形成されたキャリア移動度又はキ
ャリア濃度の異なる第一の領域10と、前記第一の領域
10の両側方に間隔をおいた領域であって、前記半導体
層2、3の上方の面方向に形成されたスプリットゲート
11a,11bとを含む。
し、速度変調用のためのゲート電極の引き出しを容易に
すること。 【構成】ソース8とドレイン9の間にある半導体層2,
3の電流経路の一部に形成されたキャリア移動度又はキ
ャリア濃度の異なる第一の領域10と、前記第一の領域
10の両側方に間隔をおいた領域であって、前記半導体
層2、3の上方の面方向に形成されたスプリットゲート
11a,11bとを含む。
Description
【0001】
【産業上の利用分野】本発明は、半導体装置に関し、よ
り詳しくは、キャリアの移動度を変調する半導体装置に
関する。
り詳しくは、キャリアの移動度を変調する半導体装置に
関する。
【0002】
【従来の技術】HEMT等のトランジスタでは、電流の
流れる部位の移動度は素子形成時に決定され、素子の動
作状態では固定の物理量であった。
流れる部位の移動度は素子形成時に決定され、素子の動
作状態では固定の物理量であった。
【0003】これに対し、図5(a) に示すように、ダブ
ルヘテロ構造を用いてキャリアの速度を変える速度変調
素子が提案されている。この速度変調素子は、GaAs基板
51の上層に形成された第一のゲート電極52と、GaAs
基板51上に積層された第一のn-AlGaAs層53、GaAs層
54及び第二のn-AlGaAs層55と、第二のn-AlGaAs層5
5の上に形成された第二のゲート電極56と、GaAs層5
4の両側にそれぞれ形成されたソース電極57、ドレイ
ン電極58とによって構成されている。
ルヘテロ構造を用いてキャリアの速度を変える速度変調
素子が提案されている。この速度変調素子は、GaAs基板
51の上層に形成された第一のゲート電極52と、GaAs
基板51上に積層された第一のn-AlGaAs層53、GaAs層
54及び第二のn-AlGaAs層55と、第二のn-AlGaAs層5
5の上に形成された第二のゲート電極56と、GaAs層5
4の両側にそれぞれ形成されたソース電極57、ドレイ
ン電極58とによって構成されている。
【0004】そして、図5(b),(c) に示すように、2つ
のゲート電圧Vg1、Vg2を変えることにより、GaAs層5
4とAlGaAs層53,55の2つの境界のチャネルに流れ
る電子の経路を変更して速度変調することになる。
のゲート電圧Vg1、Vg2を変えることにより、GaAs層5
4とAlGaAs層53,55の2つの境界のチャネルに流れ
る電子の経路を変更して速度変調することになる。
【0005】
【発明が解決しようとする課題】しかし、このような速
度変調素子によれば、一方のゲート電極52をチャネル
領域よりも下方に形成しているので、ゲート電極52の
引き出しのための構造が複雑になるといった不都合があ
る。
度変調素子によれば、一方のゲート電極52をチャネル
領域よりも下方に形成しているので、ゲート電極52の
引き出しのための構造が複雑になるといった不都合があ
る。
【0006】本発明はこのような問題に鑑みてなされた
ものであって、速度変調用のためのゲート電極の引き出
しが容易となる半導体装置を提供することを目的とす
る。
ものであって、速度変調用のためのゲート電極の引き出
しが容易となる半導体装置を提供することを目的とす
る。
【0007】
【課題を解決するための手段】上記した課題は、図1、
2に例示するように、ソース8とドレイン9の間にある
半導体層2,3の電流経路の一部に形成されたキャリア
移動度又はキャリア濃度の異なる第一の領域10と、前
記第一の領域10の両側方に間隔をおいた領域であっ
て、前記半導体層2、3の上方の面方向に形成されたス
プリットゲート11a,11bとを有することを特徴と
する半導体装置により達成する。
2に例示するように、ソース8とドレイン9の間にある
半導体層2,3の電流経路の一部に形成されたキャリア
移動度又はキャリア濃度の異なる第一の領域10と、前
記第一の領域10の両側方に間隔をおいた領域であっ
て、前記半導体層2、3の上方の面方向に形成されたス
プリットゲート11a,11bとを有することを特徴と
する半導体装置により達成する。
【0008】または、図4に例示するように、前記第一
の領域10が間隔をおいて複数形成されていることを特
徴とする半導体装置により達成する。または、ヘテロ接
合された半導体層2、3の境界部分に沿って形成される
電子走行層と、前記半導体層2,3のうちの電子供給層
側に形成されたソース電極8、ドレイン電極9と、前記
ソース電極8とドレイン電極9の間の領域にある前記電
子走行層の一部に形成された低電子移動度又は低電子濃
度の第一の領域10と、前記第一の領域10の両側であ
って、前記ソース電極8とドレイン電極9と同じ平面上
に形成されたスプリットゲート電極11a,11bとを
有することを特徴とする半導体装置によって達成する。
の領域10が間隔をおいて複数形成されていることを特
徴とする半導体装置により達成する。または、ヘテロ接
合された半導体層2、3の境界部分に沿って形成される
電子走行層と、前記半導体層2,3のうちの電子供給層
側に形成されたソース電極8、ドレイン電極9と、前記
ソース電極8とドレイン電極9の間の領域にある前記電
子走行層の一部に形成された低電子移動度又は低電子濃
度の第一の領域10と、前記第一の領域10の両側であ
って、前記ソース電極8とドレイン電極9と同じ平面上
に形成されたスプリットゲート電極11a,11bとを
有することを特徴とする半導体装置によって達成する。
【0009】
【作 用】本発明によれば、半導体層2,3の電流経路
の一部に、キャリア移動度が異なる領域10或いはキャ
リア濃度が異なる第一の領域10を設け、その両側に間
隔をおいてスプリットゲート11a,11bを設けるよ
うにしている。しかも、スプリットゲート11a,11
bは、電流経路となる半導体層2,3の上方の面方向に
形成されている。
の一部に、キャリア移動度が異なる領域10或いはキャ
リア濃度が異なる第一の領域10を設け、その両側に間
隔をおいてスプリットゲート11a,11bを設けるよ
うにしている。しかも、スプリットゲート11a,11
bは、電流経路となる半導体層2,3の上方の面方向に
形成されている。
【0010】したがって、スプリットゲート11a,1
1bから第一の領域10に向けて伸びる空乏層の間隙の
位置を変更することによって、電流経路を第一の領域1
0に一致させたりさせないようにして移動度を変更で
き、これにより、キャリアの速度が変更される。
1bから第一の領域10に向けて伸びる空乏層の間隙の
位置を変更することによって、電流経路を第一の領域1
0に一致させたりさせないようにして移動度を変更で
き、これにより、キャリアの速度が変更される。
【0011】この電流経路を制御するスプリットゲート
11a,11bは、半導体層2、3の上方の面方向に形
成されているので、その配線の引き出しが容易になる。
11a,11bは、半導体層2、3の上方の面方向に形
成されているので、その配線の引き出しが容易になる。
【0012】
【実施例】そこで、以下に本発明の実施例を図面に基づ
いて説明する。 (a)本発明の第1実施例の説明 図1は、本発明の第1実施例装置の製造工程を示す断面
図である。
いて説明する。 (a)本発明の第1実施例の説明 図1は、本発明の第1実施例装置の製造工程を示す断面
図である。
【0013】まず、図1(a),図2(a) に示すような断面
構造となるまでの工程を説明する。始めに、MBE等の
結晶成長技術を用いて、半絶縁性のGaAs基板1の上にノ
ンドープのGaAs層2を9000Å、ノンドープのAlGaAs
層3を150Åの厚さに積層する。
構造となるまでの工程を説明する。始めに、MBE等の
結晶成長技術を用いて、半絶縁性のGaAs基板1の上にノ
ンドープのGaAs層2を9000Å、ノンドープのAlGaAs
層3を150Åの厚さに積層する。
【0014】続いて、AlGaAs層4を200Å、GaAs層5
を300Åの厚さに積層する。これらの層には、Siを1
×1018/cm3 の濃度でドープする。このような構造に
おいては、ノンドープGaAs層2とノンドープAlGaAs層3
の界面に電子の流れを阻害する不純物が殆どないため
に、高移動度の二次元電子ガスが形成される。このよう
な高移動度の二次元電子ガスを用いたFETとしては、
HEMTがある。
を300Åの厚さに積層する。これらの層には、Siを1
×1018/cm3 の濃度でドープする。このような構造に
おいては、ノンドープGaAs層2とノンドープAlGaAs層3
の界面に電子の流れを阻害する不純物が殆どないため
に、高移動度の二次元電子ガスが形成される。このよう
な高移動度の二次元電子ガスを用いたFETとしては、
HEMTがある。
【0015】次に、素子形成領域の周囲にある最上のAl
GaAs層4から最下のGaAs層2上部まてでをエッチングし
て凹部6を形成し、その中に例えばSiO2等の絶縁膜7を
積層して素子分離を行う。
GaAs層4から最下のGaAs層2上部まてでをエッチングし
て凹部6を形成し、その中に例えばSiO2等の絶縁膜7を
積層して素子分離を行う。
【0016】この後に、AuGe/Auによりなるソース電極
8とドレイン電極9を間隔をおいて形成し、これらを最
上のGaAs膜5にオーミク接続すると、図1(a),図2(a)
に示すような断面及び平面となる。
8とドレイン電極9を間隔をおいて形成し、これらを最
上のGaAs膜5にオーミク接続すると、図1(a),図2(a)
に示すような断面及び平面となる。
【0017】次に、集束イオンビーム装置を使用して、
図1(b),図2(b) に示すようにソース電極9とドレイン
電極10の間の中央の微小領域であって、ノンドープGa
As層2の上部に到達する深さにBeをイオン注入してその
領域を低移動度化し、低移動度領域10を形成する。
図1(b),図2(b) に示すようにソース電極9とドレイン
電極10の間の中央の微小領域であって、ノンドープGa
As層2の上部に到達する深さにBeをイオン注入してその
領域を低移動度化し、低移動度領域10を形成する。
【0018】その低移動度化の度合いは、希望する特性
に合わせてBeの注入量を調整することにより達成でき
る。例えば、加速電圧40keV において、1011/cm2
台の注入を行えば、二次元電子ガス濃度をあまり変化さ
せないで、移動度のみを10分の1から100分の1程
度までの範囲で低減できる。また、1012/cm2 台の注
入を行えば、移動度とともに二次元電子ガス濃度も変化
し、注入部分の実質的な抵抗はさらに高くなる。さら
に、1013/cm2 台の注入を行えば、注入部分は高抵抗
化してしまう。
に合わせてBeの注入量を調整することにより達成でき
る。例えば、加速電圧40keV において、1011/cm2
台の注入を行えば、二次元電子ガス濃度をあまり変化さ
せないで、移動度のみを10分の1から100分の1程
度までの範囲で低減できる。また、1012/cm2 台の注
入を行えば、移動度とともに二次元電子ガス濃度も変化
し、注入部分の実質的な抵抗はさらに高くなる。さら
に、1013/cm2 台の注入を行えば、注入部分は高抵抗
化してしまう。
【0019】一方、移動度の低い領域若しくは二元電子
濃度の低い領域のGaAs層2における広さは注入エネルギ
ーによって変わり、例えば40keV では2000Åの深
さとなり、さらにエネルギーを高くしていけば、さらに
深くなってより狭い領域だけが移動度や二次元電子濃度
の変化を受ける。
濃度の低い領域のGaAs層2における広さは注入エネルギ
ーによって変わり、例えば40keV では2000Åの深
さとなり、さらにエネルギーを高くしていけば、さらに
深くなってより狭い領域だけが移動度や二次元電子濃度
の変化を受ける。
【0020】これは、注入エネルギーによって影響を受
ける部分が、図1(b) に示すようにエネルギーが大きく
なるほど二点鎖線から実線のように変化するためであ
る。この実施例では、注入エネルギーを100keV と
し、Beの注入量を1×1013/cm2 をとした。その広が
りは500Å×500Åであり、注入されない部分のシ
ート抵抗が60Ω/□であるのに対し、注入された部分
のシート抵抗は1MΩ/□となった。
ける部分が、図1(b) に示すようにエネルギーが大きく
なるほど二点鎖線から実線のように変化するためであ
る。この実施例では、注入エネルギーを100keV と
し、Beの注入量を1×1013/cm2 をとした。その広が
りは500Å×500Åであり、注入されない部分のシ
ート抵抗が60Ω/□であるのに対し、注入された部分
のシート抵抗は1MΩ/□となった。
【0021】このようなBeの注入を終えた後に、レジス
トを塗布し、これを電子ビーム露光法を用いてパターニ
ングしてゲート電極形成領域に開口部を設ける。つい
で、アルミニウム膜を堆積してから、リフトオフ法によ
りそのアルミニウム膜をパターニングして、低移動度領
域10の両側に図1(c),2(c) に示すようなスプリット
ゲート電極11a,11bを形成する。例えば、ゲート
長を0.1μmとし、スプリット間隔を0.5μmとす
る。
トを塗布し、これを電子ビーム露光法を用いてパターニ
ングしてゲート電極形成領域に開口部を設ける。つい
で、アルミニウム膜を堆積してから、リフトオフ法によ
りそのアルミニウム膜をパターニングして、低移動度領
域10の両側に図1(c),2(c) に示すようなスプリット
ゲート電極11a,11bを形成する。例えば、ゲート
長を0.1μmとし、スプリット間隔を0.5μmとす
る。
【0022】これにより、移動度変調素子が完成する。
次に、上記した実施例の作用を図3に基づいて説明す
る。まず、図3(a) に示すように、スプリットゲート電
極11a,11bの両方に印加される電圧V1 、V2 の
大きさを異ならせて、一方のゲート電極11aから伸び
る空乏層を低移動度領域10に到達させるとともに、他
方のゲート電極11bからの空乏層との間に隙間を形成
する。
次に、上記した実施例の作用を図3に基づいて説明す
る。まず、図3(a) に示すように、スプリットゲート電
極11a,11bの両方に印加される電圧V1 、V2 の
大きさを異ならせて、一方のゲート電極11aから伸び
る空乏層を低移動度領域10に到達させるとともに、他
方のゲート電極11bからの空乏層との間に隙間を形成
する。
【0023】この状態では、ソース電極8からドレイン
電極9に移動する電子は、空乏層の間を通ることにな
る。次に、図3(b) に示すように、空乏層の間隙の大き
さを変えずに、スプリットゲート電極11a,11bの
ゲート電圧V1 、V2 を変化させて、その間隙に低移動
度領域10が入るようにすると、ソース電極8からドレ
イン電極9に至る電子の速度が低下し、ソース・ドレイ
ン電流Iが小さくなる。
電極9に移動する電子は、空乏層の間を通ることにな
る。次に、図3(b) に示すように、空乏層の間隙の大き
さを変えずに、スプリットゲート電極11a,11bの
ゲート電圧V1 、V2 を変化させて、その間隙に低移動
度領域10が入るようにすると、ソース電極8からドレ
イン電極9に至る電子の速度が低下し、ソース・ドレイ
ン電流Iが小さくなる。
【0024】さらに、図3(c) に示すように、ゲート電
圧V1 、V2 を変えて、空乏層間の間隙の大きさを変え
ないで、一方のゲート電極11aからの空乏層を後退さ
せるとともに、他方のゲート電極11bからの空乏層を
低移動度領域10を含む位置まで拡大させると、ソース
・ドレイン電流Iが大きくなる。
圧V1 、V2 を変えて、空乏層間の間隙の大きさを変え
ないで、一方のゲート電極11aからの空乏層を後退さ
せるとともに、他方のゲート電極11bからの空乏層を
低移動度領域10を含む位置まで拡大させると、ソース
・ドレイン電流Iが大きくなる。
【0025】これにより、電流Iの経路が高移動度領域
から低移動度領域10、さらに高移動度領域へと変化
し、素子のコンダクタンスはそれに応じて変化する。こ
の素子を用いてEX−NOR等の論理回路を構成するこ
とができる。
から低移動度領域10、さらに高移動度領域へと変化
し、素子のコンダクタンスはそれに応じて変化する。こ
の素子を用いてEX−NOR等の論理回路を構成するこ
とができる。
【0026】例えば図3(a) 及び(c) の場合には、ゲー
ト電極11a,11bのいずれか一方にかかる信号が高
レベルであり、この場合のソース・ドレイン電流Iが高
レベルとなる。また、図3(b) のように、双方のゲート
信号が低レベルの場合には、ソース・ドレイン電流Iが
低レベルになり、また、図3(d) のように双方のゲート
信号が高レベルの場合にもソース・ドレイン電流Iが低
レベルになり、これにより、EX−ORの論理回路が形
成される。 (b)本発明のその他の実施例の説明 上記した実施例によるソース・ドレイン電流が小さい場
合には、図4に示すように、ソース電極21とドレイン
電極22の間の低移動度領域23を間隔をおいて多数個
形成するとともに、それらの間にゲート電極24,25
を形成すれば、トータルのソース・ドレイン電流を大き
くすることができる。
ト電極11a,11bのいずれか一方にかかる信号が高
レベルであり、この場合のソース・ドレイン電流Iが高
レベルとなる。また、図3(b) のように、双方のゲート
信号が低レベルの場合には、ソース・ドレイン電流Iが
低レベルになり、また、図3(d) のように双方のゲート
信号が高レベルの場合にもソース・ドレイン電流Iが低
レベルになり、これにより、EX−ORの論理回路が形
成される。 (b)本発明のその他の実施例の説明 上記した実施例によるソース・ドレイン電流が小さい場
合には、図4に示すように、ソース電極21とドレイン
電極22の間の低移動度領域23を間隔をおいて多数個
形成するとともに、それらの間にゲート電極24,25
を形成すれば、トータルのソース・ドレイン電流を大き
くすることができる。
【0027】この場合、ゲート電極24、25を2系統
にする場合には、図のようにゲート電極24、25を一
つおきに同電位となるように配線すれば、全てのスプリ
ット領域で同じ動作が得られる。
にする場合には、図のようにゲート電極24、25を一
つおきに同電位となるように配線すれば、全てのスプリ
ット領域で同じ動作が得られる。
【0028】なお、上記した実施例では、低移動度領域
又は低電子濃度領域を形成する場合に、半導体層に注入
する元素としてBeの他に、Ga、O 等を用いてもよい。
又は低電子濃度領域を形成する場合に、半導体層に注入
する元素としてBeの他に、Ga、O 等を用いてもよい。
【0029】
【発明の効果】以上述べたように本発明によれば、半導
体層の電流経路の一部に、キャリア移動度が異なる領域
或いはキャリア濃度が異なる第一の領域を設け、その両
側に間隔をおいてスプリットゲートを設けるようにして
いる。しかも、電流経路となる半導体層の上方の面方向
にスプリットゲートを形成している。
体層の電流経路の一部に、キャリア移動度が異なる領域
或いはキャリア濃度が異なる第一の領域を設け、その両
側に間隔をおいてスプリットゲートを設けるようにして
いる。しかも、電流経路となる半導体層の上方の面方向
にスプリットゲートを形成している。
【0030】したがって、スプリットゲートから第一の
領域に向けて伸びる空乏層の間隙の位置を変更すること
によって、電流経路を第一の領域に一致させたりさせな
いようにして移動度を変更でき、これにより、キャリア
の速度を変更できる。
領域に向けて伸びる空乏層の間隙の位置を変更すること
によって、電流経路を第一の領域に一致させたりさせな
いようにして移動度を変更でき、これにより、キャリア
の速度を変更できる。
【0031】この電流経路を制御するスプリットゲート
は、半導体層の上方の面方向に形成されているので、そ
の配線の引き出しを容易に行うことができる。
は、半導体層の上方の面方向に形成されているので、そ
の配線の引き出しを容易に行うことができる。
【図1】本発明の第1実施例装置の形成工程を示す断面
図である。
図である。
【図2】本発明の第1実施例装置の形成工程を示す平面
図である。
図である。
【図3】本発明の第1実施例装置の動作説明図である。
【図4】本発明の第2実施例装置を示す平面図である。
【図5】従来装置の一例を示す断面図及びエネルギーバ
ンド図である。
ンド図である。
1 GaAs基板 2 GaAs層 3 AlGaAs層 4 AlGaAs層 5 GaAs層 6 凹部 7 絶縁膜 8 ソース電極 9 ドレイン電極 10 低移動度領域(低電子濃度領域) 11a、11b スプリットゲート電極
Claims (3)
- 【請求項1】ソース(8)とドレイン(9)の間にある
半導体層(2、3)の電流経路の一部に形成されたキャ
リア移動度又はキャリア濃度の異なる第一の領域(1
0)と、 前記第一の領域(10)の両側方に間隔をおいた領域で
あって、前記半導体層(2、3)の上方の面方向に形成
されたスプリットゲート(11a、11b)とを有する
ことを特徴とする半導体装置。 - 【請求項2】前記第一の領域(10)が間隔をおいて複
数形成されていることを特徴とする請求項1記載の半導
体装置。 - 【請求項3】ヘテロ接合された半導体層(2、3)の境
界部分に沿って形成される電子走行層と、 前記半導体層(2、3)のうちの電子供給層側に形成さ
れたソース電極(8)、ドレイン電極(9)と、 前記ソース電極(8)とドレイン電極(9)の間の領域
にある前記電子走行層の一部に形成された低電子移動度
又は低電子濃度の第一の領域(10)と、 前記第一の領域(10)の両側であって、前記ソース電
極(8)とドレイン電極(9)と同じ平面上に形成され
たスプリットゲート電極(11a、11b)とを有する
ことを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23809792A JPH0684965A (ja) | 1992-09-07 | 1992-09-07 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23809792A JPH0684965A (ja) | 1992-09-07 | 1992-09-07 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0684965A true JPH0684965A (ja) | 1994-03-25 |
Family
ID=17025130
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23809792A Withdrawn JPH0684965A (ja) | 1992-09-07 | 1992-09-07 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0684965A (ja) |
-
1992
- 1992-09-07 JP JP23809792A patent/JPH0684965A/ja not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4916498A (en) | High electron mobility power transistor | |
| JP3376078B2 (ja) | 高電子移動度トランジスタ | |
| JPS63281475A (ja) | 半導体装置の製造方法 | |
| JPH0324782B2 (ja) | ||
| KR100548047B1 (ko) | 전계효과트랜지스터 | |
| KR100303173B1 (ko) | 부정형 고 전자 이동도 트랜지스터 및 그 제조 방법 | |
| JPH0684965A (ja) | 半導体装置 | |
| US5455441A (en) | Semiconductor device having a structure for accelerating carriers | |
| JPH11214676A (ja) | 半導体装置 | |
| JPH0685286A (ja) | 電界効果トランジスタおよびその製造方法 | |
| GB2239557A (en) | High electron mobility transistors | |
| JP3653652B2 (ja) | 半導体装置 | |
| EP0131111A2 (en) | Semiconductor device having a heterojunction | |
| JPH0311108B2 (ja) | ||
| JP2000208722A (ja) | 半導体装置およびその製造方法 | |
| JP2615714B2 (ja) | ヘテロ接合電界効果トランジスタ | |
| JP3113689B2 (ja) | 半導体装置 | |
| JPH03250739A (ja) | 半導体装置とその製造方法 | |
| JP3002291B2 (ja) | 半導体装置 | |
| JPH01189968A (ja) | 量子干渉型トランジスタ | |
| JPH03250741A (ja) | 半導体装置の製造方法 | |
| JPH11233526A (ja) | 半導体装置及びその製造方法 | |
| JPH0810762B2 (ja) | 半導体装置 | |
| JPH0547800A (ja) | 半導体装置及びその製造方法 | |
| JP2000349279A (ja) | トランジスタおよびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19991130 |