JPH0685267A - パワーｍｏｓｆｅｔの製造方法 - Google Patents
パワーｍｏｓｆｅｔの製造方法Info
- Publication number
- JPH0685267A JPH0685267A JP4237063A JP23706392A JPH0685267A JP H0685267 A JPH0685267 A JP H0685267A JP 4237063 A JP4237063 A JP 4237063A JP 23706392 A JP23706392 A JP 23706392A JP H0685267 A JPH0685267 A JP H0685267A
- Authority
- JP
- Japan
- Prior art keywords
- film
- region layer
- conductivity type
- type
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
(57)【要約】
【目的】パワーＭＯＳＦＥＴの製造方法において、マス
ク工程の位置合わせの精度を向上すること。 【構成】半導体基体（１１）の表面にゲート絶縁膜（１
６）、ゲート電極（１７）を形成し、ゲート電極（１
７）をマスクにして逆導電型の拡散領域層（１４）を形
成する。拡散領域層（１４）表面の中央領域に耐エッチ
ング性膜（１３Ａ）を選択形成し、これをマスクにして
不純物を導入し、拡散領域層（１４）に一導電型のソー
ス領域層（１５）を形成する。全面に平坦化膜（１３
Ｂ）を形成し、耐エッチング性膜（１３Ａ）を露出した
後に耐エッチング性膜（１３Ａ）を除去して平坦化膜
（１３Ｂ）上に開口部（１３Ｃ）を形成し、これをマス
クにして拡散領域層（１４）に逆導電型の不純物を導入
する。
ク工程の位置合わせの精度を向上すること。 【構成】半導体基体（１１）の表面にゲート絶縁膜（１
６）、ゲート電極（１７）を形成し、ゲート電極（１
７）をマスクにして逆導電型の拡散領域層（１４）を形
成する。拡散領域層（１４）表面の中央領域に耐エッチ
ング性膜（１３Ａ）を選択形成し、これをマスクにして
不純物を導入し、拡散領域層（１４）に一導電型のソー
ス領域層（１５）を形成する。全面に平坦化膜（１３
Ｂ）を形成し、耐エッチング性膜（１３Ａ）を露出した
後に耐エッチング性膜（１３Ａ）を除去して平坦化膜
（１３Ｂ）上に開口部（１３Ｃ）を形成し、これをマス
クにして拡散領域層（１４）に逆導電型の不純物を導入
する。
Description
【０００１】
【産業上の利用分野】本発明はマスク工程の位置合わせ
の精度向上を図ったパワーＭＯＳＦＥＴの製造方法に関
する。
の精度向上を図ったパワーＭＯＳＦＥＴの製造方法に関
する。
【０００２】
【従来の技術】以下で、従来例に係るパワーＭＯＳＦＥ
Ｔの製造方法について図面を参照しながら説明する。ま
ず、その裏面に不図示のＮ+ 型層を有し、共通ドレイン
となるＮ- 型シリコン基板（１）を熱酸化してゲート酸
化膜（６）を形成する。そしてゲート酸化膜（６）上に
ノンドープのポリシリコン層をＣＶＤ法によって選択形
成してゲート電極（７）を形成する。次に、該ゲート電
極（７）をマスクにしてボロン（Ｂ）を表面からイオン
注入し、チャネル領域層となるＰ型拡散領域層（４）を
形成する（図９）。
Ｔの製造方法について図面を参照しながら説明する。ま
ず、その裏面に不図示のＮ+ 型層を有し、共通ドレイン
となるＮ- 型シリコン基板（１）を熱酸化してゲート酸
化膜（６）を形成する。そしてゲート酸化膜（６）上に
ノンドープのポリシリコン層をＣＶＤ法によって選択形
成してゲート電極（７）を形成する。次に、該ゲート電
極（７）をマスクにしてボロン（Ｂ）を表面からイオン
注入し、チャネル領域層となるＰ型拡散領域層（４）を
形成する（図９）。
【０００３】次いで、その上にフォトレジスト膜を形成
し、パターニングして、Ｐ型拡散領域（４）の中央の領
域に、第１のレジストパターン（３Ａ）を形成する（図
１０）。次に、第１のレジストパターン（３Ａ）をマス
クにして、燐（Ｐ）を表面からイオン注入してＮ+ 型ソ
ース領域層（５）を形成し、第１のレジストパターン
（３Ａ）を剥離する（図１１）。
し、パターニングして、Ｐ型拡散領域（４）の中央の領
域に、第１のレジストパターン（３Ａ）を形成する（図
１０）。次に、第１のレジストパターン（３Ａ）をマス
クにして、燐（Ｐ）を表面からイオン注入してＮ+ 型ソ
ース領域層（５）を形成し、第１のレジストパターン
（３Ａ）を剥離する（図１１）。
【０００４】次いで、その上にフォトレジスト膜を形成
し、パターニングして、第１のレジストパターン（３
Ａ）が形成されていた領域であって、Ｎ+ 型ソース領域
層（５）が形成されていない領域（以下中央領域と称す
る）に開口部（３Ｃ）が形成されている第２のレジスト
パターン（３Ｂ）を形成する（図１２）。次に、該第２
のレジストパターン（３Ｂ）をマスクにして、中央領域
と、電極構成金属とのコンタクトをとるために、ボロン
（Ｂ）を表面からイオン注入している。このイオン注入
によって、第１のレジストパターン（３Ａ）が形成され
ていた領域である中央領域のＰ型不純物が高濃度にな
り、その下部には深いＰ型領域層（３）が形成される。
その後、第２のレジストパターン（３Ｂ）を剥離する
（図１３）。
し、パターニングして、第１のレジストパターン（３
Ａ）が形成されていた領域であって、Ｎ+ 型ソース領域
層（５）が形成されていない領域（以下中央領域と称す
る）に開口部（３Ｃ）が形成されている第２のレジスト
パターン（３Ｂ）を形成する（図１２）。次に、該第２
のレジストパターン（３Ｂ）をマスクにして、中央領域
と、電極構成金属とのコンタクトをとるために、ボロン
（Ｂ）を表面からイオン注入している。このイオン注入
によって、第１のレジストパターン（３Ａ）が形成され
ていた領域である中央領域のＰ型不純物が高濃度にな
り、その下部には深いＰ型領域層（３）が形成される。
その後、第２のレジストパターン（３Ｂ）を剥離する
（図１３）。
【０００５】次いで、常圧ＣＶＤ法によって全面にＰＳ
Ｇ膜を形成し、中央領域及びＮ+ 型ソース領域層（５）
を露出するようにＰＳＧ膜及びゲート酸化膜（６）をエ
ッチング・除去し、コンタクトホール（８Ａ）を形成す
る（図１４）。その後、アルミシリコン膜をスパッタリ
ングによって堆積し、パターニングしてＰ型拡散領域層
（４）及びＮ+ 型ソース領域層（５）の両方にコンタク
トするソース電極（９）を形成する。次いで、Ｎ- 型シ
リコン基板（１）の裏面に形成されているＮ+ 型層
（２）の背面にチタンなどの高融点金属を堆積してドレ
イン電極（１０）を形成することで、パワーＭＯＳＦＥ
Ｔを形成していた（図１５）。
Ｇ膜を形成し、中央領域及びＮ+ 型ソース領域層（５）
を露出するようにＰＳＧ膜及びゲート酸化膜（６）をエ
ッチング・除去し、コンタクトホール（８Ａ）を形成す
る（図１４）。その後、アルミシリコン膜をスパッタリ
ングによって堆積し、パターニングしてＰ型拡散領域層
（４）及びＮ+ 型ソース領域層（５）の両方にコンタク
トするソース電極（９）を形成する。次いで、Ｎ- 型シ
リコン基板（１）の裏面に形成されているＮ+ 型層
（２）の背面にチタンなどの高融点金属を堆積してドレ
イン電極（１０）を形成することで、パワーＭＯＳＦＥ
Ｔを形成していた（図１５）。
【０００６】なお、図１６に示すように、イオン注入に
よってＰ型不純物が高濃度になった領域層（以下Ｐ型高
濃度領域層（２１Ａ）と称する）は、電流を等方的に流
すために、第１のレジストパターン（３Ａ）が形成され
ていた領域である中央領域に形成され、かつＰ型高濃度
領域層（２１Ａ）はＮ+ 型ソース領域層（５）と完全に
分離されていることが望ましい。
よってＰ型不純物が高濃度になった領域層（以下Ｐ型高
濃度領域層（２１Ａ）と称する）は、電流を等方的に流
すために、第１のレジストパターン（３Ａ）が形成され
ていた領域である中央領域に形成され、かつＰ型高濃度
領域層（２１Ａ）はＮ+ 型ソース領域層（５）と完全に
分離されていることが望ましい。
【０００７】これを実現するためには、第１のレジスト
パターン（３Ａ）が形成されていた領域にちょうど第２
のレジストパターン（３Ｂ）の開口部（３Ｃ）が形成さ
れるように、第２のレジストパターン（３Ｂ）を形成す
る必要があった。
パターン（３Ａ）が形成されていた領域にちょうど第２
のレジストパターン（３Ｂ）の開口部（３Ｃ）が形成さ
れるように、第２のレジストパターン（３Ｂ）を形成す
る必要があった。
【０００８】
【発明が解決しようとする課題】しかしながら、上記従
来の方法によると、一度第１のレジストパターン（３
Ａ）を剥離してから第２のレジストパターン（３Ｂ）を
形成しているので、第１のレジストパターン（３Ａ）が
形成されていた領域にちょうど開口部（３Ｃ）が形成さ
れるように、正確に第２のレジストパターン（３Ｂ）を
形成するのは困難であった。
来の方法によると、一度第１のレジストパターン（３
Ａ）を剥離してから第２のレジストパターン（３Ｂ）を
形成しているので、第１のレジストパターン（３Ａ）が
形成されていた領域にちょうど開口部（３Ｃ）が形成さ
れるように、正確に第２のレジストパターン（３Ｂ）を
形成するのは困難であった。
【０００９】従って、Ｐ型高濃度領域（２１Ａ）が第１
のレジストパターン（３Ａ）の形成されていた中央領域
上に正確に形成されず、多少ずれて形成され、Ｐ型高濃
度領域（２１Ａ）の一部がＮ+ 型ソース領域層の一部
（５ａ）に接続されがちであった（図１７）。このと
き、ソース電極から供給される電流はＰ型高濃度領域
（２１Ａ）を通って流れる。よって、該電流はＰ型高濃
度領域（２１Ａ）に接続するＮ+ 型ソース領域層（５
ａ）の方へ流れやすく、Ｐ型高濃度領域（２１Ａ）から
離れているＮ + 型ソース領域層（５ｂ）の方へは流れに
くい。従って、電流がＮ+ 型ソース領域層（５ａ）の方
へ偏り、等方的に流れないので、パワーＭＯＳＦＥＴの
動作特性が不安定になるといった問題が生じる。
のレジストパターン（３Ａ）の形成されていた中央領域
上に正確に形成されず、多少ずれて形成され、Ｐ型高濃
度領域（２１Ａ）の一部がＮ+ 型ソース領域層の一部
（５ａ）に接続されがちであった（図１７）。このと
き、ソース電極から供給される電流はＰ型高濃度領域
（２１Ａ）を通って流れる。よって、該電流はＰ型高濃
度領域（２１Ａ）に接続するＮ+ 型ソース領域層（５
ａ）の方へ流れやすく、Ｐ型高濃度領域（２１Ａ）から
離れているＮ + 型ソース領域層（５ｂ）の方へは流れに
くい。従って、電流がＮ+ 型ソース領域層（５ａ）の方
へ偏り、等方的に流れないので、パワーＭＯＳＦＥＴの
動作特性が不安定になるといった問題が生じる。
【００１０】
【課題を解決するための手段】本発明は上記従来の欠点
に鑑み成されたもので、ゲート絶縁膜（１６）及びゲー
ト電極（１７）が形成され、隣接するゲート電極（１
７）間の領域に逆導電型の拡散領域層（１４）が形成さ
れており、かつ共通ドレインとなる一導電型の半導体基
体（１１）の表面に形成された拡散領域層（１４）表面
の中央の領域に耐エッチング性膜（１３Ａ）を選択形成
し、これをマスクにして一導電型の不純物を導入して拡
散領域層（１４）に一導電型のソース領域層（１５）を
形成し、全面に平坦化膜（１３Ｂ）を形成し、耐エッチ
ング性膜（１３Ａ）の表面を露出した後に除去して、平
坦化膜（１３Ｂ）の耐エッチング性膜（１３Ａ）が形成
されていた領域に開口部（１３Ｃ）を形成し、平坦化膜
（１３Ｂ）をマスクにして拡散領域層（１４）に逆導電
型の不純物を導入することにより、逆導電型不純物の高
濃度領域を中央領域に正確に形成し、かつ逆導電型不純
物と一導電型のソース領域層（１５）とを完全に分離
し、パワーＭＯＳＦＥＴ内の電流の流れを均一にして、
その動作特性の安定化が可能になるパワーＭＯＳＦＥＴ
の製造方法を提供するものである。
に鑑み成されたもので、ゲート絶縁膜（１６）及びゲー
ト電極（１７）が形成され、隣接するゲート電極（１
７）間の領域に逆導電型の拡散領域層（１４）が形成さ
れており、かつ共通ドレインとなる一導電型の半導体基
体（１１）の表面に形成された拡散領域層（１４）表面
の中央の領域に耐エッチング性膜（１３Ａ）を選択形成
し、これをマスクにして一導電型の不純物を導入して拡
散領域層（１４）に一導電型のソース領域層（１５）を
形成し、全面に平坦化膜（１３Ｂ）を形成し、耐エッチ
ング性膜（１３Ａ）の表面を露出した後に除去して、平
坦化膜（１３Ｂ）の耐エッチング性膜（１３Ａ）が形成
されていた領域に開口部（１３Ｃ）を形成し、平坦化膜
（１３Ｂ）をマスクにして拡散領域層（１４）に逆導電
型の不純物を導入することにより、逆導電型不純物の高
濃度領域を中央領域に正確に形成し、かつ逆導電型不純
物と一導電型のソース領域層（１５）とを完全に分離
し、パワーＭＯＳＦＥＴ内の電流の流れを均一にして、
その動作特性の安定化が可能になるパワーＭＯＳＦＥＴ
の製造方法を提供するものである。
【００１１】
【作 用】本発明によれば、耐エッチング性膜（１３
Ａ）が形成されたのちに、平坦化膜（１３Ｂ）をその上
に形成し、耐エッチング性膜（１３Ａ）を露出して選択
的に除去し、耐エッチング性膜（１３Ａ）が形成されて
いた領域に平坦化膜（１３Ｂ）の開口部（１３Ｃ）を形
成しているので、耐エッチング性膜（１３Ａ）がかつて
形成されていた領域に正確に逆導電型の不純物を注入す
ることができる。
Ａ）が形成されたのちに、平坦化膜（１３Ｂ）をその上
に形成し、耐エッチング性膜（１３Ａ）を露出して選択
的に除去し、耐エッチング性膜（１３Ａ）が形成されて
いた領域に平坦化膜（１３Ｂ）の開口部（１３Ｃ）を形
成しているので、耐エッチング性膜（１３Ａ）がかつて
形成されていた領域に正確に逆導電型の不純物を注入す
ることができる。
【００１２】よって、耐エッチング性膜（１３Ａ）を中
央領域に正確に形成すれば、ソース電極（１９）と拡散
領域層（１４）とのコンタクトをとるための逆導電型の
不純物の高濃度な領域層（以下不純物高濃度領域層と称
する）は中央領域に正確に形成され、かつ不純物高濃度
領域層と、一導電型のソース領域層（１５）との完全分
離が図れるので、ソース電極から供給される電流がソー
ス領域層（１５）の何れかに偏らずに、等方的に流れ
る。従って、パワーＭＯＳＦＥＴの動作特性の安定化が
可能になる。
央領域に正確に形成すれば、ソース電極（１９）と拡散
領域層（１４）とのコンタクトをとるための逆導電型の
不純物の高濃度な領域層（以下不純物高濃度領域層と称
する）は中央領域に正確に形成され、かつ不純物高濃度
領域層と、一導電型のソース領域層（１５）との完全分
離が図れるので、ソース電極から供給される電流がソー
ス領域層（１５）の何れかに偏らずに、等方的に流れ
る。従って、パワーＭＯＳＦＥＴの動作特性の安定化が
可能になる。
【００１３】
【実施例】パワーＭＯＳＦＥＴは、一般に、図８に示す
ように、底部に高濃度Ｎ+ 型層（１２）を有するＮ- 型
シリコン基板（１１）をドレインとして、その表面上に
所定の間隔でゲート電極（１７）が配置され、このゲー
ト電極（１７）の下にチャネル領域層を作るようにＮ-
型シリコン基板（１１）表面にＰ型拡散領域層（１４）
と、Ｎ+ 型ソース領域層（１５）を作成したもので、ゲ
ートへの電圧印加によってゲート下のＰ型拡散領域層
（１４）（チャネル領域層）を通るドレイン電流ＩDSを
制御するようにＭＯＳＦＥＴを動作させるものである。
ように、底部に高濃度Ｎ+ 型層（１２）を有するＮ- 型
シリコン基板（１１）をドレインとして、その表面上に
所定の間隔でゲート電極（１７）が配置され、このゲー
ト電極（１７）の下にチャネル領域層を作るようにＮ-
型シリコン基板（１１）表面にＰ型拡散領域層（１４）
と、Ｎ+ 型ソース領域層（１５）を作成したもので、ゲ
ートへの電圧印加によってゲート下のＰ型拡散領域層
（１４）（チャネル領域層）を通るドレイン電流ＩDSを
制御するようにＭＯＳＦＥＴを動作させるものである。
【００１４】以下に本発明の実施例に係るパワーＭＯＳ
ＦＥＴの製造方法を図面を参照しながら詳細に説明す
る。まず、その裏面に不図示のＮ+ 型層を有し、共通ド
レインとなるＮ- 型シリコン基板（１１）を熱酸化して
膜厚５００Åのゲート酸化膜（１６）を形成する。そし
て該ゲート酸化膜（１６）上に膜厚４０００Åのポリシ
リコン層をＣＶＤ法によって堆積し、パターニングして
ゲート電極（１７）を形成する。次に、該ゲート電極
（１７）をマスクにして、ドーズ量６×10-15 cm-2の条
件でボロン（Ｂ）を表面からイオン注入し、Ｐ型拡散領
域層（１４）のチャネル領域層を形成する（図１）。
ＦＥＴの製造方法を図面を参照しながら詳細に説明す
る。まず、その裏面に不図示のＮ+ 型層を有し、共通ド
レインとなるＮ- 型シリコン基板（１１）を熱酸化して
膜厚５００Åのゲート酸化膜（１６）を形成する。そし
て該ゲート酸化膜（１６）上に膜厚４０００Åのポリシ
リコン層をＣＶＤ法によって堆積し、パターニングして
ゲート電極（１７）を形成する。次に、該ゲート電極
（１７）をマスクにして、ドーズ量６×10-15 cm-2の条
件でボロン（Ｂ）を表面からイオン注入し、Ｐ型拡散領
域層（１４）のチャネル領域層を形成する（図１）。
【００１５】次いで、スピンコート法によってフォトレ
ジストを塗布してレジスト膜を形成し、フォトリソグラ
フィ法によって、Ｐ型拡散領域層（１４）表面の中央の
領域（以下中央領域と称する）に、レジストパターン
（１３Ａ）を選択形成する（図２）。次に、レジストパ
ターン（１３Ａ）をマスクにして、ドーズ量４×10-15
cm-2の条件で燐（Ｐ）を表面からイオン注入してＮ+ 型
ソース領域層（１５）を形成し、その後ＳＯＧ（Spin o
n Glass ）を塗布して、ＳＯＧ膜（１３Ｂ）を形成する
（図３）。
ジストを塗布してレジスト膜を形成し、フォトリソグラ
フィ法によって、Ｐ型拡散領域層（１４）表面の中央の
領域（以下中央領域と称する）に、レジストパターン
（１３Ａ）を選択形成する（図２）。次に、レジストパ
ターン（１３Ａ）をマスクにして、ドーズ量４×10-15
cm-2の条件で燐（Ｐ）を表面からイオン注入してＮ+ 型
ソース領域層（１５）を形成し、その後ＳＯＧ（Spin o
n Glass ）を塗布して、ＳＯＧ膜（１３Ｂ）を形成する
（図３）。
【００１６】次いで、フッ酸などのエッチング液を用い
てウエットエッチングでＳＯＧ膜（１３Ｂ）をエッチン
グし、レジストパターン（１３Ａ）の上部を露出する
（図４）。次に、露出したレジストパターン（１３Ａ）
をＯ2 プラズマを用いてアッシング・除去し、ＳＯＧ膜
（１３Ｂ）に開口部（１３Ｃ）を形成する。その後、Ｓ
ＯＧ膜（１３Ｂ）をマスクにして、ドーズ量２×10-15
cm-2の条件でボロン（Ｂ）をイオン注入する。これによ
り、レジストパターン（１３Ａ）が形成されていた領域
である中央領域近傍でのＰ型不純物が高濃度になり、そ
の下部に深い領域層（１３）が形成される（図５）。
てウエットエッチングでＳＯＧ膜（１３Ｂ）をエッチン
グし、レジストパターン（１３Ａ）の上部を露出する
（図４）。次に、露出したレジストパターン（１３Ａ）
をＯ2 プラズマを用いてアッシング・除去し、ＳＯＧ膜
（１３Ｂ）に開口部（１３Ｃ）を形成する。その後、Ｓ
ＯＧ膜（１３Ｂ）をマスクにして、ドーズ量２×10-15
cm-2の条件でボロン（Ｂ）をイオン注入する。これによ
り、レジストパターン（１３Ａ）が形成されていた領域
である中央領域近傍でのＰ型不純物が高濃度になり、そ
の下部に深い領域層（１３）が形成される（図５）。
【００１７】次いで、フッ酸などのエッチング液を用い
てウエットエッチングでＳＯＧ膜（１３Ｂ）をエッチン
グ・除去する（図６）。次に、全面に常圧ＣＶＤ法によ
って、絶縁膜としての膜厚１μｍのＰＳＧ（Phospho-Si
licate Glass）膜を形成し、Ｐ型拡散領域層（１４）及
びＮ+ 型ソース領域層（１５）を露出するように、フッ
酸などのエッチング液を用いてＰＳＧ膜及びゲート酸化
膜（１６）をエッチング・除去し、層間絶縁膜（１８）
を形成すると同時にコンタクトホール（１８Ａ）を形成
する（図７）。
てウエットエッチングでＳＯＧ膜（１３Ｂ）をエッチン
グ・除去する（図６）。次に、全面に常圧ＣＶＤ法によ
って、絶縁膜としての膜厚１μｍのＰＳＧ（Phospho-Si
licate Glass）膜を形成し、Ｐ型拡散領域層（１４）及
びＮ+ 型ソース領域層（１５）を露出するように、フッ
酸などのエッチング液を用いてＰＳＧ膜及びゲート酸化
膜（１６）をエッチング・除去し、層間絶縁膜（１８）
を形成すると同時にコンタクトホール（１８Ａ）を形成
する（図７）。
【００１８】その後、アルミシリコン膜をスパッタリン
グによって堆積し、パターニングしてＰ型拡散領域層
（１４）及びＮ+ 型ソース領域層（１５）の両方にコン
タクトするソース電極（１９）をコンタクトホール（１
８Ａ）内に形成する。次いで、Ｎ- 型シリコン基板（１
１）の裏面に形成されているＮ+ 型層（１２）の背面に
高融点金属であるチタンを堆積してドレイン電極（２
０）を形成することで、パワーＭＯＳＦＥＴを形成する
（図８）。
グによって堆積し、パターニングしてＰ型拡散領域層
（１４）及びＮ+ 型ソース領域層（１５）の両方にコン
タクトするソース電極（１９）をコンタクトホール（１
８Ａ）内に形成する。次いで、Ｎ- 型シリコン基板（１
１）の裏面に形成されているＮ+ 型層（１２）の背面に
高融点金属であるチタンを堆積してドレイン電極（２
０）を形成することで、パワーＭＯＳＦＥＴを形成する
（図８）。
【００１９】斯かる本発明の実施例に係る製造方法によ
れば、レジストパターン（１３Ａ）を形成したのちに、
ＳＯＧ膜（１３Ｂ）をその上に形成し、レジストパター
ン（１３Ａ）を露出して選択的に除去し、レジストパタ
ーン（１３Ａ）が形成されていた領域にＳＯＧ膜（１３
Ｂ）の開口部（１３Ｃ）を形成しているので、レジスト
パターン（１３Ａ）がかつて形成されていた領域に正確
にＰ型のボロンイオンを注入することができる。
れば、レジストパターン（１３Ａ）を形成したのちに、
ＳＯＧ膜（１３Ｂ）をその上に形成し、レジストパター
ン（１３Ａ）を露出して選択的に除去し、レジストパタ
ーン（１３Ａ）が形成されていた領域にＳＯＧ膜（１３
Ｂ）の開口部（１３Ｃ）を形成しているので、レジスト
パターン（１３Ａ）がかつて形成されていた領域に正確
にＰ型のボロンイオンを注入することができる。
【００２０】よって、レジストパターン（１３Ａ）を中
央領域に形成すれば、ソース電極（１９）とＰ型拡散領
域層（１４）とのコンタクトをとるためのＰ型不純物の
高濃度な領域層（以下Ｐ型高濃度領域層と称する）は中
央領域に正確に形成され、かつ該Ｐ型高濃度領域層とＮ
+ 型ソース領域層（１５）との完全分離が図れるので、
ソース電極（１９）から供給される電流はＮ+ 型ソース
領域層（１５）の何れかに偏らずに、等方的に流れる。
従って、パワーＭＯＳＦＥＴの動作特性の安定化が可能
になる。
央領域に形成すれば、ソース電極（１９）とＰ型拡散領
域層（１４）とのコンタクトをとるためのＰ型不純物の
高濃度な領域層（以下Ｐ型高濃度領域層と称する）は中
央領域に正確に形成され、かつ該Ｐ型高濃度領域層とＮ
+ 型ソース領域層（１５）との完全分離が図れるので、
ソース電極（１９）から供給される電流はＮ+ 型ソース
領域層（１５）の何れかに偏らずに、等方的に流れる。
従って、パワーＭＯＳＦＥＴの動作特性の安定化が可能
になる。
【００２１】なお、本実施例において、Ｎ- 型シリコン
基板（１１）は半導体基体の一例であり、レジストパタ
ーン（１３Ａ）は耐エッチング性膜の一例であり、ＳＯ
Ｇ膜（１３Ｂ）は平坦化膜の一例である。Ｐ型拡散領域
層（１４）は逆導電型の拡散領域層の一例であり、ゲー
ト酸化膜（１６）はゲート絶縁膜の一例である。
基板（１１）は半導体基体の一例であり、レジストパタ
ーン（１３Ａ）は耐エッチング性膜の一例であり、ＳＯ
Ｇ膜（１３Ｂ）は平坦化膜の一例である。Ｐ型拡散領域
層（１４）は逆導電型の拡散領域層の一例であり、ゲー
ト酸化膜（１６）はゲート絶縁膜の一例である。
【００２２】
【発明の効果】以上説明したように本発明の製造方法に
よれば、耐エッチング性膜（１３Ａ）が形成されたのち
に、平坦化膜（１３Ｂ）をその上に形成し、耐エッチン
グ性膜（１３Ａ）を露出して選択的に除去し、耐エッチ
ング性膜（１３Ａ）が形成されていた領域に平坦化膜
（１３Ｂ）の開口部（１３Ｃ）を形成しているので、耐
エッチング性膜（１３Ａ）がかつて形成されていた領域
に正確に逆導電型の不純物を注入することができる。
よれば、耐エッチング性膜（１３Ａ）が形成されたのち
に、平坦化膜（１３Ｂ）をその上に形成し、耐エッチン
グ性膜（１３Ａ）を露出して選択的に除去し、耐エッチ
ング性膜（１３Ａ）が形成されていた領域に平坦化膜
（１３Ｂ）の開口部（１３Ｃ）を形成しているので、耐
エッチング性膜（１３Ａ）がかつて形成されていた領域
に正確に逆導電型の不純物を注入することができる。
【００２３】よって、不純物高濃度領域を中央領域に正
確に形成でき、かつ不純物高濃度領域と一導電型のソー
ス領域層（１５）との完全分離が図れるので、ソース電
極から供給される電流は拡散領域層（１４）内である一
方向に偏らずに、等方的に流れる。従って、パワーＭＯ
ＳＦＥＴの動作特性の安定化が可能になる。
確に形成でき、かつ不純物高濃度領域と一導電型のソー
ス領域層（１５）との完全分離が図れるので、ソース電
極から供給される電流は拡散領域層（１４）内である一
方向に偏らずに、等方的に流れる。従って、パワーＭＯ
ＳＦＥＴの動作特性の安定化が可能になる。
【図１】本発明の製造方法を説明する第１の断面図であ
る。
る。
【図２】本発明の製造方法を説明する第２の断面図であ
る。
る。
【図３】本発明の製造方法を説明する第３の断面図であ
る。
る。
【図４】本発明の製造方法を説明する第４の断面図であ
る。
る。
【図５】本発明の製造方法を説明する第５の断面図であ
る。
る。
【図６】本発明の製造方法を説明する第６の断面図であ
る。
る。
【図７】本発明の製造方法を説明する第７の断面図であ
る。
る。
【図８】本発明の製造方法を説明する第８の断面図であ
る。
る。
【図９】従来例の製造方法を説明する第１の断面図であ
る。
る。
【図１０】従来例の製造方法を説明する第２の断面図で
ある。
ある。
【図１１】従来例の製造方法を説明する第３の断面図で
ある。
ある。
【図１２】従来例の製造方法を説明する第４の断面図で
ある。
ある。
【図１３】従来例の製造方法を説明する第５の断面図で
ある。
ある。
【図１４】従来例の製造方法を説明する第６の断面図で
ある。
ある。
【図１５】従来例の製造方法を説明する第７の断面図で
ある。
ある。
【図１６】従来の問題点を説明するための第１の断面図
である。
である。
【図１７】従来の問題点を説明するための第２の断面図
である。
である。
フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 7352−4Ｍ Ｈ０１Ｌ 21/30 ３１１ Ｂ
Claims (4)
- 【請求項１】 共通ドレインとなる一導電型の半導体基
体の表面にゲート絶縁膜を形成し、該ゲート絶縁膜の上
にゲート電極を選択形成する工程と、 前記ゲート電極をマスクにして逆導電型の不純物を導入
し、逆導電型の拡散領域層を形成する工程と、 全面に耐エッチング性膜を形成した後、パターニングし
て前記拡散領域層表面の中央の領域に残存させる工程
と、 前記耐エッチング性膜をマスクにして一導電型の不純物
を導入し、前記拡散領域層に一導電型のソース領域層を
形成する工程と、 全面に平坦化膜を堆積した後に、前記耐エッチング性膜
の表面を露出する工程と、 前記耐エッチング性膜を選択的に除去して、前記平坦化
膜の前記耐エッチング性膜が形成されていた領域に開口
部を形成する工程と、 前記平坦化膜をマスクにして前記拡散領域層に逆導電型
の不純物を導入する工程とを具備することを特徴とする
パワーＭＯＳＦＥＴの製造方法。 - 【請求項２】 前記一導電型又は逆導電型の不純物の導
入はイオン注入で行うことを特徴とする請求項第１項記
載のパワーＭＯＳＦＥＴの製造方法。 - 【請求項３】 前記耐エッチング性膜はフォトレジスト
膜であることを特徴とする請求項第１項記載のパワーＭ
ＯＳＦＥＴの製造方法。 - 【請求項４】 前記平坦化膜はＳＯＧ膜であることを特
徴とする請求項第１項記載のパワーＭＯＳＦＥＴの製造
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4237063A JPH0685267A (ja) | 1992-09-04 | 1992-09-04 | パワーｍｏｓｆｅｔの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4237063A JPH0685267A (ja) | 1992-09-04 | 1992-09-04 | パワーｍｏｓｆｅｔの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0685267A true JPH0685267A (ja) | 1994-03-25 |
Family
ID=17009873
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4237063A Pending JPH0685267A (ja) | 1992-09-04 | 1992-09-04 | パワーｍｏｓｆｅｔの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0685267A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19804374A1 (de) * | 1998-02-04 | 1999-08-12 | Brueninghaus Hydromatik Gmbh | Axialkolbenmaschine mit Mitteldrucköffnung |
-
1992
- 1992-09-04 JP JP4237063A patent/JPH0685267A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19804374A1 (de) * | 1998-02-04 | 1999-08-12 | Brueninghaus Hydromatik Gmbh | Axialkolbenmaschine mit Mitteldrucköffnung |
| DE19804374B4 (de) * | 1998-02-04 | 2004-09-30 | Brueninghaus Hydromatik Gmbh | Axialkolbenmaschine mit Mitteldrucköffnung |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100223832B1 (ko) | 반도체 소자 및 그 제조방법 | |
| US4432133A (en) | Method of producing a field effect transistor | |
| JPH04360581A (ja) | 電界効果型トランジスタの製造方法 | |
| JPH06140421A (ja) | 薄膜トランジスタの製造方法 | |
| JPS5918874B2 (ja) | ハンドウタイソウチノセイゾウホウホウ | |
| JPS61183967A (ja) | 半導体装置の製造方法 | |
| JPH0370125A (ja) | 半導体装置の製造方法 | |
| JP2535885B2 (ja) | ショットキ・バリア・ダイオ−ドおよびその製造方法 | |
| JPH0563206A (ja) | 不揮発性半導体記憶装置の製造方法 | |
| JP2754202B2 (ja) | 半導体素子の製造方法 | |
| JP2817226B2 (ja) | 半導体装置の製造方法 | |
| JPS6384161A (ja) | 半導体装置の製造方法 | |
| KR0166888B1 (ko) | 박막트랜지스터 제조방법 | |
| KR970001349B1 (ko) | 트랜지스터 제조방법 | |
| JPH0369168A (ja) | 薄膜電界効果トランジスタ | |
| KR100280490B1 (ko) | 반도체 소자의 분리구조 형성방법 | |
| JPS6016469A (ja) | Ｍｉｓ半導体装置の製法 | |
| JPH02267943A (ja) | Ｍｉｓ型半導体装置の製造方法 | |
| JPH0243740A (ja) | Ｍｏｓ型半導体素子の製造方法 | |
| JPH06204240A (ja) | 半導体装置の製造方法 | |
| JPH05853B2 (ja) | ||
| JPS6140052A (ja) | 相補型絶縁ゲ−ト電界効果トランジスタの製造方法 | |
| JPH03280550A (ja) | 集積回路装置の製造方法 | |
| JPH0582547A (ja) | 半導体装置の製造方法 | |
| JPH0685052A (ja) | 半導体装置の製造方法 |