JPH0685415B2 - 一対の重畳した部材の間に電気的絶縁媒体を設ける方法及び設けた構造体 - Google Patents

一対の重畳した部材の間に電気的絶縁媒体を設ける方法及び設けた構造体

Info

Publication number
JPH0685415B2
JPH0685415B2 JP1324166A JP32416689A JPH0685415B2 JP H0685415 B2 JPH0685415 B2 JP H0685415B2 JP 1324166 A JP1324166 A JP 1324166A JP 32416689 A JP32416689 A JP 32416689A JP H0685415 B2 JPH0685415 B2 JP H0685415B2
Authority
JP
Japan
Prior art keywords
base member
layer
cap
cap member
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP1324166A
Other languages
English (en)
Other versions
JPH02218150A (ja
Inventor
スタンレイ・ロバーツ
カーター・ウエリング・カンタ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPH02218150A publication Critical patent/JPH02218150A/ja
Publication of JPH0685415B2 publication Critical patent/JPH0685415B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
    • H10W20/495—Capacitive arrangements or effects of, or between wiring layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/031—Manufacture or treatment of conductive parts of the interconnections
    • H10W20/063—Manufacture or treatment of conductive parts of the interconnections by forming conductive members before forming protective insulating material
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/031—Manufacture or treatment of conductive parts of the interconnections
    • H10W20/063—Manufacture or treatment of conductive parts of the interconnections by forming conductive members before forming protective insulating material
    • H10W20/0633—Manufacture or treatment of conductive parts of the interconnections by forming conductive members before forming protective insulating material using subtractive patterning of the conductive members
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/031—Manufacture or treatment of conductive parts of the interconnections
    • H10W20/069—Manufacture or treatment of conductive parts of the interconnections by forming self-aligned vias or self-aligned contact plugs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/031—Manufacture or treatment of conductive parts of the interconnections
    • H10W20/069—Manufacture or treatment of conductive parts of the interconnections by forming self-aligned vias or self-aligned contact plugs
    • H10W20/0693—Manufacture or treatment of conductive parts of the interconnections by forming self-aligned vias or self-aligned contact plugs by forming self-aligned vias
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/071—Manufacture or treatment of dielectric parts thereof
    • H10W20/072—Manufacture or treatment of dielectric parts thereof of dielectric parts comprising air gaps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
    • H10W20/45—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes characterised by their insulating parts
    • H10W20/46—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes characterised by their insulating parts comprising air gaps

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

【発明の詳細な説明】 A.産業上の利用分野 本発明は一般に、VLSIまたはULSI回路の同一層上の線の
間（層内）または重畳した層上の線の間（層間）のいず
れかにおける容量的結合を低減する方法及び構造体に関
する。具体的な態様でいえば、本発明は誘電性媒体とし
て空気、その他の気体、または部分真空を利用して、所
定のVLSIまたはULSIチップの表面上の線の間、あるいは
VLSIまたはUSLI構造体の各種の層または表面に実装され
た線に、選択的に低減された誘電率をもたらす方法及び
構造に関する。
B.従来の技術及びその課題 二酸化シリコン、チッ化シリコン、ポリイミド及びいく
つかのその他の有機物質を、集積回路チップの配線部分
における所定の層上、及び金属被膜の各種の層の間の金
属線の間に挿置された誘電物質として利用することは、
集積回路チップの生産における周知の従来技術の方法で
ある。
しかしながら、集積回路技術が超大規模集積回路（VLS
I）に、また極超大規模集積回路（ULSI）へと進歩する
にしたがって、所定の面上の金属線の間の間隔、及び金
属線の面の間の間隔がますます小さくなり、層間間隔に
ついてはサブミクロンの範囲のものとなってきた。これ
は線の間の容量性損失を増加させ、線の間に誘電性の改
善された、すなわち誘電率ができるだげ低いスペースを
設ける必要性を高くする。
チッ化シリコン（約0.7）、CVD二酸化シリコン（約3.
9）、及びポリイミド（約3.6）の誘電率は、これらのサ
ブミクロンの領域に許容可能な絶縁をもたらすには充分
な低さではない。それゆえ、誘電特性の改善された、た
とえば線の間の面内空間、及び異なるレベルの線の間の
面間空間で2.0以下の誘電率の媒体を提供する必要があ
る。
C.課題を解決するための手段 本発明によれば、材料層上の２本の線の間、または材料
の隣接する重畳した層上の線の間に電気的絶縁空間をも
たらす方法及び構造体が提供される。本発明によれば、
ベース部材から上方へ延びる複数個の支持部材を有する
ベース部材が形成される。除去可能材料が上記のベース
部材上、及び上記の支持部材の周囲に付着される。次い
で、絶縁材のキャップ部材が、上記の支持部材及び上記
の除去可能材料上に付着される。上記の除去可能材料と
連通するベース部材またはキャップ部材の少なくとも１
つに、アクセス開口が形成される。除去可能材料はアク
セス開口を通して除去され、これによって上記キャップ
部材と上記ベース部材の間、及び上記支持部材の間に空
間を画定する。このステップの際に、部分真空（内部に
何らかの不活性ガスを分散させてもよい）が、除去可能
材料の除去された空間に生成されることがある。次い
で、アルセス開口が充填され、キャップ部材とベース部
材の間に、誘電率がきわめて低い密封空間をもたらす。
D.実施例 第1a図ないし第1h図には、本発明の１つの方法による構
造を作成するさまざまなステップが、若干略図的に示さ
れている。第1a図に示すように、VLSIまたはULSI集積回
路チップ（図示せず）上のデバイスに重畳できる。SiO2
などの絶縁基板材料10が設けられている。絶縁材10には
金属線12が付着されているが、これらのアルミニウムそ
の他の金属であって、周知のフォトリソグラフ手法によ
ってパターン化され、絶縁層10の頂面に希望する配線構
造を提供している。除去可能材料14の層が、基板材料10
の頂部及び金属線12の周囲に付着される。これに好まし
い材料はユニオン・カーバイド・コーポレーションがパ
リレン Ｎ（Parylene N）という商標で販売している有
機ポリマー、ポリパラキシレン（PPX）であり、これは
以下で説明するように、ある特定の条件のもとで、選択
的に簡単に除去できるものである。しかしながら、包囲
しているいずれの材料（すなわち、金属及び二酸化シリ
コン）よりも充分高速でエッチまたは消耗される特性を
有する他の除去可能材料も使用できる。他のこのような
付加材料としては、HF酸エッチングで除去できるスパン
・オン・ガラスがある。
パリレンを使用する場合、これは当技術分野で周知の化
学蒸着（CVD）手法によって付着される。たとえば、ゴ
ーハム（Gorham）法によるCVD付着は、きわめて優れた
手法である。これは、まずオプションでシプレイ社（Sh
ipley Co.）が販売しているA1100などの接着増進剤を塗
布した後に行なわれる。その後、PPX原料物質を165℃ま
で加熱し、蒸気を425℃の管内の加熱炉を通し、その後
加熱蒸気を、40ミクロンの圧力で、室温のチェンバ内で
基板上に付着させることによって、PPXを塗布する。材
料が付着されたら、エッチ・バックその他の平坦化手法
などの適切な方法によって平坦化を行ない、頂面が金属
線12の頂部と同一平面となるようにする。このようなエ
ッチ・バック法の１つは、次のようにして行なわれる。
シプレイ社が販売しているAZ1350などの平坦化レジスト
材料の層をスパン塗布し、次いで約120℃で焼き付け
る。次いで、これを反応性イオン・エッチング装置内の
O2中でエッチングする。すべてのレジストが除去される
まで、このエッチングを続け、結果として生じる構造は
パリレン14の平坦化された表面と、金属線12のものであ
る。この構造を第1b図に示す。
次いで、絶縁キャップ材料16を平坦化されたパリレンの
表面と金属の頂面に付着させる。キャップも周知の手法
で付着できる二酸化シリコンであることが好ましい。こ
のような手法の１つでは、3000sccmのHe及び2500sccmの
N2Oとともに1.9％のSiH4を使用し、圧力2.0トル、温度3
40℃、電力150Wで作動するAME3300付着装置で、SiO2が
付着される。この後、フォトレジスト物質18の層を、絶
縁体16の頂部に付着し、周知のフォトリソグラフ処理に
よってパターン化して、以下で説明し、第1c図に示すよ
うな、金属線及びパリレン材料に到達するための希望す
る開口の外形19を設ける。
開口19の下にあるキャップ16上の露出SiO2材料は、残余
の未露光のフォトレジスト材料18をマスクとして利用し
て、任意の周知のエッチング手法によって除去される。
このような手法の１つは次のとおりである。75sccmのCH
F3及び8sccmのCO2を使用し、40ミリトル、周囲温度、12
00Wの電力で作動するAME8100エッチング装置で、SiO2を
エッチする。次いで、残余のフォトレジスト18が除去さ
れる。これによって、第1d図に示す構造がもたらされ
る。第1d図に示すように、その１つが20で示されてい
る、複数個の開口があり、これはキャップ材料16を通
り、下地金属層12まで延びている。その１つが22で示さ
れている、他方の開口は絶縁キャップ材料16を通って延
び、下地のパリレン材料14と連通している。開口20は層
間接触を行なうために使用され、開口22は、以下で説明
するように、材料14を除去するためのアクセス開口とし
て使用される。
タングステンなどの材料24が、第1e図に示すように、開
口20中に付着されるが、これは次のような選択的な付着
によって効果的に達成される。WF6を10sccmで、H2を200
sccmで、SiH4を10sccmで、かつ約300℃の温度で使用し
て、タングステンをバリアン5100装置で付着される。
タングステンの付着後、パリレン材料を約200℃の温度
で、O2リッチ雰囲気中で、構造体全体を加熱することに
よって、アクセス開口から除去する。これによって、パ
リレン材料14が雰囲気中の酸素と反応し、本質的にガス
となり、アクセス開口22から放出され、第1f図に示すよ
うに、金属線12の間、及びベース層10とキャップ16の間
に空間25をもたらす。
工程のこの時点で、アクセス開口22が、好ましくは、不
活性キャリア・ガスを約100ミリトルの圧力で利用し
た、SiO2のCVD蒸着手法によって充填される。これはき
わめて低い圧力であって、ベース10とキャップ16の間、
及び金属線12の間の空間に含まれている雰囲気が真空、
及びSiO2の化学蒸着を行なうのに使用される、所定の小
量のキャリア・ガスと置換される。SiO2のこの化学蒸着
はアクセス開口22を効果的に閉鎖するが、処理が100ミ
リトルときわめて低圧の不活性ガスを使用して行なわれ
るので、金属線14の間に結果として生じる空間は、きわ
めて小量の不活性ガスを含む、非常に圧力の低いものと
なる。これは2.0以下の誘電率をもたらす。
アクセス開口22を閉鎖するためのキャップ16上へのSiO2
の付着の際に、第1g図に示すように、キャップの頂面に
付着したSiO2の層26も生じる。この層26を次いで、上述
した反応性イオン・エッチング（RIE）法によってブラ
ンケット・エッチし、第1h図に示すように、タングステ
ンの頂部を露出させる。この部分は次いで、層間接続の
ためにバイアまたはスタッドとして機能できる。次い
で、希望する金属被膜をキャップ層16の頂部に施すこと
ができ、また、金属被膜の付加層を希望する場合には、
処理全体を繰り返す。
第2a図ないし第2m図には、本発明の他の実施例のステッ
プが示されているが、この実施例は所定の層の２本の金
属線の間に層内絶縁を設けるのに特に効果的であるだけ
でなく、２つの重畳した絶縁層に金属線の層間絶縁を設
けるのにも特に効果的である。
この実施例において、タングステンなどの金属の第１層
31が、任意の適切な付着手法によって、二酸化シリコン
などの絶縁基板30上にブランケット付着される。このよ
うな手法の１つは600WDCのマグネトロン・スパッタリン
グ、10−30ミリトルの圧力で、0Vと−60Vの間のバイア
スを使用するパーキンス・エルマ4450装置を利用したス
パッタ法である。その後、アルミニウムの層を、任意の
適切な方法によってタングステン上にブランケット付着
する。このアルミニウムは約１マイクロトルの圧力でRF
蒸着源を使用することによって付着することができる。
アルミニウム金属32の頂面上に、二酸化シリコン層34を
上述のようにして付着する。二酸化シリコン層34の頂面
上に、チッ化シリコンの層36を付着させる。チッ化シリ
コンの付着は、175sccmてSiH4を、また325sccmでNH3を
使用し、２トルの圧力、375℃の温度、及び160Wの電力
で作動させたASM装置で行なわれるのが好ましい。これ
は出発構造であって、第2a図に示されている。
重畳チッ化シリコン層36を次いで、周知のフォトリソグ
ラフ手法によってパターン化し、反応性イオン・エッチ
ングを行なって、第2b図に示した構造を設ける。この構
造においては、二酸化シリコン層34の頂部に、一連のチ
ッ化シリコン36のパッドがある。
次いで、フォトレジスト材料38の層を、第2b図に示す構
造の表面に付着させ、周知の態様でパターン化し、現像
して、第2c図に示すパターンを設ける。フォトレジスト
38のパターンは、以下で明らかとなる、下地金属層32に
エッチされる線の希望するパターンに対応している。
チッ化シリコン・パッド36は意図的に、フォトレジスト
のパターン材料38の幅よりも若干広い幅にされ、当技術
分野で周知の自己整合機能をもたらす。この時点で、過
剰なチッ化物36がCHF3を75sccmで、O2を10sccmで使用
し、800Wの電力で作動するAMEヘキソード装置で除去す
る。これによって、第2d図に示す構造がもたらされる。
この時点で、構造体を未露光のフォトレジスト・パター
ン38をマスクとして使用してエッチングする。エッチン
グはまず、露出した二酸化シリコン34から、露出した金
属層32まで行なわれ、その後アルミニウム金属層32をエ
ッチして、第2e図に示すように、下地のタングステン31
を露出させ、線のパターンを設ける。このエッチングは
次の工程によって行なわれる。まず、SiO2を上述のよう
にして、完全に除去され、アルミニウム金属を露出する
までエッチングする。アルミニウムを次のように、マル
チステップ工程を使用したAME8300装置でエッチする。
まず、40sccmのCF4中で、25Vの直流バイアスを用いて、
25ミリトルの圧力で行ない、 その後、140sccmのBCl3、30sccmのCl2、15sccmのCH3、
および15sccmCH4中で、マスクされていないアルミニウ
ムが除去されるまで、30ミリトルの圧力及び−160Vの直
流バイアスで行なう。
この時点で、残余のフォトレジスト38を剥離する。フォ
トレジストの下にあるが、Si3N4でカバーされていない
二酸化シリコンを、上述のように、エッチングによって
除去する。パッド36はSiO2層34上のエッチ・マークとし
て作用し、タングステン31はSiO2層30上のエッチ・マー
クとして作用する。次いで、タングステン31を、SF6な
どの適当なガス中での、150nm/分の速度の反応性イオン
・エッチングなどの任意適当な手段によって除去する。
これは第2f図に示すような構造をもたらす。工程のこの
段階で、下地のアルミニウム金属線32上にスタンション
40が付着される。そのうちの２つが第2f図に示されてい
るが、各スタンションはチッ化シリコン層36及び二酸化
シリコン層34で構成されている。
パリレンなどの除去可能材料41を基板30の表面に付着さ
せ（上述したようにして）、これが金属線32の間、及び
スタンション40の周囲を充填し、上述のように、第2g図
に示す構造まで平坦化されるようにする。（工程のこの
段階以降、チッ化シリコンは残っている必要がなく、必
要に応じ、平坦化操作の一部として、上述のように周知
の手法を使用して、除去することができる。） 次いで、二酸化シリコンのキャップ層42を第2h図に示す
構造の頂部にブランケット付着する。フォトレジストの
層をキャップ層42に付着させ、上記の実施例で説明した
ように、パターン化し、現像して、必要なバイア及びア
クセス開口を設ける。その１つが44で示されているバイ
ア開口及びアクセス開口46を、上述の手法によって、二
酸化シリコン・キャップ層42にエッチする。バイア開口
をスタンション40上に配置し、除去ないしアクセス開口
46を除去可能材料41上に配置し、フォトレジスト材料を
除去して、第2i図に示す構造を設ける。バイア・ホール
44のエッチングが、酸化物キャップ材料42とチッ化シリ
コン36の両方、及び下地酸化物34を通り、金属32に及ぶ
ことに留意されたい。このエッチング処理はAME8100エ
ッチング装置で行なわれ、上述のように、SiO2がまずエ
ッチされ、SiO2が除去されて、チッ化シリコンを露出さ
せる。次いで、チッ化シリコンが上述のように、AMEヘ
キソード装置でエッチされ、SiO2が露出される。SiO2の
この最後の層は上述のようにエッチされ、下にあるアル
ミニウム線を露出させる。
上記の実施例におけるように、金属48がバイア44に付着
され、上述のようにタングステンであることが好まし
く、第2j図に示すような相互接続をもたらす。次いで、
材料41が上述のように除去される。材料がパリレンの場
合、この材料は第2k図に示すように除去されるまで、約
200℃以下のO2雰囲気で加熱することによって除去さ
れ、線32の間、及びベース30とキャップ42の間に空間50
をもたらす。材料がスパン・オン・ガラスの場合、これ
は100部のHNO3、100部のH2O及び１部のHFの溶液でエッ
チできる。他の材料を使用した場合には、二酸化シリコ
ン、あるいはチッ化シリコンまたは金属のいずれとも顕
著な反応を行なわないエッチング溶液を選択することに
よって、適宜除去される。
構造体には次いで、上述のように、CVD二酸化シリコン
付着を施し、アクセス開口46を閉鎖し、キャップ42の頂
面に層52を設けるが、これは100ミリトルの圧力で実施
した場合、第2l図に示すような比較的低圧な空間50をも
たらす。次いで、層52を上述のようにエッチバックし
て、第2m図に示すような構造を設ける。
この特定の実施例は、層内絶縁に使用する場合だけでな
く、複数個のスタンションないしサポート40が設けられ
ている層間絶縁にも特に適したものである。これらのス
タンションは二酸化シリコンの層と、金属線32に重畳し
たチッ化シリコンで構成され、層32とキャップ42の間の
空間を構成する空間50を増大させるものである。
本発明の数種類の実施例を図示説明したが、本発明の精
神を逸脱することなく、各種の適合形及び改変形を作成
することができる。
E.発明の効果 本発明により、材料層上の２本の線の間または材料の隣
接する重畳した層上の線の間に電気的絶縁空間をもたら
す方法及び構造体が達成された。
【図面の簡単な説明】
第1a図ないし第1h図は、本発明による構造を作成する１
つの方法におけるさまざまなステップを示す部分斜視図
である。 第2a図ないし第2m図は、本発明による構造を作成する他
の方法におけるさまざまなステップを示す部分斜視図で
ある。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭63−179548（ＪＰ，Ａ) 特開 昭62−177943（ＪＰ，Ａ) 特開 昭62−181446（ＪＰ，Ａ) 特開 昭63−250155（ＪＰ，Ａ)

Claims (2)

    【特許請求の範囲】
  1. 【請求項１】ベース部材を設け、 該ベース部材から上方へ延びる複数個の互いに離隔した
    支持手段を形成し、 該支持手段周囲の前記ベース部材に、選択的に除去可能
    な材料を付着し、 前記支持部材及び前記除去可能材料に重畳するキャップ
    部材を設け、 前記キャップ部材または前記ベース部材の少なくとも１
    つに、前記除去可能材料と連通するアルセス開口手段を
    設け、 ベース部材またはキャップ部材または支持手段のいずれ
    をも顕著に除去することなく、前記アクセス開口を通し
    て前記除去可能材料を除去して、前記ベース部材と前記
    キャップ部材の間及び前記支持手段の周囲に空間を画定
    し、その後前記アクセス開口を絶縁材料で閉鎖し、低誘
    電率の空間を設けるステップからなる、 一対の重畳した部材の間に電気的絶縁体を設ける方法。
  2. 【請求項２】誘電性ベース部材と、 前記ベース部材上に形成されて上方に延びる複数本の互
    いに離隔した金属線と、 前記ベース部材に重畳され、少なくとも部分的に前記金
    属線によって支持された誘電性キャップ部材とからな
    り、 前記キャップ部材、前記ベース部材及び前記金属線がこ
    れらの間に複数個の空間を画定し、 前記空間の各々が2.0未満の誘電率を有し、 前記キャップ部材が前記空間に通ずるアクセス開口であ
    って絶縁材料で閉鎖されるアクセス開口と、 前記キャップ部材がさらに層間接触を可能にする前記金
    属線に通ずる開口であって金属で充填される開口を有し
    ている、 構造体。
JP1324166A 1988-12-16 1989-12-15 一対の重畳した部材の間に電気的絶縁媒体を設ける方法及び設けた構造体 Expired - Lifetime JPH0685415B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/286,443 US4987101A (en) 1988-12-16 1988-12-16 Method for providing improved insulation in VLSI and ULSI circuits
US286443 1988-12-16

Publications (2)

Publication Number Publication Date
JPH02218150A JPH02218150A (ja) 1990-08-30
JPH0685415B2 true JPH0685415B2 (ja) 1994-10-26

Family

ID=23098630

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1324166A Expired - Lifetime JPH0685415B2 (ja) 1988-12-16 1989-12-15 一対の重畳した部材の間に電気的絶縁媒体を設ける方法及び設けた構造体

Country Status (4)

Country Link
US (2) US4987101A (ja)
EP (1) EP0373360B1 (ja)
JP (1) JPH0685415B2 (ja)
DE (1) DE68924468T2 (ja)

Families Citing this family (85)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2247986A (en) * 1990-09-12 1992-03-18 Marconi Gec Ltd Reducing interconnection capacitance in integrated circuits
JP3074713B2 (ja) * 1990-09-18 2000-08-07 日本電気株式会社 半導体装置の製造方法
GB2248072B (en) * 1990-09-22 1994-03-09 Gec Ferranti Defence Syst A method of fabricating coaxial cable components and coaxial cable components fabricated thereby
JP3019884B2 (ja) * 1991-09-05 2000-03-13 松下電器産業株式会社 半導体装置およびその製造方法
US5335200A (en) * 1993-01-05 1994-08-02 Texas Instruments Incorporated High voltage negative charge pump with low voltage CMOS transistors
US5486493A (en) * 1994-02-25 1996-01-23 Jeng; Shin-Puu Planarized multi-level interconnect scheme with embedded low-dielectric constant insulators
US5641711A (en) * 1994-04-28 1997-06-24 Texas Instruments Incorporated Low dielectric constant insulation in VLSI applications
US5488015A (en) * 1994-05-20 1996-01-30 Texas Instruments Incorporated Method of making an interconnect structure with an integrated low density dielectric
US5470802A (en) * 1994-05-20 1995-11-28 Texas Instruments Incorporated Method of making a semiconductor device using a low dielectric constant material
US5432128A (en) * 1994-05-27 1995-07-11 Texas Instruments Incorporated Reliability enhancement of aluminum interconnects by reacting aluminum leads with a strengthening gas
KR950034755A (ja) * 1994-05-27 1995-12-28
US5461003A (en) * 1994-05-27 1995-10-24 Texas Instruments Incorporated Multilevel interconnect structure with air gaps formed between metal leads
US5407860A (en) * 1994-05-27 1995-04-18 Texas Instruments Incorporated Method of forming air gap dielectric spaces between semiconductor leads
US5510293A (en) * 1994-05-31 1996-04-23 Texas Instruments Incorporated Method of making reliable metal leads in high speed LSI semiconductors using thermoconductive layers
US5476817A (en) * 1994-05-31 1995-12-19 Texas Instruments Incorporated Method of making reliable metal leads in high speed LSI semiconductors using both dummy leads and thermoconductive layers
JPH0845936A (ja) * 1994-05-31 1996-02-16 Texas Instr Inc <Ti> ダミーリードを用いた高速ｌｓｉ半導体装置およびその信頼性改善方法
US5494858A (en) 1994-06-07 1996-02-27 Texas Instruments Incorporated Method for forming porous composites as a low dielectric constant layer with varying porosity distribution electronics applications
US5504042A (en) * 1994-06-23 1996-04-02 Texas Instruments Incorporated Porous dielectric material with improved pore surface properties for electronics applications
US5625232A (en) * 1994-07-15 1997-04-29 Texas Instruments Incorporated Reliability of metal leads in high speed LSI semiconductors using dummy vias
US5472913A (en) * 1994-08-05 1995-12-05 Texas Instruments Incorporated Method of fabricating porous dielectric material with a passivation layer for electronics applications
US5525857A (en) * 1994-08-19 1996-06-11 Texas Instruments Inc. Low density, high porosity material as gate dielectric for field emission device
DE4441898C1 (de) * 1994-11-24 1996-04-04 Siemens Ag Verfahren zur Herstellung eines Halbleiterbauelementes
US5670828A (en) * 1995-02-21 1997-09-23 Advanced Micro Devices, Inc. Tunneling technology for reducing intra-conductive layer capacitance
JP2809131B2 (ja) * 1995-05-11 1998-10-08 日本電気株式会社 半導体装置の製造方法
US5599745A (en) * 1995-06-07 1997-02-04 Micron Technology, Inc. Method to provide a void between adjacent conducting lines in a semiconductor device
US5759911A (en) * 1995-08-22 1998-06-02 International Business Machines Corporation Self-aligned metallurgy
US5807607A (en) * 1995-11-16 1998-09-15 Texas Instruments Incorporated Polyol-based method for forming thin film aerogels on semiconductor substrates
US6319852B1 (en) 1995-11-16 2001-11-20 Texas Instruments Incorporated Nanoporous dielectric thin film formation using a post-deposition catalyst
US6380105B1 (en) 1996-11-14 2002-04-30 Texas Instruments Incorporated Low volatility solvent-based method for forming thin film nanoporous aerogels on semiconductor substrates
US6130152A (en) 1995-11-16 2000-10-10 Texas Instruments Incorporated Aerogel thin film formation from multi-solvent systems
US5908318A (en) * 1995-12-08 1999-06-01 Advanced Micro Devices, Inc. Method of forming low capacitance interconnect structures on semiconductor substrates
JP3887035B2 (ja) * 1995-12-28 2007-02-28 株式会社東芝 半導体装置の製造方法
US6136212A (en) * 1996-08-12 2000-10-24 The Regents Of The University Of Michigan Polymer-based micromachining for microfluidic devices
US5880018A (en) * 1996-10-07 1999-03-09 Motorola Inc. Method for manufacturing a low dielectric constant inter-level integrated circuit structure
US5818110A (en) * 1996-11-22 1998-10-06 International Business Machines Corporation Integrated circuit chip wiring structure with crossover capability and method of manufacturing the same
US6576848B1 (en) 1996-11-22 2003-06-10 International Business Machines Corporation Integrated circuit chip wiring structure with crossover capability and method of manufacturing the same
US6576976B2 (en) 1997-01-03 2003-06-10 Integrated Device Technology, Inc. Semiconductor integrated circuit with an insulation structure having reduced permittivity
CN1252810C (zh) * 1997-01-21 2006-04-19 B·F·谷德里奇公司 用于超低电容互连的有空气隙的半导体装置的制造
JP2962272B2 (ja) * 1997-04-18 1999-10-12 日本電気株式会社 半導体装置の製造方法
US5801092A (en) * 1997-09-04 1998-09-01 Ayers; Michael R. Method of making two-component nanospheres and their use as a low dielectric constant material for semiconductor devices
US5965465A (en) * 1997-09-18 1999-10-12 International Business Machines Corporation Etching of silicon nitride
US6033996A (en) * 1997-11-13 2000-03-07 International Business Machines Corporation Process for removing etching residues, etching mask and silicon nitride and/or silicon dioxide
US6150282A (en) * 1997-11-13 2000-11-21 International Business Machines Corporation Selective removal of etching residues
US6097092A (en) * 1998-04-22 2000-08-01 International Business Machines Corporation Freestanding multilayer IC wiring structure
US7211496B1 (en) * 1998-04-22 2007-05-01 International Business Machines Corporation Freestanding multiplayer IC wiring structure
EP1092234A1 (en) * 1998-06-05 2001-04-18 Georgia Tech Research Porous insulating compounds and method for making same
US6200891B1 (en) 1998-08-13 2001-03-13 International Business Machines Corporation Removal of dielectric oxides
US6117796A (en) * 1998-08-13 2000-09-12 International Business Machines Corporation Removal of silicon oxide
US6710538B1 (en) * 1998-08-26 2004-03-23 Micron Technology, Inc. Field emission display having reduced power requirements and method
US6614097B1 (en) 1998-09-30 2003-09-02 Lsi Logic Corporation Method for composing a dielectric layer within an interconnect structure of a multilayer semiconductor device
US6090724A (en) * 1998-12-15 2000-07-18 Lsi Logic Corporation Method for composing a thermally conductive thin film having a low dielectric property
US6071805A (en) * 1999-01-25 2000-06-06 Chartered Semiconductor Manufacturing, Ltd. Air gap formation for high speed IC processing
CN1150596C (zh) 1999-03-12 2004-05-19 加利福尼亚技术学院 形成聚对二甲苯mems的方法和器件
US6498031B1 (en) 1999-05-28 2002-12-24 Oxidor Corporation, Inc. Column reactor for testing and evaluating refractory ores
US6277766B1 (en) 2000-02-03 2001-08-21 Michael Raymond Ayers Method of making fullerene-decorated nanoparticles and their use as a low dielectric constant material for semiconductor devices
US6329062B1 (en) 2000-02-29 2001-12-11 Novellus Systems, Inc. Dielectric layer including silicalite crystals and binder and method for producing same for microelectronic circuits
US6319858B1 (en) * 2000-07-11 2001-11-20 Nano-Architect Research Corporation Methods for reducing a dielectric constant of a dielectric film and for forming a low dielectric constant porous film
MY128644A (en) * 2000-08-31 2007-02-28 Georgia Tech Res Inst Fabrication of semiconductor devices with air gaps for ultra low capacitance interconnections and methods of making same
JP3600544B2 (ja) * 2001-03-30 2004-12-15 ユーディナデバイス株式会社 半導体装置の製造方法
DE10144847A1 (de) * 2001-09-12 2003-03-27 Infineon Technologies Ag Verfahren zur Herstellung einer Membran
DE10200869A1 (de) * 2002-01-11 2003-07-31 Infineon Technologies Ag Verfahren zum Erzeugen einer Schutzabdeckung für ein Bauelement
JP4531400B2 (ja) * 2002-04-02 2010-08-25 ダウ グローバル テクノロジーズ インコーポレイティド エアギャップ含有半導体デバイスの製造方法及び得られる半導体デバイス
US6753250B1 (en) * 2002-06-12 2004-06-22 Novellus Systems, Inc. Method of fabricating low dielectric constant dielectric films
JP4574145B2 (ja) * 2002-09-13 2010-11-04 ローム・アンド・ハース・エレクトロニック・マテリアルズ，エル．エル．シー． エアギャップ形成
US20040075159A1 (en) * 2002-10-17 2004-04-22 Nantero, Inc. Nanoscopic tunnel
US20040077107A1 (en) * 2002-10-17 2004-04-22 Nantero, Inc. Method of making nanoscopic tunnel
US20040087162A1 (en) * 2002-10-17 2004-05-06 Nantero, Inc. Metal sacrificial layer
US7585785B2 (en) * 2003-02-05 2009-09-08 Dow Global Technologies Sacrificial benzocyclobutene copolymers for making air gap semiconductor devices
WO2004073018A2 (en) * 2003-02-05 2004-08-26 Dow Global Technologies Inc. Sacrificial benzocyclobutene/norbornene polymers for making air gaps within semiconductor devices
DE10316776B4 (de) * 2003-04-11 2005-03-17 Infineon Technologies Ag Verfahren zum Erzeugen einer Schutzabdeckung für ein Bauelement
DE10316777B4 (de) 2003-04-11 2005-11-24 Infineon Technologies Ag Verfahren zum Erzeugen einer Schutzabdeckung für ein Bauelement
US6875685B1 (en) 2003-10-24 2005-04-05 International Business Machines Corporation Method of forming gas dielectric with support structure
TWI292933B (en) * 2004-03-17 2008-01-21 Imec Inter Uni Micro Electr Method of manufacturing a semiconductor device having damascene structures with air gaps
DE102005004376A1 (de) * 2005-01-31 2006-08-10 Infineon Technologies Ag Halbeiterspeichereinrichtung und Verfahren zu deren Herstellung
US7531209B2 (en) * 2005-02-24 2009-05-12 Michael Raymond Ayers Porous films and bodies with enhanced mechanical strength
US7790234B2 (en) * 2006-05-31 2010-09-07 Michael Raymond Ayers Low dielectric constant materials prepared from soluble fullerene clusters
US7919188B2 (en) 2006-05-31 2011-04-05 Roskilde Semiconductor Llc Linked periodic networks of alternating carbon and inorganic clusters for use as low dielectric constant materials
US7875315B2 (en) * 2006-05-31 2011-01-25 Roskilde Semiconductor Llc Porous inorganic solids for use as low dielectric constant materials
US7883742B2 (en) * 2006-05-31 2011-02-08 Roskilde Semiconductor Llc Porous materials derived from polymer composites
JP2009267347A (ja) * 2008-03-31 2009-11-12 Toshiba Corp 半導体装置およびその製造方法
JP4691152B2 (ja) * 2008-03-31 2011-06-01 株式会社東芝 半導体装置およびその製造方法
US7541277B1 (en) 2008-04-30 2009-06-02 International Business Machines Corporation Stress relaxation, selective nitride phase removal
US8779592B2 (en) * 2012-05-01 2014-07-15 Taiwan Semiconductor Manufacturing Company, Ltd. Via-free interconnect structure with self-aligned metal line interconnections
EP2826856B9 (en) 2013-07-16 2016-05-04 Sia Latima Genetically stable oncolytic RNA virus, method of manufacturing and use thereof
CN109935549B (zh) * 2019-03-21 2021-05-18 长江存储科技有限责任公司 金属互连线的形成方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1439712A1 (de) * 1964-08-08 1968-11-28 Telefunken Patent Verfahren zur Herstellung isolierter einkristalliner Bereiche mit geringer Nebenschlusskapazitaet im Halbleiterkoerper einer mikrominiaturisierten Schaltungsanordnung auf Festkoerperbasis
US3925880A (en) * 1971-04-29 1975-12-16 Signetics Corp Semiconductor assembly with beam lead construction and method
JPS4834686A (ja) * 1971-09-09 1973-05-21
JPS5220230B2 (ja) * 1973-06-22 1977-06-02
US3932226A (en) * 1974-12-06 1976-01-13 Rca Corporation Method of electrically interconnecting semiconductor elements
US4289846A (en) * 1979-12-28 1981-09-15 General Electric Company Process for forming low-reactance interconnections on semiconductors
US4379307A (en) * 1980-06-16 1983-04-05 Rockwell International Corporation Integrated circuit chip transmission line
US4975762A (en) * 1981-06-11 1990-12-04 General Electric Ceramics, Inc. Alpha-particle-emitting ceramic composite cover
JPS60223145A (ja) * 1984-04-20 1985-11-07 Hitachi Ltd 半導体装置
JPS62177943A (ja) * 1986-01-31 1987-08-04 Nec Corp 多層配線構造の製造方法
JPS62181446A (ja) * 1986-02-04 1987-08-08 Mitsubishi Electric Corp 半導体装置の製造方法
GB2198611B (en) * 1986-12-13 1990-04-04 Spectrol Reliance Ltd Method of forming a sealed diaphragm on a substrate
JPS63179548A (ja) * 1987-01-21 1988-07-23 Mitsubishi Electric Corp 半導体集積回路装置の配線構造
JP2615608B2 (ja) * 1987-04-07 1997-06-04 日本電気株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
US5144411A (en) 1992-09-01
JPH02218150A (ja) 1990-08-30
DE68924468T2 (de) 1996-05-30
EP0373360A2 (en) 1990-06-20
EP0373360A3 (en) 1991-02-27
EP0373360B1 (en) 1995-10-04
DE68924468D1 (de) 1995-11-09
US4987101A (en) 1991-01-22

Similar Documents

Publication Publication Date Title
JPH0685415B2 (ja) 一対の重畳した部材の間に電気的絶縁媒体を設ける方法及び設けた構造体
US5726100A (en) Method of forming contact vias and interconnect channels in a dielectric layer stack with a single mask
USRE38914E1 (en) Dual damascene patterned conductor layer formation method without etch stop layer
US7166922B1 (en) Continuous metal interconnects
JPH08264530A (ja) 半導体装置の製造方法及び半導体装置の製造装置
JPH04239723A (ja) 半導体装置の製造方法
JP3193335B2 (ja) 半導体装置の製造方法
US6187666B1 (en) CVD plasma process to fill contact hole in damascene process
JP2001522531A (ja) 半導体基板上の構造物を選択的にプラズマエッチングするための方法
JPH0573338B2 (ja)
US6384480B1 (en) Formation of electrical contacts to conductive elements in the fabrication of semiconductor integrated circuits
KR100277377B1 (ko) 콘택트홀/스루홀의형성방법
US5366850A (en) Submicron planarization process with passivation on metal line
KR100584187B1 (ko) 반도체 장치의 제조 방법
US6271115B1 (en) Post metal etch photoresist strip method
US20050140012A1 (en) Method for forming copper wiring of semiconductor device
JP3781729B2 (ja) 半導体装置の製造方法
KR100632115B1 (ko) 반도체 소자의 금속 배선 형성 방법
JP2715869B2 (ja) 半導体装置の製造方法
JPH08204008A (ja) 半導体装置の製造方法
KR100480580B1 (ko) 질소가스를사용하여반도체소자의비아홀을형성하는방법
JP2000260871A (ja) 半導体装置の製造方法
JPH05206083A (ja) 半導体装置の製造方法
KR100507869B1 (ko) 반도체 소자의 콘택홀 형성 방법
KR100338605B1 (ko) 반도체디바이스의콘택홀형성방법