JPH0687483B2 - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH0687483B2
JPH0687483B2 JP63030050A JP3005088A JPH0687483B2 JP H0687483 B2 JPH0687483 B2 JP H0687483B2 JP 63030050 A JP63030050 A JP 63030050A JP 3005088 A JP3005088 A JP 3005088A JP H0687483 B2 JPH0687483 B2 JP H0687483B2
Authority
JP
Japan
Prior art keywords
film
contact hole
gate electrode
layer
wiring layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP63030050A
Other languages
English (en)
Other versions
JPH01206650A (ja
Inventor
武志 品川
誠一 森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP63030050A priority Critical patent/JPH0687483B2/ja
Priority to DE68918721T priority patent/DE68918721T2/de
Priority to EP89102336A priority patent/EP0329033B1/en
Publication of JPH01206650A publication Critical patent/JPH01206650A/ja
Priority to US07/617,251 priority patent/US5652449A/en
Publication of JPH0687483B2 publication Critical patent/JPH0687483B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/68—Floating-gate IGFETs
    • H10D30/681—Floating-gate IGFETs having only two programming levels
    • H10D30/684—Floating-gate IGFETs having only two programming levels programmed by hot carrier injection
    • H10D30/685—Floating-gate IGFETs having only two programming levels programmed by hot carrier injection from the channel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/031—Manufacture or treatment of data-storage electrodes
    • H10D64/035—Manufacture or treatment of data-storage electrodes comprising conductor-insulator-conductor-insulator-semiconductor structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/031—Manufacture or treatment of conductive parts of the interconnections
    • H10W20/069—Manufacture or treatment of conductive parts of the interconnections by forming self-aligned vias or self-aligned contact plugs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
    • H10W20/45—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes characterised by their insulating parts
    • H10W20/48—Insulating materials thereof
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Non-Volatile Memory (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Local Oxidation Of Silicon (AREA)

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） この発明は、高集積化を達成し得る半導体装置に関し、
特にコンタクトホールと配線層あるいは電極層との間隔
が微細化される半導体装置に使用されるものである。
（従来の技術） 半導体装置では、相互に絶縁を要する配線層あるいは電
極層が層間絶縁膜を介して積層形成され、上層の配線層
あるいは電極層の一部が、下層の配線層あるいは電極層
の近傍の層間絶縁膜に形成されたコンタクトホールに形
成されている場合がある。
このような構造にあっては、コンタクトホールと、下層
の配線層あるいは電極層間の距離を短くすることによっ
て、高集積化を図ることが可能となる。
しかしながら、コンタクトホールと下層の配線層あるい
は電極層間の距離を短くすると、コンタクトホールと下
層の配線層あるいは電極層の層間絶縁膜が薄くなる。こ
のため、層間絶縁膜は、層間絶縁膜中の欠陥等により絶
縁性が低下する。したがって、下層の配線層あるいは電
極層とコンタクトホール内に形成された上層の配線層あ
るいは電極層とが短絡するおそれが生じる。
そこで、コンタクトホールを形成した後、コンタクトホ
ールの内壁に窒化膜（Si3N4）を形成し、上層の配線層
あるいは電極層をコンタクトホール内に形成するように
したものが提案されている。このような構造にあって
は、下層の配線層あるいは電極層とコンタクトホール内
に形成される上層の配線層あるいは電極層との絶縁性
は、窒化膜により高められる。
（発明が解決しようとする課題） しかしながら、上記した構造にあっては、窒化膜がコン
タクトホールの内壁面に形成されるために、コンタクト
ホールの実質的な開口面積が狭くなる。このため、窒化
膜を形成しないコンタクトホールの開口面積と同等の開
口面積を得ようとすると、コンタクトホールの開口面積
を窒化膜を形成しない場合に比べて広くする必要があ
る。しかしながら、これは、高集積化の障害となってい
た。
そこで、この発明は、上記に鑑みてなされたものであ
り、その目的とするところは、ゲート電極とこのゲート
電極の近傍に形成されるコンタクトホール内の配線層と
の間の絶縁耐性を向上させるとともに、高集積化を達成
し得る半導体装置を提供することにある。
［発明の構成］ （課題を解決するための手段） 上記目的を達成するために、第１導電型の半導体基板
と、前記半導体基板の表面に所定の距離を隔てて離間し
て形成された第２導電型のソース領域及びドレイン領域
と、前記ソース領域及びドレイン領域の間の前記半導体
基板上に形成された浮遊ゲート及びこの浮遊ゲート上に
積層された制御ゲートからなる多層構造のゲート電極
と、前記制御ゲートの少なくとも側面に形成された絶縁
膜と、前記ゲート電極の周囲に形成された層間膜と、前
記ソース領域及びドレイン領域上の前記層間膜に開孔さ
れたコンタクトホールと、前記コンタクトホールの内部
及び前記層間膜の上に形成され、前記ソース領域又はド
レイン領域と接続する配線領域とを有する半導体装置に
おいて、この発明は、前記絶縁膜はシリコン窒化膜と、
このシリコン窒化膜を挟む２つのシリコン酸化膜とから
構成される。
（作用） 上記構成において、この発明は、ゲート電極とコンタク
トホール内の配線層とを、シリコン酸化膜でシリコン窒
化膜を挟んでなる３層構造の絶縁膜により絶縁して、ゲ
ート電極と配線層との双方向の絶縁耐性を高めるととも
に、配線層が形成されるコンタクトホールとゲート電極
との距離を短縮するようにしている。
（実施例） 以下、図面を用いてこの発明の実施例を説明する。
第１図（Ａ）乃至同図（Ｄ）は、この発明の一実施例に
係る半導体装置の製造工程を示す図である。第１図
（Ａ）乃至同図（Ｄ）に示す実施例は、この発明をEPRO
M（紫外線消去型のPROM）に適用したものである。
まずはじめに、この発明を適用したEPROMの構造を、第
１図（Ｄ）を用いて説明する。
第１図（Ｄ）において、Ｐ型のシリコン基板１中には、
その表面下部にEPROMのセルにおけるソース及びドレイ
ン領域となるそれぞれのN+型の拡散層３が形成されてい
る。
また、シリコン基板１の上部には、下層の電極層となる
セルのゲート電極５が形成されている。このゲート電極
５は、ポリシリコンの２層構造となっており、それぞれ
のゲート電極５は、酸化膜（SiO2膜）７によって覆われ
ており、周囲の領域と分離絶縁されている。
このSiO2膜７には、その表面を覆うように、窒化膜（Si
3N4）９が形成されている。さらに、このSi3N4膜９に
は、その表面を覆うように、酸化膜（SiO2膜）11が形成
されている。すなわち、ゲート電極５は、SiO2膜7,Si3N
4膜9,SiO2膜11からなる３層構造の絶縁膜で覆われてい
る。
このような３層構造の絶縁膜にあって、それぞれの絶縁
膜の厚さを例えば100（Å）,120（Å）,100（Å）とす
ると、その欠陥密度は0.01（cm-2）以下となる。また、
電界強度は極性によらず30（Ｖ）以上となり、印加電圧
が20（Ｖ）でのリーク電流は、10-10（A/mm-2）以下と
なる。
３層構造の絶縁膜の上部には、層間絶縁膜13が形成され
ている。一方の拡散層２の上部の層間絶縁膜13には、ゲ
ート電極５と隣接するようにコンタクトホール15が開口
形成されている。このコンタクトホール15には、上層の
配線層となり、一方の拡散層３の配線となるAl配線層17
が形成されている。
すなわち、このAl配線層17は、一方の拡散層３の表面か
らコンタクトホール15の内壁面に沿って層間絶縁膜13の
上部に形成されている。したがって、この実施例にあっ
ては、下層の電極層は、２層構造のゲート電極５とな
り、上層の配線層は、Al配線層17となる。
次に、このような構造の製造工程の一例を、第１図
（Ａ）乃至第１図（Ｄ）を用いて説明する。
まず、Ｐ型のシリコン基板１にN+型の拡散層３を形成し
た後、シリコン基板１にSiO2膜７を形成し、SiO2膜７の
上部に第１層目のポリシリコンを形成する。さらに、第
１層目のポリシリコンの上部にSiO2膜７を形成して、こ
のSiO2膜７の上部に第２層目のポリシリコンを形成し、
フォトリソグラフィ技術によりパターニングを行い、２
層構造のゲート電極５を形成する（第１図（Ａ））。
次に、SiO2膜7,Si3N4膜9, SiO2膜11を、ゲート電極５を覆うようにそれぞれ薄く例
えば100（Å）,120（Å）,100（Å）程度堆積させる
（第１図（Ｂ））。
次に、層間絶縁膜13をSiO2膜11の上部に堆積させた後、
層間絶縁膜13の上にレジスト材19を塗布し、このレジス
ト材19をフォトリングラフィ技術によりパターニングし
た後、RIE（Reactive Ion Etching,反応性イオンエッチ
ング）法により、拡散層３に対するコンタクトホール15
を層間絶縁膜13に開口形成する（第１図（Ｃ））。
次に、レジスト材19を除去した後、下層の電極層となる
ゲート電極５に対して上層の配線層となるAlを、拡散層
３の表面からコンタクトホール15を介して層間絶縁膜13
の上部に導出されるように堆積し、これをパターニング
してAl配線層17を形成する。これにより、２層の電極層
あるいは配線層を備えたEPROMのセルが、第１図（Ｄ）
に示すように完成する。
このように、シリコン酸化膜7,11でシリコン窒化膜９を
挟んでなる３層構造の絶縁膜によりゲート電極５とコン
タクトホール15内に形成された配線層17とを絶縁してい
るので、酸化膜あるいは酸化膜と窒化膜からなる絶縁膜
で絶縁した場合に比べて、ゲート電極５側から配線層17
側に対する絶縁耐性と配線層17側からゲート電極５側に
対する絶縁耐性との双方向の絶縁耐性が高められる。こ
れにより、ゲート電極５とコンタクトホール15内に形成
される配線層17との絶縁耐性を低下させることなく、ゲ
ート電極５とコンタクトホール15間の距離を短くできる
とともに、コンタクトホール15の開口面積を、内部に絶
縁膜を設ける従来のコンタクトホールの開口面積に比べ
て狭くすることが可能となる。これにより、高集積化を
達成することができる。
なお、この発明は上記の実施例に限ることなく様々な応
用が可能である。
例えば、第１図（Ｄ）において、図中ｄの符号で示す領
域に電荷が捕獲されやすい素子の場合には、第１図
（Ｂ）に示した３層の絶縁膜を形成する工程の後に、ゲ
ート電極５及びシリコン基板１の上部に形成された３層
の絶縁膜を、エッチバック法により除去することによっ
て、３層の絶縁膜を第２図に示すようにゲート電極５の
側面部にのみ形成する。これにより、上層のAl配線層17
と下層のゲート電極５との絶縁特性を変えることなく、
ｄの符号で示す領域に電荷が捕獲されにくい構造を得る
ことができる。
また、この実施例では、下層の電極層にポリシリコン、
上層の配線層にAlを用いたが、これに限定されることは
ない。
［発明の効果］ 以上説明したように、この発明によれば、ゲート電極と
このゲート電極に近接して形成されるコンタクトホール
内の配線層とを、シリコン酸化膜でシリコン窒化膜を挟
んでなる３層構造の絶縁膜により絶縁しているので、酸
化膜あるいは酸化膜と窒化膜からなる絶縁膜で絶縁する
従来に比べて、ゲート電極と配線層との双方向の絶縁耐
性が向上して、絶縁不良を大幅に低減することができ
る。
また、ゲート電極と配線層との絶縁耐性が高められるの
で、配線層が形成されるコンタクトホールとゲート電極
との距離を短縮することが可能となり、高集積化を達成
することができる。
【図面の簡単な説明】
第１図（Ａ）乃至同図（Ｄ）はこの発明の一実施例に係
る半導体装置の製造方法の工程を示す図、第２図はこの
発明の他の実施例に係る半導体装置の製造方法の一部工
程を示す図である。 １…半導体基板 ５…ゲート電極 ７…SiO2膜 ９…Si3N4膜 11…SiO2膜 13…層間絶縁膜 15…コンタクトホール 17…Al配線層
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 29/788 29/792 (56)参考文献 特開 昭56−103450（ＪＰ，Ａ) 特開 昭59−4053（ＪＰ，Ａ) 特開 昭61−212068（ＪＰ，Ａ) 特開 昭64−77961（ＪＰ，Ａ) 特開 昭62−125679（ＪＰ，Ａ) 特開 昭62−188375（ＪＰ，Ａ)

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】第１導電型の半導体基板と、 前記半導体基板の表面に所定の距離を隔てて離間して形
    成された第２導電型のソース領域及びドレイン領域と、 前記ソース領域及びドレイン領域の間の前記半導体基板
    上に形成された浮遊ゲート及びこの浮遊ゲート上に積層
    された制御ゲートからなる多層構造のゲート電極と、 前記制御ゲートの少なくとも側面に形成された絶縁膜
    と、 前記ゲート電極の周囲に形成された層間膜と、 前記ソース領域及びドレイン領域上の前記層間膜に開孔
    されたコンタクトホールと、 前記コンタクトホールの内部及び前記層間膜の上に形成
    され、前記ソース領域又はドレイン領域と接続する配線
    領域と を有する半導体装置において、 前記絶縁膜はシリコン窒化膜と、このシリコン窒化膜を
    挟む２つのシリコン酸化膜とを有し、この絶縁膜により
    前記ゲート電極と前記配線層の間の電気的絶縁を得るこ
    とを特徴とする半導体装置。
JP63030050A 1988-02-13 1988-02-13 半導体装置 Expired - Lifetime JPH0687483B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP63030050A JPH0687483B2 (ja) 1988-02-13 1988-02-13 半導体装置
DE68918721T DE68918721T2 (de) 1988-02-13 1989-02-10 Halbleiteranordnung mit zwei leitenden Schichten und Verfahren zu ihrer Herstellung.
EP89102336A EP0329033B1 (en) 1988-02-13 1989-02-10 Semiconductor device having two conductive layers and method of manufacturing the same
US07/617,251 US5652449A (en) 1988-02-13 1990-11-23 Semiconductor device with an insulating film separating conductive layers and method of maufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63030050A JPH0687483B2 (ja) 1988-02-13 1988-02-13 半導体装置

Publications (2)

Publication Number Publication Date
JPH01206650A JPH01206650A (ja) 1989-08-18
JPH0687483B2 true JPH0687483B2 (ja) 1994-11-02

Family

ID=12292996

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63030050A Expired - Lifetime JPH0687483B2 (ja) 1988-02-13 1988-02-13 半導体装置

Country Status (4)

Country Link
US (1) US5652449A (ja)
EP (1) EP0329033B1 (ja)
JP (1) JPH0687483B2 (ja)
DE (1) DE68918721T2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03232231A (ja) * 1990-02-08 1991-10-16 Toshiba Corp 半導体装置
JPH1140766A (ja) 1997-07-16 1999-02-12 Fujitsu Ltd 半導体装置、ｄｒａｍ、フラッシュメモリ、およびその製造方法
JP3389112B2 (ja) 1998-09-09 2003-03-24 株式会社東芝 不揮発性半導体記憶装置及びその製造方法
KR100377833B1 (ko) * 2001-06-19 2003-03-29 삼성전자주식회사 보더리스 콘택 구조를 갖는 반도체 장치 및 그 제조방법
US8415734B2 (en) * 2006-12-07 2013-04-09 Spansion Llc Memory device protection layer

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3996657A (en) * 1974-12-30 1976-12-14 Intel Corporation Double polycrystalline silicon gate memory device
US4169270A (en) * 1976-12-09 1979-09-25 Fairchild Camera And Instrument Corporation Insulated-gate field-effect transistor with self-aligned contact hole to source or drain
JPS53124084A (en) * 1977-04-06 1978-10-30 Hitachi Ltd Semiconductor memory device containing floating type poly silicon layer and its manufacture
US4203158A (en) * 1978-02-24 1980-05-13 Intel Corporation Electrically programmable and erasable MOS floating gate memory device employing tunneling and method of fabricating same
JPS5534444A (en) * 1978-08-31 1980-03-11 Fujitsu Ltd Preparation of semiconductor device
JPS56103450A (en) * 1980-01-21 1981-08-18 Nec Corp Manufacture of semiconductor device
JPS594053A (ja) * 1982-06-30 1984-01-10 Fujitsu Ltd 半導体装置の製造方法
US4638342A (en) * 1982-09-17 1987-01-20 International Business Machines Corporation Space charge modulation device
FR2555365B1 (fr) * 1983-11-22 1986-08-29 Efcis Procede de fabrication de circuit integre avec connexions de siliciure de tantale et circuit integre realise selon ce procede
JPS6197866A (ja) * 1984-10-18 1986-05-16 Seiko Epson Corp Ｍｏｓ型半導体記憶装置
JPS61136274A (ja) * 1984-12-07 1986-06-24 Toshiba Corp 半導体装置
SE453547B (sv) * 1985-03-07 1988-02-08 Stiftelsen Inst Mikrovags Forfarande vid framstellning av integrerade kretsar der pa en substratplatta ledare och s k gate-strukturer uppbygges
JPS61212068A (ja) * 1985-03-16 1986-09-20 Sony Corp 半導体装置
JPH0620102B2 (ja) * 1987-05-20 1994-03-16 株式会社東芝 半導体装置及びその製造方法
JPS6477961A (en) * 1987-09-19 1989-03-23 Fujitsu Ltd Manufacture of semiconductor device
US4982250A (en) * 1989-01-04 1991-01-01 Motorola, Inc. Mosture barrier for floating gate transistors

Also Published As

Publication number Publication date
US5652449A (en) 1997-07-29
DE68918721T2 (de) 1995-04-27
JPH01206650A (ja) 1989-08-18
EP0329033A3 (en) 1990-06-27
EP0329033B1 (en) 1994-10-12
EP0329033A2 (en) 1989-08-23
DE68918721D1 (de) 1994-11-17

Similar Documents

Publication Publication Date Title
JPH07112020B2 (ja) Ｅｐｒｏｍセルの製造方法
CN1049070C (zh) 半导体器件及其制造方法
JPH07115133A (ja) 半導体装置およびその製造方法
US6423997B1 (en) Semiconductor integrated circuit having a non-volatile semiconductor memory and a capacitor
JPH0687483B2 (ja) 半導体装置
JP2001085630A (ja) 半導体装置および半導体装置の製造方法
JP2805765B2 (ja) 半導体メモリ装置
JP2809131B2 (ja) 半導体装置の製造方法
JPH0240949A (ja) メモリ装置
TW439265B (en) Semiconductor memory device and method of fabricating the same
JPH0645614A (ja) 読出し専用半導体メモリの製造方法
JPS60200541A (ja) 半導体装置
JPH0426162A (ja) 浮遊ゲート型半導体記憶装置およびその製造方法
JPH0590492A (ja) 半導体集積回路とその製造方法
JPH05206472A (ja) 不揮発性半導体装置とその製造方法
JPH0666438B2 (ja) 半導体装置の製造方法
JPH01215060A (ja) メモリ装置の製造方法
JPS60113461A (ja) 半導体装置の製造方法
JPH09298281A (ja) 半導体装置の製造方法
JP2901163B2 (ja) 半導体装置及びその製造方法
JPH01152673A (ja) 半導体装置の製造方法
JP2602007B2 (ja) 薄膜半導体装置の製造方法
JPH0590598A (ja) 不揮発性半導体記憶装置
JP2004335538A (ja) 半導体装置及びその製造方法
JPS61174783A (ja) 超伝導回路装置の製造方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071102

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081102

Year of fee payment: 14

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081102

Year of fee payment: 14