JPH0690721B2 - 画像処理装置のアドレス演算部 - Google Patents

Description

【発明の詳細な説明】 〔発明の目的〕 （産業上の利用分野） 本発明は、画像処理装置における画像メモリおよびワー
クメモリを独立にアドレシングできる画像処理装置のア
ドレス演算部に関する。

（従来の技術） この種の従来の画像処理装置としては、例えば、第４図
に示すようなものがある。同図において、カメラで撮像
された画像信号はA/D変換器１でディジタル信号に変換
され、アドレス発生部101からのアドレス値で指定され
る画像メモリ３のロケーションに格納される。また、該
画像メモリ３に格納された画像信号はD/A変換器５でア
ナログ信号に変換され、モニタされるようになってい
る。画像メモリ３にはデータ演算部103が接続されてい
るが、該データ演算部103は空間フィルタリング等の演
算を並列的に行うものであり、アドレス発生部101から
示される画像メモリ３の中のデータを入力しながら演算
する。

また、第４図に示す画像処理装置は、前記画像メモリ３
とは別に、処理結果を格納するために使用されるワーク
メモリ９を有している。このワークメモリ９のアドレシ
ングは画像メモリ３のアドレス発生部101とは独立した
アドレス発生部105で行われる。なお、ホストコンピュ
ータ７は全体の動作を制御したり、各アドレス発生部へ
インストラクションを供給するために使用される。

第５図は前記アドレス発生部101,105の詳細な構成を示
すブロック図である。両アドレス発生部はそれぞれカウ
ンタ111,121を有し、このカウンタからアドレスが発生
されるが、該カウンタは前記ホストコンピュータからの
制御信号やクロックによりカウントを行う。両カウンタ
から出力されるアドレス値は、それぞれ読み出し用アド
レス値として直接セレクタ113,123を介して画像メモリ
およびワークメモリに供給されるとともに、また加算器
115,125でバイアス値を加算されて、書き込み用アドレ
ス値としてセレクタ113,123を介して画像メモリおよび
ワークメモリに供給されるようになっている。読み出し
用アドレス値と書き込み用アドレス値の間には所定のバ
イアス値が存在し、これによりデータ演算部における処
理時間（パイプラインディレイ）を吸収するようになっ
ている。

（発明が解決しようとする課題） 上述した従来の画像処理装置においては、画像メモリと
ワークメモリの各アドレス発生部はカウンタからの信号
に基づいてアドレスを発生するようになっているので、
例えばLUT、ヒストグラム等の処理を行うために画像メ
モリのアドレスと全く異なるワークメモリのアドレスを
与える必要がある場合、インストラクションの与え方が
難しかったり、回転等のアドレス演算ができなかった
り、またワークメモリの一部のみを使用する場合にカウ
ンタの制御が難しいという問題がある。

本発明は、上記に鑑みてなされたもので、その目的とす
るところは、フレキシブルなアドレシングを行うことが
できる画像処理装置のアドレス演算部を提供することに
ある。

〔発明の構成〕

（課題を解決するための手段） 上記目的を達成するため、本発明の画像処理装置のアド
レス演算部は、画像メモリおよびワークメモリを独立に
アドレシングできる画像処理装置のアドレス演算部であ
って、画像メモリ用アドレス演算部とワークメモリ用ア
ドレス演算部とを有し、該画像メモリ用アドレス演算部
およびワークメモリ用アドレス演算部の各々は、カウン
タから出力されるアドレス値、該アドレス値にバイアス
を加えたアドレス値およびデータ演算部から出力される
アドレス値のいずれかを選択する読み出し用セレクタ手
段および書き込み用セレクタ手段と、該読み出し用セレ
クタ手段および書き込み用セレクタ手段からそれぞれ出
力される読み出し用アドレス値および書き込み用アドレ
ス値をそれぞれビット単位でマスクする読み出し用マス
ク手段および書き込み用マスク手段と、該読み出し用マ
スク手段および書き込み用マスク手段から出力される読
み出し用アドレス値または書き込み用アドレス値を選択
し、対応するメモリに供給する出力セレクタ手段とを有
することを要旨とする。

（作用） 本発明の画像処理装置のアドレス演算部では、カウンタ
からの出力アドレス値、バイアスを加えたアドレス値、
データ演算部からの出力アドレス値のいずれかをセレク
タ手段によって選択し、この選択したアドレス値をビッ
ト単位でマスクして所望のアドレス値を簡単かつ自在に
設定することができるようになっている。

（実施例） 以下、図面を用いて本発明の実施例を説明する。

第１図は本発明の一実施例に係わる画像処理装置のアド
レス演算部の構成を示すブロック図である。なお、同図
において、A/D変換器１、画像メモリ３、D/A変換器５、
ホストプロセッサ７、ワークメモリ９は第４図に示すも
のと同じ機能および構成を有し、同じ符号が付されてい
る。

第１図において、画像メモリ３に対しては画像メモリ用
アドレス演算部11が設けられ、ワークメモリ９に対して
はワークメモリ用アドレス演算部13が設けられている。
また、アドレス発生部17からのアドレス信号は、データ
演算部15に供給されるとともに、画像メモリ用アドレス
演算部11およびワークメモリ用アドレス演算部13にも共
通に供給され、更にデータ演算部15からのアドレス信号
は画像メモリ用アドレス演算部11およびワークメモリ用
アドレス演算部13に共通に供給されるようになってい
る。

第２図は第１図に示す前記画像メモリ用アドレス演算部
11およびワークメモリ用アドレス演算部13の詳細な構成
をデータ演算部15およびアドレス発生部17とともに示す
ブロック図である。画像メモリ用アドレス演算部11は読
み出し用セレクタ21と、書き込み用セレクタ23と、読み
出し用セレクタ21の出力に接続された読み出し用マスク
回路25と、書き込み用セレクタ23の出力に接続された書
き込み用マスク回路27と、両マスク回路25,27の出力に
接続された出力セレクタ29とから構成されている。ま
た、ワークメモリ用アドレス演算部13も同様に読み出し
用セレクタ31と、書き込み用セレクタ33と、読み出し用
セレクタ31の出力に接続された読み出し用マスク回路35
と、書き込み用セレクタ33の出力に接続された書き込み
用マスク回路37と、両マスク回路35,37の出力に接続さ
れた出力セレクタ39と、更にインストラクションレジス
タ49とから構成されている。

画像メモリ用アドレス演算部11の読み出し用セレクタ2
1、書き込み用セレクタ23、およびワークメモリ用アド
レス演算部13の読み出し用セレクタ31、書き込み用セレ
クタ33は、それぞれアドレス発生部17のカウンタ45から
の出力アドレス信号、該出力アドレス信号に対して加算
器47でバイアス値を加えたアドレス信号、データ演算部
15からのアドレス信号、および入力端子43を介して外部
から入力される外部アドレス信号を共通に入力され、こ
れらの４つのアドレス信号のいずれかを選択し得るよう
になっている。なお、カウンタ45には入力端子41を介し
て前記ホストプロセッサ７からインストラクションが供
給されるようになっている。前記加算器47へのバイアス
値はインストラクションレジスタ49から供給されるよう
になっている。

また、画像メモリ用アドレス演算部11の読み出し用セレ
クタ21、書き込み用セレクタ23、およびワークメモリ用
アドレス演算部13の読み出し用セレクタ31、書き込み用
セレクタ33は、それぞれインストラクションレジスタ49
からの画像メモリ用読み出し選択信号SR1、画像メモリ
用書き込み選択信号SW1、ワークメモリ用読み出し先端
信号SR2、ワークメモリ用書き込み選択信号SW2によって
前記４つの入力アドレス信号のいずれかを選択し得るよ
うになっている。

更に、画像メモリ用アドレス演算部11の読み出し用マス
ク回路25、書き込み用マスク回路27、およびワークメモ
リ用アドレス演算部13の読み出し用マスク回路35、書き
込み用マスク回路37は、それぞれインストラクションレ
ジスタ49からの画像メモリ用読み出しマスク信号MR1、
画像メモリ用書き込みマスク信号MW1、ワークメモリ用
読み出しマスク信号MR2、ワークメモリ用書き込みマス
ク信号MW2によって入力アドレス信号をマスクし得るよ
うになっている。また、画像メモリ用アドレス演算部11
の出力セレクタ29は、クロック信号によって読み出し用
マスク回路25または書き込み用マスク回路27からのアド
レス信号を交互に選択し、ワークメモリ用アドレス演算
部13の出力セレクタ39は、クロック信号によって読み出
し用マスク回路35または出力セレクタ39からのアドレス
信号を交互に選択し得るようになっている。なお、イン
ストラクションレジスタ49は、ホストプロセッサ７から
データが書き込まれるようになっており、一度書き込み
を行った後、カウンタ45を制御することにより画面１枚
を掃引すれば処理が行われるようになっている。

前記各マスク回路25,27,35,37の一例が第３図（ａ）に
示され、その真理値表が第３図（ｂ）に示されている。
同図において、Dij（Di0〜Din）は各セレクタ21,23,31,
33からの出力アドレス信号であり、Doj（Do₀〜Don）は
各マスク回路25,27,35,37の出力アドレス信号であり、M
aj（Ma₀〜Man）およびMbj（Mb₀〜Mbn）はインストラク
ションレジスタ49から供給されるマスク信号、すなわち
画像メモリ用読み出しマスク信号MR1、画像メモリ用書
き込み信号MW1、およびワークメモリ用読み出しマスク
信号MR2、ワークメモリ用書き込みマスク信号MW2であ
る。

第３図（ａ）に示すマスク回路は、図示のように２段に
接続された複数のナンド回路51,52,・・・,53,61,62,・
・・,63で構成され、上述した各信号に対して第３図
（ｂ）の真理値表に示すようなマスク動作をビット単位
の論理演算で行うことができるようになっている。すな
わち、マスク信号Maj＝0,Mbj＝０の場合には、出力アド
レス信号Doj＝１であり、マスク信号Maj＝0,Mbj＝１の
場合には、出力アドレス信号Doj＝０であり、マスク信
号Maj＝1,Mbj＝０の場合には、出力アドレス信号Doj＝
１であり、マスク信号Maj＝1,Mbj＝１の場合には、出力
アドレス信号Doj＝Dij、すなわち各セレクタの出力アド
レス信号がそのまま出力されるようになっている。な
お、アドレス信号のビット長は画像メモリ３の大きさや
枚数で決定するが、画像メモリ３が例えば512x512を４
枚持っているとすると、20ビット必要である。一方、ワ
ークメモリ９は画像メモリ９の１枚分あればよいが、本
実施例では一例として20ビットと仮定する。

次に作用を説明する。

まず、ある画面から他の画面に画像データを転送する場
合の処理を説明する。

この場合には、画像メモリ３用のアドレスのみ設定すれ
ばよい。画像メモリ３の読み出し用セレクタ21はアドレ
ス発生部17のカウンタ45からのカウント値を選択し、書
き込み用セレクタ23はカウンタ45のカウント値に加算器
47でバイアスを加えたバイアス加算器を選択するように
インストラクションレジスタ49からの画像メモリ用読み
出し選択信号SR1および画像メモリ用書き込み選択信号S
W1によって設定される。バイアス値は画面転送の場合の
パイプライン段数のマイナス値をとったものに設定され
る。また、読み出し用マスク回路25は転送前の画面を示
すマスク値を設定され、書き込み用マスク回路27は転送
先の画面を示すマスク値を設定されるようにインストラ
クションレジスタ49からの画像メモリ用読み出しマスク
信号MR1および画像メモリ用書き込みマスク信号MW1によ
って設定される。

例えば、512x512の画像メモリが４枚あったとして、ア
ドレスの下位18ビットが画像の内部のアドレスを示し、
上位２ビットが画面を示すものとして、第０画面から第
２画面に転送するものとすると、第３図に示したよう
に、読み出し用マスク回路25に対しては、Ma₁₈＝0,Ma₁₉
＝0,Mb₁＝1,Mb₁₉＝１のマスク値が設定され、書き込み
用マスク回路27に対しては、Ma₁₈＝0,Ma₁₉＝0,Mb₁₈＝1,
Mb₁₉＝０のマスク値が設定され、その他のビットはすべ
てMaj＝1,Mbj＝１を設定される。そして、このように設
定された後、アドレス発生部17のカウンタ45を制御する
ことにより、画面を順次走査しながら、第０画面の画像
データを第２画面に転送することができる。

次に、空間フィルタ等において、ワークメモリ９を任意
段数のディレイ回路（ラインディレイがよく使用され
る）として使用する場合について説明する。

画像メモリ用アドレス演算部11に対しては、上述した転
送動作の場合と同様に設定すればよい。また、ワークメ
モリ用アドレス演算部13も同様に読み出し用セレクタ31
はアドレス発生部17のカウンタ45からのカウント値を選
択し、書き込み用セレクタ33はカウンタ45のカウント値
に加算器47でバイアスを加えたバイアス加算値を選択す
るようにインストラクションレジスタ49からのワークメ
モリ用読み出し選択信号SR2およびワークメモリ用書き
込み選択信号SW2によって設定される。バイアス値は所
望のディレイ分の値（正の値）を設定される。ディレイ
が大きくない場合には（例えば、数ライン分）、ワーク
メモリ９全体を用いる必要はない。例えば、３ラインの
ディレイの場合には、１ラインが512とすれば、512x3だ
けのメモリがあればよい。従って、ワークメモリ９のう
ち、使用してもよい領域をマスクの上位アドレスに対応
した所で設定する。例えば、２進アドレス「1100000000
000」から「1111111111111」までの４ライン分のメモリ
を使用する場合には、Ma₀〜Ma₁₀＝1,Mb₀〜Mb₁₀＝1,Ma₁₁
〜Ma₁₂＝0,Mb₁₁〜Mb₁₂＝0,Ma₁₃〜Ma₁₉＝0,Mb₁₃〜Mb₁₉＝
１と設定すれば、この４ライン分以外のワークメモリ９
の内容は保存されることになる。このように設定した
後、ワークメモリ９に対する読み出しおよび書き込みを
クロック毎に繰り返しながら、カウンタ45を制御して、
順次走査することにより、ワークメモリ９の読み出し値
は画像メモリ３の読み出し値を指定バイアス分だけディ
レイさせたものとなる。

次に、LUTによる濃度変換について説明する。

LUTでは、テーブルデータをワークメモリ９に予め設定
しておく。濃淡階調分のメモリを使用するだけである。
アドレスは画像メモリ３のデータの値で設定できるの
で、ワークメモリ９の読み出し用セレクタ31はデータ演
算部15の出力を選択するように設定される。LUTでは、
ワークメモリ９に書き込まないので、書き込みアドレス
は何でもよい。マスクは前述したディレイの場合と同様
に使用するエリアを設定する。例えば、画像データが８
ビットで、２進アドレスの「10000000000000」から「10
000011111111」までを使用する場合には、Ma₀〜Ma₇＝1,
Mb₀〜Mb₇＝1,Ma₈〜Ma₁₂＝0,Mb₈〜Mb₁₂＝1,Ma₁₃＝0,Mb₁₃
＝0,Ma₁₄〜Ma₁₉＝0,Mb₁₄〜Mb₁₉＝１に設定すればよいこ
とになる。そして、データ演算部15から画像データを送
出すれば、ワークメモリ９からは変換後のデータが得ら
れ、画像メモリ３に転送すればよいことになる。

〔発明の効果〕

以上説明したように、本発明によれば、カウンタからの
出力アドレス値、バイアスを加えたアドレス値、データ
演算部からの出力アドレス値のいずれかをセレクタ手段
によって選択し、この選択したアドレス値をビット単位
でマスクして所望のアドレス値を簡単かつ自在に設定す
ることができるようになっているので、画像メモリおよ
びワークメモリの一部のみを簡単に使用して、画面の切
り換え、ウィンドウの設定等を簡単に行うことができる
とともに、回転やLUT機能のようなアドレス演算が必要
な場合にもデータ演算部で計算して簡単に使用すること
ができる。

【図面の簡単な説明】

第１図は本発明の一実施例に係わる画像処理装置のアド
レス演算部の構成を示すブロック図、第２図は第１図の
画像処理装置のアドレス演算部に使用されている画像メ
モリ用アドレス演算部およびワークメモリ用アドレス演
算部の詳細な構成を示すブロック図、第３図（ａ），
（ｂ）はそれぞれ第１図の画像処理装置のアドレス演算
部に使用されているマスク回路の構成を示すブロック図
および真理値表、第４図は従来の画像処理装置の構成を
示すブロック図、第５図は第４図の画像処理装置に使用
されている従来のアドレス発生部の構成を示すブロック
図である。 ３…画像メモリ、 ７…ホストプロセッサ、 ９…ワークメモリ、 11…画像メモリ用アドレス演算部、 13…ワークメモリ用アドレス演算部、 15…データ演算部、 17…アドレス発生部、 21,23,31,33…セレクタ、 25,27,35,37…マスク回路、 45…カウンタ、 47…加算器。

Claims (1)

【特許請求の範囲】
1. 【請求項１】画像メモリおよびワークメモリを独立にア
   ドレシングできる画像処理装置のアドレス演算部であっ
   て、画像メモリ用アドレス演算部とワークメモリ用アド
   レス演算部とを有し、該画像メモリ用アドレス演算部お
   よびワークメモリ用アドレス演算部の各々は、カウンタ
   から出力されるアドレス値、該アドレス値にバイアスを
   加えたアドレス値およびデータ演算部から出力されるア
   ドレス値のいずれかを選択する読み出し用セレクタ手段
   および書き込み用セレクタ手段と、該読み出し用セレク
   タ手段および書き込み用セレクタ手段からそれぞれ出力
   される読み出し用アドレス値および書き込み用アドレス
   値をそれぞれビット単位でマスクする読み出し用マスク
   手段および書き込み用マスク手段と、該読み出し用マス
   ク手段および書き込み用マスク手段から出力される読み
   出し用アドレス値または書き込み用アドレス値を選択
   し、対応するメモリに供給する出力セレクタ手段とを有
   することを特徴とする画像処理装置のアドレス演算部。