JPH0691140B2 - 半導体集積回路 - Google Patents
半導体集積回路Info
- Publication number
- JPH0691140B2 JPH0691140B2 JP61163040A JP16304086A JPH0691140B2 JP H0691140 B2 JPH0691140 B2 JP H0691140B2 JP 61163040 A JP61163040 A JP 61163040A JP 16304086 A JP16304086 A JP 16304086A JP H0691140 B2 JPH0691140 B2 JP H0691140B2
- Authority
- JP
- Japan
- Prior art keywords
- test
- input
- semiconductor integrated
- functional blocks
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 17
- 238000012360 testing method Methods 0.000 claims description 37
- 238000001514 detection method Methods 0.000 claims description 8
- 238000000034 method Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 4
- 238000011990 functional testing Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 2
- 238000007429 general method Methods 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000010998 test method Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/316—Testing of analog circuits
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体集積回路に関し、特に大規模で複数のま
とまった機能ブロックを含む半導体集積回路を効率良く
試験するための回路構成に関する。
とまった機能ブロックを含む半導体集積回路を効率良く
試験するための回路構成に関する。
近年、半導体集積回路の製造微細化技術の著しい進歩と
装置の小型化，システム化の要求により、半導体集積回
路の大規模化，複合化が進んでいる。
装置の小型化，システム化の要求により、半導体集積回
路の大規模化，複合化が進んでいる。
すなわち、従来複数の半導体集積回路によって構成して
いた機能を１つの半導体集積回路チップにより構成する
システム化の傾向が著しい。
いた機能を１つの半導体集積回路チップにより構成する
システム化の傾向が著しい。
このため、半導体集積回路は、内部領域に従来標準品と
して得ていたまとまった機能を有する機能ブロックを複
数搭載している大規模半導体集積回路も少なくない。
して得ていたまとまった機能を有する機能ブロックを複
数搭載している大規模半導体集積回路も少なくない。
このような半導体集積回路をテストする手段として最も
一般的な方法が回路分割法であり、広く用いられてい
る。この方法は、第３図に示すように、半導体集積回路
100をまとまった機能単位で複数の機能ブロック130〜13
3に分割し、テスト時にはテストしようとする機能ブロ
ックに直接チップの入出力端子110を使用して入力パタ
ーンを供給し、出力信号を出力端子120へ出力して、各
機能ブロックの機能試験を行なうものである。
一般的な方法が回路分割法であり、広く用いられてい
る。この方法は、第３図に示すように、半導体集積回路
100をまとまった機能単位で複数の機能ブロック130〜13
3に分割し、テスト時にはテストしようとする機能ブロ
ックに直接チップの入出力端子110を使用して入力パタ
ーンを供給し、出力信号を出力端子120へ出力して、各
機能ブロックの機能試験を行なうものである。
今、第４図に機能ブロック130〜132について機能試験を
行なう場合の回路構成を示す。各機能ブロック130〜132
の入力には、通常信号とテスト用信号とを切り換える入
力切り換え回路140〜142が挿入されており、モード切換
端子111から入力されるモード切り換え入力信号により
切り換えを行なう。テストモード時には、テスト入力信
号が選択され、各機能ブロックには、直接入力端子110
からテスト信号がテスト入力信号入力線160から供給さ
れ、機能ブロック（130〜132）の出力が後段に接続され
た出力選択回路180により試験しようとしている機能ブ
ロック130の出力を選択し、出力端子120から出力し、機
能試験を行なっていた。このように、出力選択回路180
により、順次機能ブロック131,132からのテスト用出力
を切り換えて、各機能ブロック130〜132をテストしてい
た。
行なう場合の回路構成を示す。各機能ブロック130〜132
の入力には、通常信号とテスト用信号とを切り換える入
力切り換え回路140〜142が挿入されており、モード切換
端子111から入力されるモード切り換え入力信号により
切り換えを行なう。テストモード時には、テスト入力信
号が選択され、各機能ブロックには、直接入力端子110
からテスト信号がテスト入力信号入力線160から供給さ
れ、機能ブロック（130〜132）の出力が後段に接続され
た出力選択回路180により試験しようとしている機能ブ
ロック130の出力を選択し、出力端子120から出力し、機
能試験を行なっていた。このように、出力選択回路180
により、順次機能ブロック131,132からのテスト用出力
を切り換えて、各機能ブロック130〜132をテストしてい
た。
上述した従来の回路分割によるテスト回路では、着目し
た特定のまとまった機能ブロックを、１つづつ選択して
テストを行なっていたので、同一の機能ブロックを複数
含んでいる場合、同じ内容のテスト信号を同一の機能ブ
ロックの数分繰り返し供給する必要があり、このため、
テスト信号が長大になったり、テスト時間が長くなると
いう欠点があった。他のテスト方法として、効率良いテ
ストが行なえるように、第５図に示すような同一機能を
有する機能ブロック130,131に対して共通のテスト用入
力信号を入力端子110からテスト入力信号線160を介して
供給し各機能ブロック130,131の各々同じ出力信号を論
理積ゲートを用いた一致検出回路181に入力して、同一
機能ブロック130,131に対する機能試験を一括して行な
う方法もあった。この方法では常に同一の入力信号が複
数の機能ブロックに供給されるため、一致検出回路181
に故障がある場合や機能ブロック130,131に共通の故障
があった場合にはこのような誤動作を検出できない欠点
があった。
た特定のまとまった機能ブロックを、１つづつ選択して
テストを行なっていたので、同一の機能ブロックを複数
含んでいる場合、同じ内容のテスト信号を同一の機能ブ
ロックの数分繰り返し供給する必要があり、このため、
テスト信号が長大になったり、テスト時間が長くなると
いう欠点があった。他のテスト方法として、効率良いテ
ストが行なえるように、第５図に示すような同一機能を
有する機能ブロック130,131に対して共通のテスト用入
力信号を入力端子110からテスト入力信号線160を介して
供給し各機能ブロック130,131の各々同じ出力信号を論
理積ゲートを用いた一致検出回路181に入力して、同一
機能ブロック130,131に対する機能試験を一括して行な
う方法もあった。この方法では常に同一の入力信号が複
数の機能ブロックに供給されるため、一致検出回路181
に故障がある場合や機能ブロック130,131に共通の故障
があった場合にはこのような誤動作を検出できない欠点
があった。
本発明の半導体集積回路は、機能毎にまとめられた複数
の機能ブロックを有し、各機能ブロックに入力する入力
信号を通常入力信号と試験用入力信号とに切り換える手
段と、試験用入力信号を複数の機能ブロックに共通に入
力するか特定の機能ブロックに入力するかを切り換える
手段を有している。
の機能ブロックを有し、各機能ブロックに入力する入力
信号を通常入力信号と試験用入力信号とに切り換える手
段と、試験用入力信号を複数の機能ブロックに共通に入
力するか特定の機能ブロックに入力するかを切り換える
手段を有している。
次に、本発明について、図面を参照して説明する。
第１図は本発明の一実施例を示す図である。複数の入力
端子110と出力端子120とを有する半導体集積回路100内
では複数の機能ブロックに分かれており、このうち機能
ブロック130,131,132は同じ機能を持っている。各機能
ブロック130,131,132の中では通常入力信号線150とテス
ト入力信号線160との入力切り換えをモード切り換え端
子111からのモード切り換え信号で行う入力切り換え回
路140,141,142が形成されている。更に、選択信号発生
回路170を有し、選択信号171によって機能ブロック130
と131とが同じテスト入力信号を同時に受けるか、異な
る時間に受けるかを制御している。180は出力選択回
路、181は論理積ゲート回路である。
端子110と出力端子120とを有する半導体集積回路100内
では複数の機能ブロックに分かれており、このうち機能
ブロック130,131,132は同じ機能を持っている。各機能
ブロック130,131,132の中では通常入力信号線150とテス
ト入力信号線160との入力切り換えをモード切り換え端
子111からのモード切り換え信号で行う入力切り換え回
路140,141,142が形成されている。更に、選択信号発生
回路170を有し、選択信号171によって機能ブロック130
と131とが同じテスト入力信号を同時に受けるか、異な
る時間に受けるかを制御している。180は出力選択回
路、181は論理積ゲート回路である。
今、モード入力切り換え端子111にテストモードとなる
信号を印加し、各機能ブロックの入力切り換え回路140,
141,142……はテスト用入力信号を入力とするように切
り換えておく。次に、選択信号発生回路170への入力信
号を制御して、出力選択回路180を論理積ゲート回路181
の信号列が選択されるようにする。これにより機能ブロ
ック130及び131は、入力端子群110より直接テスト信号
が同時に供給され、両者の信号の論理積を181を介して
セレクター回路に入力し、出力端子群120へ出力信号を
出力することにより、１回のテスト信号パターンの印加
で、同一の機能ブロック130,131が試験される。
信号を印加し、各機能ブロックの入力切り換え回路140,
141,142……はテスト用入力信号を入力とするように切
り換えておく。次に、選択信号発生回路170への入力信
号を制御して、出力選択回路180を論理積ゲート回路181
の信号列が選択されるようにする。これにより機能ブロ
ック130及び131は、入力端子群110より直接テスト信号
が同時に供給され、両者の信号の論理積を181を介して
セレクター回路に入力し、出力端子群120へ出力信号を
出力することにより、１回のテスト信号パターンの印加
で、同一の機能ブロック130,131が試験される。
次に、選択信号発生回路への入力信号を制御して、例え
ば、機能ブロック131への入力が無効になるように選択
信号171を設定する。これにより機能ブロック131の出力
状態を保持した状態で、機能ブロック130へは新しい入
力信号を供給し、出力状態を機能ブロック131と異なる
状態に設定できる。
ば、機能ブロック131への入力が無効になるように選択
信号171を設定する。これにより機能ブロック131の出力
状態を保持した状態で、機能ブロック130へは新しい入
力信号を供給し、出力状態を機能ブロック131と異なる
状態に設定できる。
〔実施例２〕 次に本発明の他の実施例を第２図に示す。
第１図の実施例と同様、機能ブロック130と131と同一の
機能を有するもので、モード切り換え信号により、テス
トモードに設定し、機能ブロック130と131への入力信号
を入力端子群110から直接供給する。各々対応する機能
ブロックの出力信号を一致検出回路190へ入力し、出力
端子120により、一致性を検出する。次に選択信号発生
回路170への入力を制御して、機能ブロック131への入力
信号が無効になるようにする。これにより機能ブロック
131の出力状態を保持しつつ機能ブロック130へ新たな状
態の設定が可能になる。このようにして２つの機能ブロ
ックの出力状態を異なるように設定できるため、従来検
出できなかった機能ブロックの共通故障や一致検出回路
の故障のために検出できなかった機能ブロックの故障を
検出でき、かつ、出力端子として着目すべき端子を１本
に抑えられ、テスト用端子数を低減できる利点がある。
機能を有するもので、モード切り換え信号により、テス
トモードに設定し、機能ブロック130と131への入力信号
を入力端子群110から直接供給する。各々対応する機能
ブロックの出力信号を一致検出回路190へ入力し、出力
端子120により、一致性を検出する。次に選択信号発生
回路170への入力を制御して、機能ブロック131への入力
信号が無効になるようにする。これにより機能ブロック
131の出力状態を保持しつつ機能ブロック130へ新たな状
態の設定が可能になる。このようにして２つの機能ブロ
ックの出力状態を異なるように設定できるため、従来検
出できなかった機能ブロックの共通故障や一致検出回路
の故障のために検出できなかった機能ブロックの故障を
検出でき、かつ、出力端子として着目すべき端子を１本
に抑えられ、テスト用端子数を低減できる利点がある。
以上説明したように、本発明は機能ブロックに分けて搭
載した半導体集積回路を回路分割法により試験する場
合、試験用入力信号を各機能ブロックに対して共通に供
給することと特定の機能ブロックに選択的に供給するこ
ととを切り換える手段を具備することにより、短い試験
用入力パターンで、故障検出率の高い試験ができる効果
がある。
載した半導体集積回路を回路分割法により試験する場
合、試験用入力信号を各機能ブロックに対して共通に供
給することと特定の機能ブロックに選択的に供給するこ
ととを切り換える手段を具備することにより、短い試験
用入力パターンで、故障検出率の高い試験ができる効果
がある。
更に本発明の別の効果として、上記構成により、効率の
良い機能ブロックの初期状態の設定が可能となり、試験
用入力パターンの作成を容易にできる効果がある。
良い機能ブロックの初期状態の設定が可能となり、試験
用入力パターンの作成を容易にできる効果がある。
第１図は、本発明の一実施例を示すブロック図、第２図
は本発明の別の実施例を示すブロック図、第３図は回路
分割法を説明するためのブロック図、第４図，第５図は
従来例を示すブロック図である。 100……半導体集積回路、110……入力端子群、111……
モード切り換え入力端子、120……出力端子群／出力端
子、130〜133……機能ブロック、140〜142……入力切り
換え回路、150……通常入力信号、160……テスト用入力
信号、170……選択信号発生回路、171……選択信号、18
0……出力選択回路、181……一致検出回路、190……一
致検出回路。
は本発明の別の実施例を示すブロック図、第３図は回路
分割法を説明するためのブロック図、第４図，第５図は
従来例を示すブロック図である。 100……半導体集積回路、110……入力端子群、111……
モード切り換え入力端子、120……出力端子群／出力端
子、130〜133……機能ブロック、140〜142……入力切り
換え回路、150……通常入力信号、160……テスト用入力
信号、170……選択信号発生回路、171……選択信号、18
0……出力選択回路、181……一致検出回路、190……一
致検出回路。
Claims (2)
- 【請求項１】機能毎にまとまった複数の機能ブロックを
含む半導体集積回路において、前記各機能ブロックに対
する入力を通常入力信号と試験用入力信号とで切り換え
る手段と、複数の前記機能ブロックに前記試験用入力信
号を同時に供給する手段と、特定の機能ブロックに前記
試験用入力信号を供給する手段とを具備することを特徴
とする半導体集積回路。 - 【請求項２】同じ機能ブロックの同一機能の出力端子は
一致検出回路に接続されていることを特徴とする特許請
求の範囲第１項記載の半導体集積回路。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61163040A JPH0691140B2 (ja) | 1986-07-11 | 1986-07-11 | 半導体集積回路 |
| US07/071,068 US4837765A (en) | 1986-07-11 | 1987-07-08 | Test control circuit for integrated circuit |
| DE19873723121 DE3723121A1 (de) | 1986-07-11 | 1987-07-13 | Pruefsteuerschaltung fuer integrierte schaltungen |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61163040A JPH0691140B2 (ja) | 1986-07-11 | 1986-07-11 | 半導体集積回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6318636A JPS6318636A (ja) | 1988-01-26 |
| JPH0691140B2 true JPH0691140B2 (ja) | 1994-11-14 |
Family
ID=15766038
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61163040A Expired - Fee Related JPH0691140B2 (ja) | 1986-07-11 | 1986-07-11 | 半導体集積回路 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US4837765A (ja) |
| JP (1) | JPH0691140B2 (ja) |
| DE (1) | DE3723121A1 (ja) |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2594130B2 (ja) * | 1988-09-02 | 1997-03-26 | 三菱電機株式会社 | 半導体回路 |
| JPH02181677A (ja) * | 1989-01-06 | 1990-07-16 | Sharp Corp | Ｌｓｉのテストモード切替方式 |
| US5043986A (en) * | 1989-05-18 | 1991-08-27 | At&T Bell Laboratories | Method and integrated circuit adapted for partial scan testability |
| JPH03211481A (ja) * | 1990-01-17 | 1991-09-17 | Nec Corp | Ｌｓｉテスト回路 |
| US5115437A (en) * | 1990-03-02 | 1992-05-19 | General Electric Company | Internal test circuitry for integrated circuits using token passing to select testing ports |
| US5168499A (en) * | 1990-05-02 | 1992-12-01 | California Institute Of Technology | Fault detection and bypass in a sequence information signal processor |
| US5509019A (en) * | 1990-09-20 | 1996-04-16 | Fujitsu Limited | Semiconductor integrated circuit device having test control circuit in input/output area |
| JP2643585B2 (ja) * | 1990-11-05 | 1997-08-20 | 日本電気株式会社 | 集積回路 |
| JPH0785101B2 (ja) * | 1991-03-20 | 1995-09-13 | 株式会社東芝 | 論理信号検査方法及び検査装置 |
| JPH05256911A (ja) * | 1991-09-30 | 1993-10-08 | Hughes Aircraft Co | 集積回路の入力および出力の電気パラメータの試験方法 |
| US5341314A (en) * | 1992-09-02 | 1994-08-23 | At&T Bell Laboratories | Method for generating a test to detect differences between integrated circuits |
| US5379302A (en) * | 1993-04-02 | 1995-01-03 | National Semiconductor Corporation | ECL test access port with low power control |
| US5864565A (en) | 1993-06-15 | 1999-01-26 | Micron Technology, Inc. | Semiconductor integrated circuit having compression circuitry for compressing test data, and the test system and method for utilizing the semiconductor integrated circuit |
| US6055661A (en) * | 1994-06-13 | 2000-04-25 | Luk; Fong | System configuration and methods for on-the-fly testing of integrated circuits |
| DE19842208A1 (de) | 1998-09-15 | 2000-04-06 | Siemens Ag | Integrierter Schaltkreis mit zwei Betriebszuständen |
| JP3464649B2 (ja) * | 2000-12-27 | 2003-11-10 | 松下電器産業株式会社 | 送信装置、受信装置および通信方法 |
| US7653505B1 (en) * | 2008-03-14 | 2010-01-26 | Xilinx, Inc. | Method and apparatus for testing a controlled impedance buffer |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2330014A1 (fr) * | 1973-05-11 | 1977-05-27 | Ibm France | Procede de test de bloc de circuits logiques integres et blocs en faisant application |
| US4241307A (en) * | 1978-08-18 | 1980-12-23 | International Business Machines Corporation | Module interconnection testing scheme |
| EP0104293B1 (fr) * | 1982-09-28 | 1986-12-30 | International Business Machines Corporation | Dispositif pour le chargement et la lecture de différentes chaînes de bascules dans un système de traitement de données |
| US4503537A (en) * | 1982-11-08 | 1985-03-05 | International Business Machines Corporation | Parallel path self-testing system |
-
1986
- 1986-07-11 JP JP61163040A patent/JPH0691140B2/ja not_active Expired - Fee Related
-
1987
- 1987-07-08 US US07/071,068 patent/US4837765A/en not_active Expired - Lifetime
- 1987-07-13 DE DE19873723121 patent/DE3723121A1/de active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| US4837765A (en) | 1989-06-06 |
| JPS6318636A (ja) | 1988-01-26 |
| DE3723121A1 (de) | 1988-02-18 |
| DE3723121C2 (ja) | 1992-05-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0691140B2 (ja) | 半導体集積回路 | |
| JPS63153483A (ja) | 半導体集積回路 | |
| JPH03214638A (ja) | 半導体ウェハ | |
| JP3130769B2 (ja) | 半導体装置 | |
| JPH02245681A (ja) | 複合型集積回路 | |
| JPS61133727A (ja) | カウンタ故障分離回路 | |
| JP3190827B2 (ja) | 半導体装置およびそのテスト方法 | |
| JPH07117575B2 (ja) | 半導体集積回路 | |
| JPS63207166A (ja) | 半導体集積回路 | |
| JPH01293650A (ja) | 集積回路 | |
| JP2647209B2 (ja) | 電気回路の試験方法 | |
| JPH03252574A (ja) | 半導体集積回路 | |
| JPS61170835A (ja) | 論理集積回路パツケ−ジ | |
| JPH0284763A (ja) | 集積回路 | |
| JP3119568B2 (ja) | 半導体集積回路 | |
| JP2538074B2 (ja) | 論理集積回路 | |
| JPH0827330B2 (ja) | 集積回路のテスト方法 | |
| JPH04170065A (ja) | 半導体集積回路 | |
| JPS6298658A (ja) | 集積回路 | |
| JPH0493780A (ja) | 半導体集積回路 | |
| JPH01267475A (ja) | 論理集積回路 | |
| JPS6197941A (ja) | 半導体ウエハにおけるテスト回路部 | |
| JPH04215081A (ja) | テスト回路内蔵大規模マクロブロック装置 | |
| JPS62147758A (ja) | 半導体装置 | |
| JPH0247573A (ja) | 半導体集積回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |