JPH0827330B2 - 集積回路のテスト方法 - Google Patents

集積回路のテスト方法

Info

Publication number
JPH0827330B2
JPH0827330B2 JP62236563A JP23656387A JPH0827330B2 JP H0827330 B2 JPH0827330 B2 JP H0827330B2 JP 62236563 A JP62236563 A JP 62236563A JP 23656387 A JP23656387 A JP 23656387A JP H0827330 B2 JPH0827330 B2 JP H0827330B2
Authority
JP
Japan
Prior art keywords
test
terminal
block
output
functional block
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP62236563A
Other languages
English (en)
Other versions
JPS6479674A (en
Inventor
正大 栗原
弘 丹羽
正博 片岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP62236563A priority Critical patent/JPH0827330B2/ja
Publication of JPS6479674A publication Critical patent/JPS6479674A/ja
Publication of JPH0827330B2 publication Critical patent/JPH0827330B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Tests Of Electronic Circuits (AREA)

Description

【発明の詳細な説明】 産業上の利用分野 本発明は集積回路のテスト回路に関するものである。
従来の技術 集積回路の大規模化が進むにつれて、多機能ブロック
のワンチップ化が進んで来ている。
多機能のワンチップ化により、実装面積の縮小、装置
の小型化が可能となり、集積回路の応用分野が拡大して
来ている。
多機能のワンチップ化により、一つの機能ブロックの
出力信号が他の機能ブロックの入力信号となる回路が発
生する。この様な大規模集積回路(LSI)をテストする
場合には、一つの機能ブロックを動作して次のブロック
への信号の論理レベルが、“H"と“L"になる様にしなけ
ればならない。このためには長大なテストパターンとテ
スト時間が必要となる。
発明が解決しようとする問題点 複数個の機能ブロックよりなる集積回路をワンチップ
としてテストすると、テストパターン数の増大と、テス
ト時間の増大が問題となる。なおこの不都合を除くため
のテスト方法として複数個の機能ブロックを各別にテス
トする方法が考えられる。この方法によればテスト時間
の短縮は計れるが、テスト用の端子数が増加する問題が
ある。
問題点を解決するための手段 本発明は、テスト用の端子を増設することなく機能ブ
ロックごとのテストを可能にしてテスト時間の短縮とテ
スタビリティの向上を計ることを目的とするものであ
る。
テストモード時に、テストする被テスト機能ブロック
に外部から直接入力または出力している端子は、そのま
まテスト信号の入力端子または出力端子として使用し、
前記被テスト機能ブロックへの他の機能ブロックからの
入力信号は、通常動作モード時に、前記被テスト機能ブ
ロック以外の前記機能ブロックの出力端子として使用し
ている端子を切り替えて入力端子として使用して外部か
ら直接入力し、前記被テスト機能ブロックから他の機能
ブロックへの出力信号は、通常動作モード時に、前記被
テスト機能ブロック以外の前記機能ブロックの入力端子
として使用している端子を切り替えて出力端子として使
用して外部へ直接出力することにある。
作 用 本発明の集積回路によれば通常使用モードで使用する
端子が、テストモード時には、テスト端子用として使用
され、さらにテスト信号が時分割されて使用されるた
め、テスト用としての端子を特別に増設することなく、
集積回路のテストが出来、テスタビリティの向上とテス
ト時間の短縮がはかられる。
実施例 (実施例1) 第1図に二つの機能ブロックにより構成された集積回
路を示す。端子Aは通常動作モードではブロック1の入
力端子、端子Bは出力端子、端子Cはブロック2の入力
端子、端子Dは出力端子である。ブロック1と2の間に
は、それぞれ、入力と出力の信号がある場合を示してい
る。第2図および第3図は、二つの機能ブロックに、各
別にテストするためのテスト回路を付加した、本発明の
実施例を示す。
なお、第2図は、ブロック1をテストするモードの例
を示している。
ブロック1をテストするときには、切換スイッチSWの
接点が図示する関係で開閉され、さらにテストタイミン
グ信号T1が“H"となり、テストタイミング信号T2が“L"
となる。ブロック1の入力信号は、端子Aから直接入力
する信号と、D端子より入力するテスト信号である。こ
のテスト信号の入力により通常動作モードではブロック
2を動作させ、その出力をブロック1に入力することと
同等の状況が成立する。ブロック1からの出力信号は、
テストタイミング信号T2が“L"であるため端子Bから直
接出力される。
すなわち、通常動作モードでは、ブロック1からブロ
ック2へ向けて出力される信号が、テストタイミングで
は、C端子へテスト信号として出力され、この信号をテ
ストすることができる。
したがって、ブロック1のテストにあたり、ブロック
2を動作させて、その出力をブロック1へ入力し、ブロ
ック1をテストすることなしに、直接ブロック1の出力
をテストできる。
第3図は、ブロック2をテストする場合の例を示して
いる。ブロック2をテストするときには、テストタイミ
ングT2が“H"となり、T1が“L"となる。また、ブロック
1とブロック2の間の切換えスイッチも、SWがブロック
1のテスト時とは逆の開閉関係となるように切換えられ
る。
ブロック2をテストするときには、端子Bと端子Cか
ら信号を入力し、端子Aと端子Dから信号を出力する。
すなわち、ブロック1を介さずに、直接ブロック2に
テスト信号を入力し、かつ出力させることができる。第
2図および第3図で示すように、通常動作モードでは、
入力端子である端子をテストモードでは出力端子として
使用し、また、通常動作モードでは、出力端子である端
子をテストモードでは入力端子として使用することで、
通常動作モードで使用している端子を、テストモード
で、共用しているため、テスト信号用としての特別な端
子の増加はないし、かつ、入力端子および出力端子をそ
のまま入力端子および出力端子として使用する場合より
スイッチは少なくてよく、スイッチ切り替えのための回
路も簡単である。これにより、チップサイズの増大も極
力抑えることができる。また、ブロック間の信号を直接
端子から入出し、テストするために、テスタビリティの
向上とテスト時間の短縮ができる。
通常動作モードではテストタイミング信号T1,T2が
“L"となりブロック間の切換えスイッチは、通常動作モ
ードの接続(第1図の接続)に切換わる。
(実施例2) 第4図に三つのブロックにより構成された集積回路を
示す。端子E,G,Iはブロック3,4,5のための入力端子、端
子F,H,Jはブロック3,4,5の出力端子である。
第5図,第6図および第7図は、機能ブロックごとに
テストし、テスト信号を時分割で同一信号線に送り、複
数の信号を送受する本発明の実施例を示す。
第5図に、ブロック3をテストするためのテスト回路
を付加した例を示す。
ブロック3をテストする場合には、テストタイミング
信号T3が“H"となり、テストタイミング信号T4,T5は
“L"となる。ブロック3のテスト時には、端子Eと端子
Hと端子Jから、ブロック3に信号が入力され、ブロッ
ク3の出力は端子Fと端子Gと端子Iを通して出力され
る。
第6図に、ブロック4をテストする場合のテスト回路
図を示す。ブロック4をテストするときには、テストタ
イミグ信号T4が“H"となりテストタイミング信号T3,T5
が“L"となる。ブロック4のテストモート時には、端子
Gと端子Fと端子Jが入力端子となり、端子Hと端子E
と端子Iが出力端子となる。
第7図に、ブロック5をテストする場合のテスト回路
図を示す。ブロック5をテストするテストモード時には
テストタイミング信号T5が“H"となり、テストタイミン
グ信号T3,T4が“L"となる。ブロック5のテスト時に
は、端子Iと端子Fと端子Hが入力端子となり、端子J
と端子Eと端子Gが出力端子となる。通常動作モードで
は、テストタイミング信号T3,T4,T5のすべてを“L"と
し、切換えスイッチSWを各ブロック間で信号の送受が行
われる様に切換えることにより第4図の回路状態を成立
させる。
以上実施例として、2機能ブロックと3機能ブロック
の集積回路を示したが、より多くの機能ブロックになり
また、ブロック間の信号線が増加する場合にはテスト信
号線を時分割で使用することにより、テスト端子数の減
少の効果はより顕著になる。
発明の効果 本発明の集積回路のテスト方法は、通常動作モードで
の信号端子とテストモードでのテスト端子とを共用させ
るとともに、テスト信号を時分割使用することにより、
テスト信号用の端子を特別に増設することなく、複数ブ
ロックにより構成されている集積回路を、機能ブロック
ごとにテストすることを可能とするものであり、テスタ
ビリティの向上と、テスト時間の短縮を計ることができ
る。
【図面の簡単な説明】
第1図は二つの機能ブロックを有する集積回路を示す
図、第2図は二つの機能ブロックからなる集積回路の一
方のブロックをテストするモードのテスト回路例を示す
図、第3図は二つの機能ブロックからなる集積回路の他
方のブロックをテストするモードのテスト回路例を示す
図、第4図は三つの機能ブロックを有する集積回路を示
す図、第5図は、三つの機能ブロックからなる集積回路
の第1のブロックをテストするモードのテスト回路例を
示す図、第6図は、三つの機能ブロックからなる集積回
路の第2のブロックをテストするモードのテスト回路例
を示す図、第7図は三つの機能ブロックからなる集積回
路の第3のブロックをテストするモードのテスト回路例
を示す図である。 A〜J……端子、SW……切換スィッチ。

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】2種以上の機能ブロックにより構成され、
    各機能ブロック間にまたがる信号を有する集積回路のテ
    ストにおいて、テストモード時に、テストする被テスト
    機能ブロックに外部から直接入力または出力している端
    子は、そのままテスト信号の入力端子または出力端子と
    して使用し、前記被テスト機能ブロックへの他の機能ブ
    ロックからの入力信号は、通常動作モード時に、前記被
    テスト機能ブロック以外の前記機能ブロックの出力端子
    として使用している端子を切り替えて入力端子として使
    用して外部から直接入力し、前記被テスト機能ブロック
    から他の機能ブロックへの出力信号は、通常動作モード
    時に、前記被テスト機能ブロック以外の前記機能ブロッ
    クの入力端子として使用している端子を切り替えて出力
    端子として使用して外部へ直接出力することを特徴とす
    る集積回路のテスト方法。
JP62236563A 1987-09-21 1987-09-21 集積回路のテスト方法 Expired - Lifetime JPH0827330B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62236563A JPH0827330B2 (ja) 1987-09-21 1987-09-21 集積回路のテスト方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62236563A JPH0827330B2 (ja) 1987-09-21 1987-09-21 集積回路のテスト方法

Publications (2)

Publication Number Publication Date
JPS6479674A JPS6479674A (en) 1989-03-24
JPH0827330B2 true JPH0827330B2 (ja) 1996-03-21

Family

ID=17002490

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62236563A Expired - Lifetime JPH0827330B2 (ja) 1987-09-21 1987-09-21 集積回路のテスト方法

Country Status (1)

Country Link
JP (1) JPH0827330B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4036554B2 (ja) * 1999-01-13 2008-01-23 富士通株式会社 半導体装置およびその試験方法、および半導体集積回路

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62145172A (ja) * 1985-12-20 1987-06-29 Fujitsu Ltd 試験回路付入出力パツフア
JPH0746120B2 (ja) * 1986-03-10 1995-05-17 株式会社東芝 テスト容易化回路及びテスト方法

Also Published As

Publication number Publication date
JPS6479674A (en) 1989-03-24

Similar Documents

Publication Publication Date Title
JP2946658B2 (ja) フリップフロップ回路
JPS63263480A (ja) 半導体集積論理回路
JPH0691140B2 (ja) 半導体集積回路
US5132614A (en) Semiconductor device and method and apparatus for testing the same
JPH05302961A (ja) Lsiに於けるテスト信号出力回路
JPH0827330B2 (ja) 集積回路のテスト方法
JP3094983B2 (ja) システムロジックのテスト回路およびテスト方法
KR910001782A (ko) 논리회로의 테스트용이화회로
JP2849007B2 (ja) 半導体集積回路
JP2643585B2 (ja) 集積回路
JP2633692B2 (ja) 半導体試験方法
JP2723676B2 (ja) 半導体集積回路
JPS6417460A (en) Semiconductor logic integrated circuit device
JP3119568B2 (ja) 半導体集積回路
JPH01171312A (ja) フリップフロップ回路
JPS6085500A (ja) 高集積回路素子内蔵メモリの試験方式
JPS635278A (ja) 半導体集積回路の試験回路
JPH04313083A (ja) 入力信号試験回路
JPH04289473A (ja) 半導体集積回路
JPS63207167A (ja) 半導体集積回路
JPH1010194A (ja) 半導体集積回路
JPH01287488A (ja) 検査回路付半導体集積回路
JPH07117575B2 (ja) 半導体集積回路
JPH04361179A (ja) 半導体集積回路装置
JPH04278478A (ja) 半導体集積回路