JPH0691159B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0691159B2 JPH0691159B2 JP19202886A JP19202886A JPH0691159B2 JP H0691159 B2 JPH0691159 B2 JP H0691159B2 JP 19202886 A JP19202886 A JP 19202886A JP 19202886 A JP19202886 A JP 19202886A JP H0691159 B2 JPH0691159 B2 JP H0691159B2
- Authority
- JP
- Japan
- Prior art keywords
- contact hole
- wiring layer
- film
- substrate
- doped
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の詳細な説明】 〔概要〕 パルスレーザ光の照射を用いた短時間加熱処理により、
コンタクトホール領域の基板ドープ層形成と配線材料で
あるアルミニウム（Al）の埋込みを同時に行う。
コンタクトホール領域の基板ドープ層形成と配線材料で
あるアルミニウム（Al）の埋込みを同時に行う。
本発明は半導体装置の製造方法に関し、さらに詳しく言
えば、Al配線を形成し、半導体基板にドープされた層を
形成することを同時に行うAl配線技術に関するものであ
る。
えば、Al配線を形成し、半導体基板にドープされた層を
形成することを同時に行うAl配線技術に関するものであ
る。
従来半導体基板例えばシリコン基板からAl配線を用いて
電極引出しを行う場合には、Alとシリコン基板の接触部
分のシリコン基板に不純物をドープしてシリコン基板に
ドープされた層（以下ドープ層という）を作り、オーム
性接触がとられるようにし、それと同時にコンタクト部
の抵抗の低減を図ってきた。
電極引出しを行う場合には、Alとシリコン基板の接触部
分のシリコン基板に不純物をドープしてシリコン基板に
ドープされた層（以下ドープ層という）を作り、オーム
性接触がとられるようにし、それと同時にコンタクト部
の抵抗の低減を図ってきた。
かかる方法を第２図を参照して説明すると、先ず第２図
（ａ）に示される如くシリコン基板11の表面に絶縁膜
（SiO2膜）12を形成し、SiO2膜12にコンタクト電極引出
しのためのコンタクトホール13を窓開けし、次いで例え
ばりん・イオン（P+）をイオン注入してシリコン基板11
のコンタクトホール領域にりんがドープされたドープ層
14を形成する。
（ａ）に示される如くシリコン基板11の表面に絶縁膜
（SiO2膜）12を形成し、SiO2膜12にコンタクト電極引出
しのためのコンタクトホール13を窓開けし、次いで例え
ばりん・イオン（P+）をイオン注入してシリコン基板11
のコンタクトホール領域にりんがドープされたドープ層
14を形成する。
次に配線材料例えばAlを蒸着して電極引出しのAl配線層
15を形成する。
15を形成する。
前記した従来技術は第２図（ａ）と（ｂ）を参照して説
明した２工程が必要である。
明した２工程が必要である。
Al配線層15の形成についていうと、コンタクトホール13
の寸法が直径１μｍと小さくなり、そして１μｍ程度に
深くなると、コンタクトホールの側壁へのAlの付着率が
激減し、コンタクト抵抗が増大し、断線の発生する問題
がある。
の寸法が直径１μｍと小さくなり、そして１μｍ程度に
深くなると、コンタクトホールの側壁へのAlの付着率が
激減し、コンタクト抵抗が増大し、断線の発生する問題
がある。
Alの蒸着を第３図の模式図を参照して説明すると、るつ
ぼ21に、Alを入れて溶融し、Alの直進する蒸発流22を形
成してAlを基板11上に付着させる。コンタクトホールの
直径が同図の左に示されるように大であるとコンタクト
ホールには第２図（ｂ）に示される如くAlが付着する
が、第３図の右に示される如く小さなコンタクトホール
においては、蒸発流22に対してかげ（shadow）の部分が
あり、第４図に実線で示す如くAlの付着率が悪くなった
り、または点線で示す如く側壁にAlの付着しない部分が
できる。Alの付着率が悪いとコンタクト抵抗が大にな
り、また薄く付着したAl配線層が断線する問題がある。
第３図に点線で示すようにAlの付着しない部分があると
コンタクトが全くとれないことになる。
ぼ21に、Alを入れて溶融し、Alの直進する蒸発流22を形
成してAlを基板11上に付着させる。コンタクトホールの
直径が同図の左に示されるように大であるとコンタクト
ホールには第２図（ｂ）に示される如くAlが付着する
が、第３図の右に示される如く小さなコンタクトホール
においては、蒸発流22に対してかげ（shadow）の部分が
あり、第４図に実線で示す如くAlの付着率が悪くなった
り、または点線で示す如く側壁にAlの付着しない部分が
できる。Alの付着率が悪いとコンタクト抵抗が大にな
り、また薄く付着したAl配線層が断線する問題がある。
第３図に点線で示すようにAlの付着しない部分があると
コンタクトが全くとれないことになる。
かかる問題を解決すべく、第５図（ａ）に示す如く、コ
ンタクトホール13内に導電性材料16を選択的に成長しそ
の上にAl配線層15を形成する方法、または同図（ｂ）に
示される如くコンタクトホール13をAl15aで埋め込み、
次いでAl配線層15を形成する方法が解決案として提案さ
れたが、本発明者が実験したところいずれの方法も実施
がきわめて難しく、また本発明者はかかる方法が実施さ
れた例を知らない。仮にこのいずれかの方法が実施可能
となったとしても、Al配線層を用いる電極引出し部を形
成するのに従来２工程要したものが３工程必要になり、
この点からもかかる提案は実際的でない。
ンタクトホール13内に導電性材料16を選択的に成長しそ
の上にAl配線層15を形成する方法、または同図（ｂ）に
示される如くコンタクトホール13をAl15aで埋め込み、
次いでAl配線層15を形成する方法が解決案として提案さ
れたが、本発明者が実験したところいずれの方法も実施
がきわめて難しく、また本発明者はかかる方法が実施さ
れた例を知らない。仮にこのいずれかの方法が実施可能
となったとしても、Al配線層を用いる電極引出し部を形
成するのに従来２工程要したものが３工程必要になり、
この点からもかかる提案は実際的でない。
本発明はこのような点に鑑みて創作されたもので、Al配
線層を用いる電極引出し部の形成を従来例よりも工程数
を減らし、かつ、確実にコンタクトをとることができる
方法を提供することを目的とする。
線層を用いる電極引出し部の形成を従来例よりも工程数
を減らし、かつ、確実にコンタクトをとることができる
方法を提供することを目的とする。
第１図（ａ）と（ｂ）は本発明の方法を実施する工程を
示す断面図で、図中、17は不純物をドープされた多結晶
シリコン（ポリシリコン）膜である。
示す断面図で、図中、17は不純物をドープされた多結晶
シリコン（ポリシリコン）膜である。
本発明においては、シリコン基板11の表面のSiO2膜12に
従来例と同様にコンタクトホール13を窓開けし、次いで
ポリシリコン膜17とAl配線層15を順に形成し（第１図
（ａ））、次にエキシマレーザのスポットを照射し、そ
の熱によってポリシリコン膜に含まれる不純物をシリコ
ン基板11に拡散してドープ層14を作る一法で、コンタク
トホールの部分のAl配線15を溶融してAl配線層の表面を
平坦化する。
従来例と同様にコンタクトホール13を窓開けし、次いで
ポリシリコン膜17とAl配線層15を順に形成し（第１図
（ａ））、次にエキシマレーザのスポットを照射し、そ
の熱によってポリシリコン膜に含まれる不純物をシリコ
ン基板11に拡散してドープ層14を作る一法で、コンタク
トホールの部分のAl配線15を溶融してAl配線層の表面を
平坦化する。
上記方法によると、ドープ層14を作るためのドーパント
（不純物）はポリシリコン膜14から供給され、レーザ光
加熱によってシリコン基板内に拡散され、ドープ層14へ
の不純物の拡散量や深さはレーザパルスのショット数と
エネルギーを調整することによって制御され、またコン
タクトホール部のAlはレーザ加熱によって溶融されてポ
リシリコン膜14の凹部を完全に埋め込むとともにAl配線
層15の表面が平坦化されるのである。
（不純物）はポリシリコン膜14から供給され、レーザ光
加熱によってシリコン基板内に拡散され、ドープ層14へ
の不純物の拡散量や深さはレーザパルスのショット数と
エネルギーを調整することによって制御され、またコン
タクトホール部のAlはレーザ加熱によって溶融されてポ
リシリコン膜14の凹部を完全に埋め込むとともにAl配線
層15の表面が平坦化されるのである。
以下、図面を参照して本発明の実施例を詳細に説明す
る。
る。
第１図（ａ）と（ｂ）は本発明の方法を実施する工程を
示す断面図である。先ず第１図（ａ）に示される如く半
導体基板（シリコン基板）11上に絶縁膜として１μｍの
膜厚のSiO2膜12を形成し、SiO2膜12にコンタクトホール
13を例えばホトリソグラフィ技術で窓開けし、ついで、
順にドープされたポリシリコン膜17（膜厚0.2〜0.4μ
ｍ）、Al配線層15（厚さ１μｍ）を形成する。
示す断面図である。先ず第１図（ａ）に示される如く半
導体基板（シリコン基板）11上に絶縁膜として１μｍの
膜厚のSiO2膜12を形成し、SiO2膜12にコンタクトホール
13を例えばホトリソグラフィ技術で窓開けし、ついで、
順にドープされたポリシリコン膜17（膜厚0.2〜0.4μ
ｍ）、Al配線層15（厚さ１μｍ）を形成する。
ポリシリコン膜17を化学気相成長法（CVD法）で形成す
ると、コンタクトホール13が前記した如く直径１μｍ、
深さ１μｍと小なるものであっても、付着率良く図示の
如くコンタクトホールの側壁上に形成され、コンタクト
ホール13にポリシリコン膜の凹部が形成される。コンタ
クトホールがこの程度に小であると、Al配線層は第４図
を参照して説明した場合のように付着率が悪く断線した
状態で形成されることがある。
ると、コンタクトホール13が前記した如く直径１μｍ、
深さ１μｍと小なるものであっても、付着率良く図示の
如くコンタクトホールの側壁上に形成され、コンタクト
ホール13にポリシリコン膜の凹部が形成される。コンタ
クトホールがこの程度に小であると、Al配線層は第４図
を参照して説明した場合のように付着率が悪く断線した
状態で形成されることがある。
次に、例えばArFエキシマレーザのパルス光18をコンタ
クトホール部へ照射する。レーザパルスを照射する理由
は、連続波（CW）のレーザビームを照射するとAl配線層
15が剥がされることが判明したからである。
クトホール部へ照射する。レーザパルスを照射する理由
は、連続波（CW）のレーザビームを照射するとAl配線層
15が剥がされることが判明したからである。
パルスの光パワーは約5J/cm2に設定した。本発明者の実
験によると、かかるレーザ光パルスを数ショット照射し
て所定の深さのドープ層を得たが、１ショット当り100
〜200Åの深さにポリシリコン膜17のドーパントが基板
中に拡散することが確認された。従って、ドープ層への
ドーパントの拡散量や深さは、レーザのショット数とエ
ネルギーを調整することによって制御される。
験によると、かかるレーザ光パルスを数ショット照射し
て所定の深さのドープ層を得たが、１ショット当り100
〜200Åの深さにポリシリコン膜17のドーパントが基板
中に拡散することが確認された。従って、ドープ層への
ドーパントの拡散量や深さは、レーザのショット数とエ
ネルギーを調整することによって制御される。
かかるレーザ光の照射をなすと、ポリシリコン膜17のド
ーパントがレーザ加熱によりシリコン基板内へ拡散され
てドープ層14が作られ、その一方で、コンタクトホール
部のAl配線層がレーザ加熱によって溶融してポリシリコ
ン層17の凹部を埋め込み、Al配線層15の表面が平坦化さ
れる。
ーパントがレーザ加熱によりシリコン基板内へ拡散され
てドープ層14が作られ、その一方で、コンタクトホール
部のAl配線層がレーザ加熱によって溶融してポリシリコ
ン層17の凹部を埋め込み、Al配線層15の表面が平坦化さ
れる。
ドープされたポリシリコン膜は、上記した如く基板の全
面上に形成する代りに、コンタクトホール領域にのみ形
成してもよい。また、レーザビームに代えてその他のエ
ネルギービームを選択的に照射することも可能であり、
ドーパントの導電型は基板の導電型と反対にＰ型または
Ｎ型にする。
面上に形成する代りに、コンタクトホール領域にのみ形
成してもよい。また、レーザビームに代えてその他のエ
ネルギービームを選択的に照射することも可能であり、
ドーパントの導電型は基板の導電型と反対にＰ型または
Ｎ型にする。
以上述べてきたように本発明によれば、従来工程の２つ
の現象、すなわちAl配線層の表面の平坦化と基板内への
ドープ層の形成が、１工程で完了され、Alを溶かす熱で
ドーパントの基板内への拡散が制御性良く実施され、半
導体装置製造のコスト低減と同装置の高性能化、微細化
に有効である。
の現象、すなわちAl配線層の表面の平坦化と基板内への
ドープ層の形成が、１工程で完了され、Alを溶かす熱で
ドーパントの基板内への拡散が制御性良く実施され、半
導体装置製造のコスト低減と同装置の高性能化、微細化
に有効である。
第１図（ａ）と（ｂ）は本発明実施例断面図、 第２図（ａ）と（ｂ）は従来例断面図、 第３図はAlの蒸着を示す断面図、 第４図は従来例の問題点を示す断面図、 第５（ａ）と（ｂ）は従来例問題点解決案を示す断面図
である。 第１図ないし第５図において、 11はシリコン基板、 12はSiO2膜、 13はコンタクトホール、 14はドープ層、 15はAl配線層、 16は導電性材料、 17はドープされたポリシリコン膜、 18はレーザパルス、 21はるつぼ、 22はAl蒸発流である。
である。 第１図ないし第５図において、 11はシリコン基板、 12はSiO2膜、 13はコンタクトホール、 14はドープ層、 15はAl配線層、 16は導電性材料、 17はドープされたポリシリコン膜、 18はレーザパルス、 21はるつぼ、 22はAl蒸発流である。
Claims (1)
- 【請求項１】半導体基板（11）の表面に形成した絶縁膜
（12）にコンタクトホール（13）を窓開けする工程、 該絶縁膜（12）上に順に不純物をドープした多結晶シリ
コン膜（17）とアルミニウム配線層（15）を形成する工
程、 コンタクトホール（13）の領域を選択的に加熱すること
により多結晶シリコン膜（17）の含む不純物を基板（1
1）内に拡散し、コンタクトホール領域のアルミニウム
配線層を溶融する工程を含むことを特徴とする半導体装
置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19202886A JPH0691159B2 (ja) | 1986-08-19 | 1986-08-19 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19202886A JPH0691159B2 (ja) | 1986-08-19 | 1986-08-19 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6348841A JPS6348841A (ja) | 1988-03-01 |
| JPH0691159B2 true JPH0691159B2 (ja) | 1994-11-14 |
Family
ID=16284393
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19202886A Expired - Lifetime JPH0691159B2 (ja) | 1986-08-19 | 1986-08-19 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0691159B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2625175B2 (ja) * | 1988-10-12 | 1997-07-02 | 学校法人早稲田大学 | Ｎｉ−Ｐ合金皮膜の熱処理方法 |
| US5250465A (en) * | 1991-01-28 | 1993-10-05 | Fujitsu Limited | Method of manufacturing semiconductor devices |
| KR102262292B1 (ko) * | 2018-10-04 | 2021-06-08 | (주)알엔알랩 | 반도체 디바이스 제조 방법 |
-
1986
- 1986-08-19 JP JP19202886A patent/JPH0691159B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6348841A (ja) | 1988-03-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0041776B1 (en) | Method of manufacturing a semiconductor device comprising an isolation structure | |
| US4291322A (en) | Structure for shallow junction MOS circuits | |
| US5010040A (en) | Method of fabricating solar cells | |
| US4791074A (en) | Method of manufacturing a semiconductor apparatus | |
| FR2508704A1 (fr) | Procede de fabrication de transistors bipolaires integres de tres petites dimensions | |
| US4598461A (en) | Methods of making self-aligned power MOSFET with integral source-base short | |
| KR19980086477A (ko) | 반도체 장치의 제조 방법 및 반도체 장치 | |
| US4609565A (en) | Method of fabricating solar cells | |
| JP2734587B2 (ja) | 薄膜トランジスタの製造方法 | |
| US4669176A (en) | Method for diffusing a semiconductor substrate through a metal silicide layer by rapid heating | |
| JPS6046831B2 (ja) | 半導体装置の製造方法 | |
| JPS61179578A (ja) | 電界効果トランジスタの製作方法 | |
| JPH0691159B2 (ja) | 半導体装置の製造方法 | |
| JPS6133253B2 (ja) | ||
| RU1830156C (ru) | Способ изготовлени полупроводниковых приборов | |
| JPS6360551B2 (ja) | ||
| AU574761B2 (en) | Method of fabricating solar cells | |
| JPS5810838A (ja) | 半導体装置の製造方法 | |
| JPH0629279A (ja) | 電子回路およびその作製方法 | |
| JPS6137773B2 (ja) | ||
| JP2699421B2 (ja) | 半導体装置の製造方法 | |
| JP2929206B2 (ja) | 半導体装置の製造方法 | |
| JPS5780768A (en) | Semiconductor device | |
| KR0140812B1 (ko) | 평탄화 절연막 형성 방법 | |
| EP0165990A4 (en) | Method of fabricating solar cells. |