JPS5810838A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS5810838A JPS5810838A JP11013681A JP11013681A JPS5810838A JP S5810838 A JPS5810838 A JP S5810838A JP 11013681 A JP11013681 A JP 11013681A JP 11013681 A JP11013681 A JP 11013681A JP S5810838 A JPS5810838 A JP S5810838A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- wiring
- melted
- heated
- aluminum
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は半導体装置の製造方法に関し、特に金属配線の
形成方法の改良に関する。
形成方法の改良に関する。
半導体装置の配線を形−成するには、半導体基板表面を
被覆する絶縁膜、或いは多層配線の場合には下層配線と
の間の層間絶縁膜を選択的に除去しテコンタクト窓を開
口し、次いでアルミニウム（Ａｊ ）のような導電材料
を蒸着法等によ）被着せしめ、次いでこれをバターニン
グし、しかる後所定の温度に加熱してシンタリングを行
う。このシンタリング工程は、上層の配線体と下層の半
導体基板或いは下層配線体との接触を完全なものとする
九めに行うものであるが、この工程における加熱温度は
配線体が溶融しない程度に低く押さえねばならない。そ
のため上記接触は不完全なものになシ易い。しかも上述
の従来の製造方法では、コンタクト窓の肩部において上
層配線層に膜切れを生じる危険性を解消することができ
ない。
被覆する絶縁膜、或いは多層配線の場合には下層配線と
の間の層間絶縁膜を選択的に除去しテコンタクト窓を開
口し、次いでアルミニウム（Ａｊ ）のような導電材料
を蒸着法等によ）被着せしめ、次いでこれをバターニン
グし、しかる後所定の温度に加熱してシンタリングを行
う。このシンタリング工程は、上層の配線体と下層の半
導体基板或いは下層配線体との接触を完全なものとする
九めに行うものであるが、この工程における加熱温度は
配線体が溶融しない程度に低く押さえねばならない。そ
のため上記接触は不完全なものになシ易い。しかも上述
の従来の製造方法では、コンタクト窓の肩部において上
層配線層に膜切れを生じる危険性を解消することができ
ない。
本発明の目的は良好な接触が得られ且つ断線を生じない
配線形成方法を提供することにあり、そのため本発明に
おいては、半導体基板上に形成した導電性金属層にエネ
ルギ線を照射することによシ上記導電性金属層を溶融せ
しめる工程を含むことにある。
配線形成方法を提供することにあり、そのため本発明に
おいては、半導体基板上に形成した導電性金属層にエネ
ルギ線を照射することによシ上記導電性金属層を溶融せ
しめる工程を含むことにある。
以下本発明を実施例によシ説明する。
第１図〜第８図は本発明の一実施例を製造工程の順に示
す要部断面図で、本実施例ではゲーＦ電極材料にアルミ
ニウム（ＡＪ）を用いた所謂アルミニウム・ゲート・シ
リコンＭＯＳＦＥＴを製作する例を掲げて説明する。
す要部断面図で、本実施例ではゲーＦ電極材料にアルミ
ニウム（ＡＪ）を用いた所謂アルミニウム・ゲート・シ
リコンＭＯＳＦＥＴを製作する例を掲げて説明する。
第１図において、１は例えばｐ型シリコン（Ｓｌ）基板
、８は選択酸化法によシ形成されたフィーμド酸化膜、
８は約８００（Ａ）の厚さを有するゲート酸化膜、４は
アルミニウム（ＡＮ）よシなるゲート電極、５．６は上
記ゲーＦ電極鳩をマスクとしてイオン注入法によシ砒素
（Ａ８）のようなｎ型不純物を注入して形成したソース
及びドレイン領域、７はｐ麺のチャネμカッＦ層である
。
、８は選択酸化法によシ形成されたフィーμド酸化膜、
８は約８００（Ａ）の厚さを有するゲート酸化膜、４は
アルミニウム（ＡＮ）よシなるゲート電極、５．６は上
記ゲーＦ電極鳩をマスクとしてイオン注入法によシ砒素
（Ａ８）のようなｎ型不純物を注入して形成したソース
及びドレイン領域、７はｐ麺のチャネμカッＦ層である
。
ここまでの製造工程は通常の製造方法と異なる点はない
。ただし、上述のイオン注入工程のあとのアエー〃工程
は、本実施例のようにゲー）電極材料に比較的低融点の
ｋｌを用いた場合には、高温炉内で全体を加熱する方法
でなく、レーザビ−μ法を用いて行う。例えばアルゴン
（Ａｒ）レーザを用い、出力的１０ （Ｗ）のＶ−ザビ
ームを、２０［ｃｓＡｊ ）程の速度で基板１上を走査
せしめる。上記ＡＩよシなるゲート電極４はレーザビー
ムをよく反射するので余シ外温せず、比較的融点が低い
にもかかわらず溶融しない、一方Ａ８イオンを注入した
領域６．６は表面に形成されたゲート絶縁膜８が上記レ
ーザビームに対する反射防止膜として作用してレーザビ
ームをよく吸収し、その結果十分く昇温し、前ｌ１３Ａ
８が活性化され、ソース及びドレイン領域５．６が形成
される。
。ただし、上述のイオン注入工程のあとのアエー〃工程
は、本実施例のようにゲー）電極材料に比較的低融点の
ｋｌを用いた場合には、高温炉内で全体を加熱する方法
でなく、レーザビ−μ法を用いて行う。例えばアルゴン
（Ａｒ）レーザを用い、出力的１０ （Ｗ）のＶ−ザビ
ームを、２０［ｃｓＡｊ ）程の速度で基板１上を走査
せしめる。上記ＡＩよシなるゲート電極４はレーザビー
ムをよく反射するので余シ外温せず、比較的融点が低い
にもかかわらず溶融しない、一方Ａ８イオンを注入した
領域６．６は表面に形成されたゲート絶縁膜８が上記レ
ーザビームに対する反射防止膜として作用してレーザビ
ームをよく吸収し、その結果十分く昇温し、前ｌ１３Ａ
８が活性化され、ソース及びドレイン領域５．６が形成
される。
次いで通常の工程に従って第２図に示すようにＶリコン
基板ｌ上に化学気相成長（ＣＶＤ）法によ如燐シリケー
トガラス（ＰＳＧ）層８を約８０００（入〕の厚さに形
成し、次いでこれを所定のパターンに従って選択的に除
去し、ソース、ドレイン領域５゜６上及びゲート電極４
上にコンタクト窓を開口し、次いで蒸着法により約１〔
μｍ〕の厚さのアｆｉ／ミニウム（Ａｊ ）層９を被着
せしめる。
基板ｌ上に化学気相成長（ＣＶＤ）法によ如燐シリケー
トガラス（ＰＳＧ）層８を約８０００（入〕の厚さに形
成し、次いでこれを所定のパターンに従って選択的に除
去し、ソース、ドレイン領域５゜６上及びゲート電極４
上にコンタクト窓を開口し、次いで蒸着法により約１〔
μｍ〕の厚さのアｆｉ／ミニウム（Ａｊ ）層９を被着
せしめる。
このようにして形成したＡ１層９は図示した如く、各コ
ンタクト窓の所に段差があるため、その段差肩部におい
て亀裂１０を生じ島い、ま九本実施例のゲート電極４部
のようにＡ１層の上にＡ１層を積層する場合には、下層
のＡｊ層表面ＫｊｌいＡｌＢＯ３皮膜が生成されている
ため上層と下層の接触は完全なものとはなシにくい。
ンタクト窓の所に段差があるため、その段差肩部におい
て亀裂１０を生じ島い、ま九本実施例のゲート電極４部
のようにＡ１層の上にＡ１層を積層する場合には、下層
のＡｊ層表面ＫｊｌいＡｌＢＯ３皮膜が生成されている
ため上層と下層の接触は完全なものとはなシにくい。
そこで次に王妃基板１を凡そ５００ｔｉに加熱しておき
、１１層９にレーザビーム或いは電子線のようなエネル
ギ線Ｅを照射する。例えば出力的５ （Ｗ）のアルゴン
（Ａｒ）レーザビームＥで上記Ａｊ層９全面を凡そＭ
ＯＣ祷〕の速度で走査する。とのようＫすると基板１全
体が予め約５００ （ｔｉ）に加熱されているので、Ａ
Ｉ層９表面は白濁し、Ｖ−ザビームをよく吸収する状態
となっている。そのためレーザビームＥを照射され′九
部分は容易に溶融し、レーザビームＥの移動に−）れて
溶融部も移動する。
、１１層９にレーザビーム或いは電子線のようなエネル
ギ線Ｅを照射する。例えば出力的５ （Ｗ）のアルゴン
（Ａｒ）レーザビームＥで上記Ａｊ層９全面を凡そＭ
ＯＣ祷〕の速度で走査する。とのようＫすると基板１全
体が予め約５００ （ｔｉ）に加熱されているので、Ａ
Ｉ層９表面は白濁し、Ｖ−ザビームをよく吸収する状態
となっている。そのためレーザビームＥを照射され′九
部分は容易に溶融し、レーザビームＥの移動に−）れて
溶融部も移動する。
このようにしてＡ４層９を全域にわたって順次溶融せし
めることになり、第８図に示すように、１１層９は一体
化して亀裂１０は消滅し、また下地層との接触も完全な
ものとなる。従ってこのあとパターニングを行うことに
よシ、亀裂のない且つ下地層と良好なオーミック接触を
なす配線層が得られる。
めることになり、第８図に示すように、１１層９は一体
化して亀裂１０は消滅し、また下地層との接触も完全な
ものとなる。従ってこのあとパターニングを行うことに
よシ、亀裂のない且つ下地層と良好なオーミック接触を
なす配線層が得られる。
以上述べた如く本実施例ではＡ４層９を局部的に加熱し
、その加熱部を順次移動せしめるので、ＡＩ一層９を溶
融させることが可能となる。従来方法で社基板ｌ全体を
一様に加熱するため１４層９が溶融する程度に昇温する
とＡ１層が局部にかたよる等の問題を生じるので十分に
加熱することができなかつ九。この点が本実施例の従来
方法と異なる点であって、上層の１１層９を溶融せしめ
ることＫより、亀裂が消滅し且つ下地層と冶金学的に接
続した状態が得られる。更に溶融することによシ内部に
含まれていた結晶粒界や空洞が減少し１１層９は稠密な
膜となるので、所謂Ａｔのマイグレーシヨンが生じにく
くなるという効果もある。
、その加熱部を順次移動せしめるので、ＡＩ一層９を溶
融させることが可能となる。従来方法で社基板ｌ全体を
一様に加熱するため１４層９が溶融する程度に昇温する
とＡ１層が局部にかたよる等の問題を生じるので十分に
加熱することができなかつ九。この点が本実施例の従来
方法と異なる点であって、上層の１１層９を溶融せしめ
ることＫより、亀裂が消滅し且つ下地層と冶金学的に接
続した状態が得られる。更に溶融することによシ内部に
含まれていた結晶粒界や空洞が減少し１１層９は稠密な
膜となるので、所謂Ａｔのマイグレーシヨンが生じにく
くなるという効果もある。
なお、上述の１１層９を加熱する際に、加熱対象である
上層の１１層９を下地層との界面−で溶融せしめるよう
制御することが重要で、下地層を必要以上に加熱しない
よう注意する。
上層の１１層９を下地層との界面−で溶融せしめるよう
制御することが重要で、下地層を必要以上に加熱しない
よう注意する。
以上説明した如く本発明によシ断線を生じる危険が表く
、下地層との接触が良好な、且つＡＩのマイグレーシロ
ンが生じにくい半導体装置の製造方法が提供された。
、下地層との接触が良好な、且つＡＩのマイグレーシロ
ンが生じにくい半導体装置の製造方法が提供された。
なお本発明はＡｉｌゲー）ＭＯＳＦＥＴに限らず如何な
る半導体装置の製造にも、また多層配線を形成する際に
も用い得ることは特に説明するまでもない。
る半導体装置の製造にも、また多層配線を形成する際に
も用い得ることは特に説明するまでもない。
第１図〜第８図は本発明の一実施例を示す要部断面図で
ある。 第 １
。 図において、１は半導体基板、９は導電性金属層、１０
は亀裂、Ｅはエネルギ線を示す。 第 ３（？Ｉ
ある。 第 １
。 図において、１は半導体基板、９は導電性金属層、１０
は亀裂、Ｅはエネルギ線を示す。 第 ３（？Ｉ
Claims (1)
- 半導体基板上に導電性金属層を被着せしめる工程と、該
導電性金属層の少なくとも所望部分にエネルギ線を照射
することにより溶融せしめる工程量の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11013681A JPS5810838A (ja) | 1981-07-14 | 1981-07-14 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11013681A JPS5810838A (ja) | 1981-07-14 | 1981-07-14 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5810838A true JPS5810838A (ja) | 1983-01-21 |
| JPH0117252B2 JPH0117252B2 (ja) | 1989-03-29 |
Family
ID=14527934
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11013681A Granted JPS5810838A (ja) | 1981-07-14 | 1981-07-14 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5810838A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60214542A (ja) * | 1984-04-10 | 1985-10-26 | Seiko Instr & Electronics Ltd | 半導体装置の製造方法 |
| JPS6269534A (ja) * | 1985-09-20 | 1987-03-30 | Nippon Telegr & Teleph Corp <Ntt> | 平坦性薄膜の形成方法 |
| JPS63204628A (ja) * | 1987-02-19 | 1988-08-24 | Nec Corp | 半導体集積回路 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54121082A (en) * | 1978-03-13 | 1979-09-19 | Nec Corp | Manufacture of semiconductor device |
| JPS5661144A (en) * | 1979-10-25 | 1981-05-26 | Mitsubishi Electric Corp | Manufacture of semiconductor device |
| JPS56142651A (en) * | 1980-04-07 | 1981-11-07 | Toshiba Corp | Manufacture of semiconductor device |
-
1981
- 1981-07-14 JP JP11013681A patent/JPS5810838A/ja active Granted
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54121082A (en) * | 1978-03-13 | 1979-09-19 | Nec Corp | Manufacture of semiconductor device |
| JPS5661144A (en) * | 1979-10-25 | 1981-05-26 | Mitsubishi Electric Corp | Manufacture of semiconductor device |
| JPS56142651A (en) * | 1980-04-07 | 1981-11-07 | Toshiba Corp | Manufacture of semiconductor device |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60214542A (ja) * | 1984-04-10 | 1985-10-26 | Seiko Instr & Electronics Ltd | 半導体装置の製造方法 |
| JPS6269534A (ja) * | 1985-09-20 | 1987-03-30 | Nippon Telegr & Teleph Corp <Ntt> | 平坦性薄膜の形成方法 |
| JPS63204628A (ja) * | 1987-02-19 | 1988-08-24 | Nec Corp | 半導体集積回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0117252B2 (ja) | 1989-03-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5256894A (en) | Semiconductor device having variable impurity concentration polysilicon layer | |
| US4392150A (en) | MOS Integrated circuit having refractory metal or metal silicide interconnect layer | |
| EP0041776B1 (en) | Method of manufacturing a semiconductor device comprising an isolation structure | |
| TWI267942B (en) | MONOS device having buried metal silicide bit line | |
| JPS61226959A (ja) | 半導体装置およびその製造方法 | |
| JPH0653168A (ja) | チタニウムシリサイドコンタクト製造方法 | |
| EP0045593B1 (en) | Process for producing semiconductor device | |
| JPH0117252B2 (ja) | ||
| JPS633447B2 (ja) | ||
| JP2718450B2 (ja) | 半導体装置の製造方法 | |
| JPH0235457B2 (ja) | ||
| EP0228183A2 (en) | Method for manufacturing semiconductor device | |
| JP2820263B2 (ja) | 半導体素子の製造方法 | |
| JPS5856327A (ja) | 半導体装置の製造方法 | |
| JPS63221647A (ja) | 半導体装置の製造方法 | |
| JPH03129724A (ja) | 半導体装置の配線の形成方法 | |
| JPH0691159B2 (ja) | 半導体装置の製造方法 | |
| KR100204009B1 (ko) | 반도체소자 제조방법 | |
| JPH07123137B2 (ja) | 半導体装置の製造方法 | |
| JPS58143581A (ja) | 半導体装置の製造方法 | |
| JP2699421B2 (ja) | 半導体装置の製造方法 | |
| JPH0582788A (ja) | 薄膜トランジスタの製造方法 | |
| JPS5919331A (ja) | 半導体装置の製造方法 | |
| JPS6237964A (ja) | シヨツトキバリヤ形半導体装置およびその製造方法 | |
| JPH025298B2 (ja) |