JPS6137773B2 - - Google Patents
Info
- Publication number
- JPS6137773B2 JPS6137773B2 JP55041644A JP4164480A JPS6137773B2 JP S6137773 B2 JPS6137773 B2 JP S6137773B2 JP 55041644 A JP55041644 A JP 55041644A JP 4164480 A JP4164480 A JP 4164480A JP S6137773 B2 JPS6137773 B2 JP S6137773B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor layer
- type
- metal film
- melting point
- point metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
- H10W10/01—Manufacture or treatment
- H10W10/031—Manufacture or treatment of isolation regions comprising PN junctions
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
- H10W10/30—Isolation regions comprising PN junctions
Landscapes
- Recrystallisation Techniques (AREA)
Description
【発明の詳細な説明】
本発明は半導体装置の製造方法に関し、詳しく
はアイソレーシヨン領域で素子分離されたエピタ
キシヤル基体の形成手段を改良した半導体装置の
製造方法に係る。
はアイソレーシヨン領域で素子分離されたエピタ
キシヤル基体の形成手段を改良した半導体装置の
製造方法に係る。
従来、バイポーラデイバイスの基体として用い
られるエピタキシヤル基体は半導体基板に所望の
エピタキシヤル層を気相成長することにより造ら
れる。こうして得られたエピタキシヤル基体のエ
ピタキシヤル層にトランジスタ等の素子を形成す
るには例えば第１図に示すようにｎ+埋込層２が
形成されたｐ-シリコン基板１上のｎ型エピタキ
シヤル層３に拡散マスク４を介してボロン等のｐ
型不純物を拡散して予め素子分離のためのｐ+型
アイソレーシヨン領域５を設ける必要がある。し
かしながら、かかる従来法にあつては、エピタキ
シヤル層を成長するに際し、高価な気相成長装置
を用いる必要があり、しかも所望のエピタキシヤ
ル層を得るためには成長温度等を厳密に制御しな
ければならず生産性の低下要因になる欠点があ
る。また、ｐ+型アイソレーシヨン領域の形成に
あたつては、第１図に示すように水平方向への拡
散が伴なうため、デイバイスの高集積化が損なわ
れる欠点がある。
られるエピタキシヤル基体は半導体基板に所望の
エピタキシヤル層を気相成長することにより造ら
れる。こうして得られたエピタキシヤル基体のエ
ピタキシヤル層にトランジスタ等の素子を形成す
るには例えば第１図に示すようにｎ+埋込層２が
形成されたｐ-シリコン基板１上のｎ型エピタキ
シヤル層３に拡散マスク４を介してボロン等のｐ
型不純物を拡散して予め素子分離のためのｐ+型
アイソレーシヨン領域５を設ける必要がある。し
かしながら、かかる従来法にあつては、エピタキ
シヤル層を成長するに際し、高価な気相成長装置
を用いる必要があり、しかも所望のエピタキシヤ
ル層を得るためには成長温度等を厳密に制御しな
ければならず生産性の低下要因になる欠点があ
る。また、ｐ+型アイソレーシヨン領域の形成に
あたつては、第１図に示すように水平方向への拡
散が伴なうため、デイバイスの高集積化が損なわ
れる欠点がある。
これに対し、本発明は上記欠点を克服すべく
種々検討した結果、単結晶の半導体基板上に第一
導電型の不純物を含む非結晶性半導体層わ被覆
し、更に該半導体層の所望部分を高融点金属膜で
覆い、これをマスクとして第二導電型の不純物を
半導体層に選択的にイオン注入した後、レーザ光
を照射した場合、非結晶性半導体層は単結晶半導
体基板よりはるかにレーザ光のエネルギーを吸収
し易く、かつ前記高融点金属膜の反射性により該
金属膜で覆われた領域以外の非結晶性半導体層が
単結晶半導体基板を結晶核としてそれと接する部
分から単結晶化すると共に、前記第二導電型のイ
オン注入部が拡散されて第二導電型の単結晶半導
体層を選択的に形成できることを究明した。しか
も、前記高融点金属膜を除去した後、再度レーザ
光を照射した場合、前述の如くレーザ光のエネル
ギー吸収は単結晶半導体に比べて非結晶性半導体
層の方が大きいために、高融点金属膜が除去され
た非結晶性半導体層部分は選択的に溶融し、同様
に単結晶化され、一方既に形成された第二導電型
の単結晶半導体層はレーザ光のエネルギーをほと
んど吸収せず熱効果を受けることがないために該
単結晶半導体層中の第二導電型の不純物が横方向
等に再拡散することはないことを究明した。
種々検討した結果、単結晶の半導体基板上に第一
導電型の不純物を含む非結晶性半導体層わ被覆
し、更に該半導体層の所望部分を高融点金属膜で
覆い、これをマスクとして第二導電型の不純物を
半導体層に選択的にイオン注入した後、レーザ光
を照射した場合、非結晶性半導体層は単結晶半導
体基板よりはるかにレーザ光のエネルギーを吸収
し易く、かつ前記高融点金属膜の反射性により該
金属膜で覆われた領域以外の非結晶性半導体層が
単結晶半導体基板を結晶核としてそれと接する部
分から単結晶化すると共に、前記第二導電型のイ
オン注入部が拡散されて第二導電型の単結晶半導
体層を選択的に形成できることを究明した。しか
も、前記高融点金属膜を除去した後、再度レーザ
光を照射した場合、前述の如くレーザ光のエネル
ギー吸収は単結晶半導体に比べて非結晶性半導体
層の方が大きいために、高融点金属膜が除去され
た非結晶性半導体層部分は選択的に溶融し、同様
に単結晶化され、一方既に形成された第二導電型
の単結晶半導体層はレーザ光のエネルギーをほと
んど吸収せず熱効果を受けることがないために該
単結晶半導体層中の第二導電型の不純物が横方向
等に再拡散することはないことを究明した。
しかして、本発明者は上記知見に基づき更に鋭
意研究した結果、半導体基板上に第一導電型の不
純物を含む非結晶性半導体層を被覆し、この半導
体層の所望部分を高融点金属膜で覆い、これをマ
スクとして第二導電型の不純物を前記半導体層部
分にイオン注入した後、レーザ光の照射を施すこ
とによつて、高融点金属膜以外の露出した半導体
層部分を第二導電型の単結晶半導体層に変換でき
る。しかるに、高融点金属膜を除去した後、再度
レーザ光の照射を施すことによつて、前記工程で
形成された単結晶半導体層中の第二導電型の不純
物の再拡散を招くことなく、高融点金属膜が除去
された第一導電型の不純物を含む非結晶性半導体
層部分を第一導電型の単結晶半導体層に変換でき
る。その結果、マスクとなる高融点金属膜に対す
るパターン変換差がほとんどなく、所定幅の単結
晶半導体層からなるアイソレーシヨン領域で分離
されたこれと反対導電型の単結晶半導体層を半導
体基板上に極めて簡単かつ再現性よく形成でき、
この基体のアイソレーシヨン領域で分離された単
結晶半導体層にバイポーラトランジスタ等を形成
することによつて高集積度化、高信頼性の半導体
装置を製造し得る方法を見い出した。
意研究した結果、半導体基板上に第一導電型の不
純物を含む非結晶性半導体層を被覆し、この半導
体層の所望部分を高融点金属膜で覆い、これをマ
スクとして第二導電型の不純物を前記半導体層部
分にイオン注入した後、レーザ光の照射を施すこ
とによつて、高融点金属膜以外の露出した半導体
層部分を第二導電型の単結晶半導体層に変換でき
る。しかるに、高融点金属膜を除去した後、再度
レーザ光の照射を施すことによつて、前記工程で
形成された単結晶半導体層中の第二導電型の不純
物の再拡散を招くことなく、高融点金属膜が除去
された第一導電型の不純物を含む非結晶性半導体
層部分を第一導電型の単結晶半導体層に変換でき
る。その結果、マスクとなる高融点金属膜に対す
るパターン変換差がほとんどなく、所定幅の単結
晶半導体層からなるアイソレーシヨン領域で分離
されたこれと反対導電型の単結晶半導体層を半導
体基板上に極めて簡単かつ再現性よく形成でき、
この基体のアイソレーシヨン領域で分離された単
結晶半導体層にバイポーラトランジスタ等を形成
することによつて高集積度化、高信頼性の半導体
装置を製造し得る方法を見い出した。
以下、本発明を詳細に説明する。
まず、半導体基板上にCVD法等により第一導
電型の不純物を含む非結晶性半導体層を被覆す
る。この半導体層中の不純物はｎ型（例えば砒
素、リン等）またはｐ型（例えばボロン等）であ
る。また、前記非結晶性半導体層の被覆にあたつ
ては、従来のエピタキシヤル層を形成するような
高価な気相成長装置は必要とせず、しかも厳格か
つ煩雑な気相成長制御を要せず、極めて簡単に行
なえる。つづいて、前記非結晶性半導体層の所望
部分を例えば写真蝕刻法等により高融点金属膜で
覆う。この高融点金属膜はこの後に示す第二導電
型の不純物のイオン注入に際しての注入マスクと
して作用すると共に、レーザ光の照射に際しても
該レーザ光を反射してレーザ光のマスクとして作
用する。かかる高融点金属としては、例えばモリ
ブデン、タンタル、タングステン等を挙げること
ができる。高融点金属膜で覆う非結晶性半導体部
分を具体的に例示すると、素子領域形成予定部又
はアイソレーシヨン領域形成予定部である。こう
した二つの形成予定部の被覆選択的にあたつて
は、非結晶性半導体層の導電型（又はイオン注入
する不純物の導電型）によつて行なえばよい。
電型の不純物を含む非結晶性半導体層を被覆す
る。この半導体層中の不純物はｎ型（例えば砒
素、リン等）またはｐ型（例えばボロン等）であ
る。また、前記非結晶性半導体層の被覆にあたつ
ては、従来のエピタキシヤル層を形成するような
高価な気相成長装置は必要とせず、しかも厳格か
つ煩雑な気相成長制御を要せず、極めて簡単に行
なえる。つづいて、前記非結晶性半導体層の所望
部分を例えば写真蝕刻法等により高融点金属膜で
覆う。この高融点金属膜はこの後に示す第二導電
型の不純物のイオン注入に際しての注入マスクと
して作用すると共に、レーザ光の照射に際しても
該レーザ光を反射してレーザ光のマスクとして作
用する。かかる高融点金属としては、例えばモリ
ブデン、タンタル、タングステン等を挙げること
ができる。高融点金属膜で覆う非結晶性半導体部
分を具体的に例示すると、素子領域形成予定部又
はアイソレーシヨン領域形成予定部である。こう
した二つの形成予定部の被覆選択的にあたつて
は、非結晶性半導体層の導電型（又はイオン注入
する不純物の導電型）によつて行なえばよい。
次いで、前記高融点金属膜をマスクとして該金
属膜以外の露出した非結晶性半導体層部分に第二
導電型の不純物をイオン注入した後、レーザ光の
照射を施す。このイオン注入条件はその目的から
高融点金属膜下の半導体層まで通過せず、露出し
た半導体層部分に十分不純物を注入し得るエネル
ギー条件で行なう必要がある。かかる第二導電型
の不純物とは、前記半導体層中の不純物がｎ型の
場合、ｐ型であり、同半導体層中の不純物がｐ型
の場合、ｎ型である。レーザ光の照射は露出する
イオン注入された非結晶性半導体層を選択的に溶
融し、第二導電型の単結晶半導体層に変換させる
観点から、非結晶性半導体層のみにエネルギーが
吸収される波長のレーザ光を選定する必要があ
る。かかるレーザ光としては、例えば波長1.06μ
ｍのNd−YAGレーザ光等を用いることができ
る。つづいて、前記高融点金属膜を除去した後、
再度レーザ光の照射を施す。このレーザ光は前記
レーザ光を同様な波長を有するものを用いること
が必要である。こうしたレーザ照射により金属膜
が除去された第一導電型の不純物を含む非結晶性
半導体層部分、つまり第二導電型の不純物がイオ
ン注入されなかつた半導体層部分が第一導電型の
単結晶半導体層に変換され、半導体基板上に互に
導電型の異なる単結晶半導体層が形成される。そ
の後、これら半導体層の一方をアイソレーシヨン
領域、他方を素子領域とし、この素子領域にバイ
ポーラトランジスタ、MOSトランジスタ等を形
成することにより半導体装置を製造する。なお、
前記素子領域にバイポーラトランジスタ（特に
npnバイポーラトランジスタ）を形成する場合、
通常コレクタのシリーズ抵抗を低減するためにｎ
+型埋込層を基板と素子領域間に形成していた
が、近年の浅い接合形成技術の進歩により、単結
晶半導体層の厚さを薄くすれば前記埋込層の形成
は不要となる。
属膜以外の露出した非結晶性半導体層部分に第二
導電型の不純物をイオン注入した後、レーザ光の
照射を施す。このイオン注入条件はその目的から
高融点金属膜下の半導体層まで通過せず、露出し
た半導体層部分に十分不純物を注入し得るエネル
ギー条件で行なう必要がある。かかる第二導電型
の不純物とは、前記半導体層中の不純物がｎ型の
場合、ｐ型であり、同半導体層中の不純物がｐ型
の場合、ｎ型である。レーザ光の照射は露出する
イオン注入された非結晶性半導体層を選択的に溶
融し、第二導電型の単結晶半導体層に変換させる
観点から、非結晶性半導体層のみにエネルギーが
吸収される波長のレーザ光を選定する必要があ
る。かかるレーザ光としては、例えば波長1.06μ
ｍのNd−YAGレーザ光等を用いることができ
る。つづいて、前記高融点金属膜を除去した後、
再度レーザ光の照射を施す。このレーザ光は前記
レーザ光を同様な波長を有するものを用いること
が必要である。こうしたレーザ照射により金属膜
が除去された第一導電型の不純物を含む非結晶性
半導体層部分、つまり第二導電型の不純物がイオ
ン注入されなかつた半導体層部分が第一導電型の
単結晶半導体層に変換され、半導体基板上に互に
導電型の異なる単結晶半導体層が形成される。そ
の後、これら半導体層の一方をアイソレーシヨン
領域、他方を素子領域とし、この素子領域にバイ
ポーラトランジスタ、MOSトランジスタ等を形
成することにより半導体装置を製造する。なお、
前記素子領域にバイポーラトランジスタ（特に
npnバイポーラトランジスタ）を形成する場合、
通常コレクタのシリーズ抵抗を低減するためにｎ
+型埋込層を基板と素子領域間に形成していた
が、近年の浅い接合形成技術の進歩により、単結
晶半導体層の厚さを薄くすれば前記埋込層の形成
は不要となる。
次に、本発明をバイポーラ集積回路の製造に適
した例について図面を参照して説明する。
した例について図面を参照して説明する。
実施例 １
〔〕 まず、第２図ａに示すように比抵抗30〜
50Ω−cmのp-型シリコン基板１１上にｎ型不
純物であるリンを５×1016／cm3ドープした非結
晶性シリコン層１２を厚さ0.8μｍ堆積した
後、全面に厚さ1.0μｍのモリブデン膜を真空
蒸着し、写真蝕刻法によりパターニングして素
子形成領域となるべき非結晶性シリコン基層１
２上をモリブデン膜１３で覆つた。
50Ω−cmのp-型シリコン基板１１上にｎ型不
純物であるリンを５×1016／cm3ドープした非結
晶性シリコン層１２を厚さ0.8μｍ堆積した
後、全面に厚さ1.0μｍのモリブデン膜を真空
蒸着し、写真蝕刻法によりパターニングして素
子形成領域となるべき非結晶性シリコン基層１
２上をモリブデン膜１３で覆つた。
〔〕 次いで、ｐ型不純物であるボロンを出力
50Kev、ドーズ量１×1014／cm2の条件で全面に
イオン注入してモリブデン膜１３以外の露出す
る非結晶性シリコン層12部分にドープした後、
波長1.06μｍ、パルス巾200nsec、エネルギー
密度5J／cm2のNd−YAGレーザ光を全面に照射
した。この時、モリブデン膜１３の存在しない
イオン注入非結晶性シリコン層１２部分が溶融
し、液相エピタキシイによつて単結晶化すると
共に表面近傍にドープされたボロンは急速に拡
散し、p-型シリコン基板１１に達し、第２図
ｂに示すように不純物濃度１×1018／cm3のｐ型
アイソレーシヨン領域１４が形成された。な
お、モリブデン膜１３下の非結晶性シリコン層
１２部分はレーザ光を影響を受けず非結晶性の
状態のまま残つた。
50Kev、ドーズ量１×1014／cm2の条件で全面に
イオン注入してモリブデン膜１３以外の露出す
る非結晶性シリコン層12部分にドープした後、
波長1.06μｍ、パルス巾200nsec、エネルギー
密度5J／cm2のNd−YAGレーザ光を全面に照射
した。この時、モリブデン膜１３の存在しない
イオン注入非結晶性シリコン層１２部分が溶融
し、液相エピタキシイによつて単結晶化すると
共に表面近傍にドープされたボロンは急速に拡
散し、p-型シリコン基板１１に達し、第２図
ｂに示すように不純物濃度１×1018／cm3のｐ型
アイソレーシヨン領域１４が形成された。な
お、モリブデン膜１３下の非結晶性シリコン層
１２部分はレーザ光を影響を受けず非結晶性の
状態のまま残つた。
〔〕 次いで、モリブデン膜１３をリン酸系の
エツチヤントで除去し、再度波長1.06μｍ、パ
ルス巾200nsec、エネルギー密度5J／cm2のNd−
YAGレーザ光を全面照射した。この時モリブ
デン膜１３が除去されることにより露出したリ
ンドープ非結晶性シリコン層１２部分が液相エ
ピタキシイによつて単結晶化し、第２図ｃに示
すように比抵抗0.2Ω−cm、接合深さ0.8μｍ
で、不純物濃度がシリコン堆積時と同等のｎ型
エピタキシヤル領域１５（素子形成領域）が形
成された。その後、ｎ型エピタキシヤル領域１
５に常法に従つてρｓ＝800Ω／□、接合深さ
0.5μｍのｐ型内部ベース領域１６、ｐ+型外部
ベース領域１７を形成し、更に内部ベース領域
１６内にρｓ＝20Ω／□、接合深さ0.6μｍの
ｎ+型エミツタ領域１８、及びコレクタ領域と
してのｎ型エピタキシヤル領域１５にｎ+コレ
クタ電極接触領域１９を形成した後、シリコン
酸化膜２０の成長、コンタクトホール２１…２
１の開孔及びAl膜を男蒸着、パターニングに
よりベース、エミツタ、コレクタと接続する
Al配線２２，２３，２４を形成してバイポー
ラ集積回路を製造した（第２図ｄ図示）。
エツチヤントで除去し、再度波長1.06μｍ、パ
ルス巾200nsec、エネルギー密度5J／cm2のNd−
YAGレーザ光を全面照射した。この時モリブ
デン膜１３が除去されることにより露出したリ
ンドープ非結晶性シリコン層１２部分が液相エ
ピタキシイによつて単結晶化し、第２図ｃに示
すように比抵抗0.2Ω−cm、接合深さ0.8μｍ
で、不純物濃度がシリコン堆積時と同等のｎ型
エピタキシヤル領域１５（素子形成領域）が形
成された。その後、ｎ型エピタキシヤル領域１
５に常法に従つてρｓ＝800Ω／□、接合深さ
0.5μｍのｐ型内部ベース領域１６、ｐ+型外部
ベース領域１７を形成し、更に内部ベース領域
１６内にρｓ＝20Ω／□、接合深さ0.6μｍの
ｎ+型エミツタ領域１８、及びコレクタ領域と
してのｎ型エピタキシヤル領域１５にｎ+コレ
クタ電極接触領域１９を形成した後、シリコン
酸化膜２０の成長、コンタクトホール２１…２
１の開孔及びAl膜を男蒸着、パターニングに
よりベース、エミツタ、コレクタと接続する
Al配線２２，２３，２４を形成してバイポー
ラ集積回路を製造した（第２図ｄ図示）。
上記実施例１において、モリブデン膜１３を
マスクとして利用し、レーザ光の照射を併用す
ることによつて、ｐ型アイソレーシヨン領域１
４と素子形成領域としてのｎ型エピタキシヤル
領域１５とを簡便に形成でき、かつ両領域１
４，１５の寸法をモリブデン膜１３の形状によ
つて精度よく規定でき、極めて簡易な製造プロ
セスで高集積化、高信頼性のバイポーラ集積回
路を製造できた。
マスクとして利用し、レーザ光の照射を併用す
ることによつて、ｐ型アイソレーシヨン領域１
４と素子形成領域としてのｎ型エピタキシヤル
領域１５とを簡便に形成でき、かつ両領域１
４，１５の寸法をモリブデン膜１３の形状によ
つて精度よく規定でき、極めて簡易な製造プロ
セスで高集積化、高信頼性のバイポーラ集積回
路を製造できた。
実施例 ２
〔〕 まず、第３図ａに示すように前記実施例
１と同様なp-型シリコン基板１１上にｐ型不
純物であるボロンを１×1016／cm3ドープした非
結晶性シリコン層１２′を厚さ0.8μｍ堆積した
後、全面に厚さ1.0μｍのモリブデン膜を真空
蒸着し、写真蝕刻法によりパターニングしてア
イソレーシヨン領域となるべき非晶質シリコン
層１２′上をモリブデン膜１３′で覆つた。
１と同様なp-型シリコン基板１１上にｐ型不
純物であるボロンを１×1016／cm3ドープした非
結晶性シリコン層１２′を厚さ0.8μｍ堆積した
後、全面に厚さ1.0μｍのモリブデン膜を真空
蒸着し、写真蝕刻法によりパターニングしてア
イソレーシヨン領域となるべき非晶質シリコン
層１２′上をモリブデン膜１３′で覆つた。
〔〕 次いで、ｎ型不純物であるリンを出力
50kev、ドーズ量４×1012／cm2の条件で全面に
イオン注入してモリブデン膜１３′のマスク作
用によりこの膜１３′以外の露出する非結晶性
シリコン層１２′部分にドープした後、波長
1.06μｍ、パルス巾200nsec、エネルギー密度
5J／cm2のNd−YAGレーザ光を全面照射した。
この時、モリブデン膜１３′の存在しないイオ
ン注入非結晶性シリコン層１２′部分が溶融
し、液相エピタキシイによつて単結晶化すると
共に、表面近傍にドープされたリンは急速に拡
散し、p-型シリコン基板１１との界面まで達
し、第３図ｂに示すように不純物濃度３×
1016／cm3、比抵抗0.2Ω−cm、接合深さ0.8μｍ
のｎ型エピタキシヤル領域１５′（素子形成領
域）が形成された。
50kev、ドーズ量４×1012／cm2の条件で全面に
イオン注入してモリブデン膜１３′のマスク作
用によりこの膜１３′以外の露出する非結晶性
シリコン層１２′部分にドープした後、波長
1.06μｍ、パルス巾200nsec、エネルギー密度
5J／cm2のNd−YAGレーザ光を全面照射した。
この時、モリブデン膜１３′の存在しないイオ
ン注入非結晶性シリコン層１２′部分が溶融
し、液相エピタキシイによつて単結晶化すると
共に、表面近傍にドープされたリンは急速に拡
散し、p-型シリコン基板１１との界面まで達
し、第３図ｂに示すように不純物濃度３×
1016／cm3、比抵抗0.2Ω−cm、接合深さ0.8μｍ
のｎ型エピタキシヤル領域１５′（素子形成領
域）が形成された。
〔〕 次いで、モリブデン膜１３′をリン酸系の
エツチヤントで除去し、再度前述したのと同様
な条件のNd−YAGレーザ光を全面照射した。
この時、モリブデン膜１３′が除去されること
により露出したボロンドープ非結晶性半シリコ
ン層１２′部分が液相エピタキシイによつて単
結晶化し、第３図ｃに示すように不純物濃度が
非結晶性シリコン層の堆積時と同時のＰ型アイ
ソレーシヨン領域１４′が形成された。その
後、前記実施例１と同様、ｎ型エピタキシヤル
領域１５′にnpnバイポーラトランジスタを形
成し、Al配線を設けてバイポーラ集積回路を
製造した。
エツチヤントで除去し、再度前述したのと同様
な条件のNd−YAGレーザ光を全面照射した。
この時、モリブデン膜１３′が除去されること
により露出したボロンドープ非結晶性半シリコ
ン層１２′部分が液相エピタキシイによつて単
結晶化し、第３図ｃに示すように不純物濃度が
非結晶性シリコン層の堆積時と同時のＰ型アイ
ソレーシヨン領域１４′が形成された。その
後、前記実施例１と同様、ｎ型エピタキシヤル
領域１５′にnpnバイポーラトランジスタを形
成し、Al配線を設けてバイポーラ集積回路を
製造した。
上記実施例２においても極めて簡易な製造プ
ロセスにより高集積度で高信頼性のバイポーラ
集積回路を製造できた。
ロセスにより高集積度で高信頼性のバイポーラ
集積回路を製造できた。
以上詳述した如く、本発明によれば半導体基板
上への第一導電型不純物を含む非結晶性半導体層
の被覆、この半導体層上への選択的な高融点金属
膜の被覆、該金属膜をマスクとした第二導電型の
不純物のイオン注入、レーザ光の照射、更には高
融点金属膜の除去後の再度のレーザ光照射の工程
を行なうことによつて、単結晶のアイソレーシヨ
ン領域、素子形成領域を容易に形成できると共
に、両領域の寸法を前記高融点金属膜の形状によ
り精度よく制御でき、もつてこの素子形成領域に
トランジスタ等を形成することにより高集積度で
高信頼性の半導体装置を極めて簡単かつ再現性よ
く製造できる等顕著な効果を有する。
上への第一導電型不純物を含む非結晶性半導体層
の被覆、この半導体層上への選択的な高融点金属
膜の被覆、該金属膜をマスクとした第二導電型の
不純物のイオン注入、レーザ光の照射、更には高
融点金属膜の除去後の再度のレーザ光照射の工程
を行なうことによつて、単結晶のアイソレーシヨ
ン領域、素子形成領域を容易に形成できると共
に、両領域の寸法を前記高融点金属膜の形状によ
り精度よく制御でき、もつてこの素子形成領域に
トランジスタ等を形成することにより高集積度で
高信頼性の半導体装置を極めて簡単かつ再現性よ
く製造できる等顕著な効果を有する。
第１図は従来法により製造されたｐ+アイソレ
ーシヨン領域で分離されたｎ型エピタキシヤル層
を有する基体の断面図、第２図ａ〜ｄは本発明の
実施例１におけるバイポーラ集積回路の製造工程
を示す断面図、第３図ａ〜ｃは本発明の実施例２
におけるバイポーラ集積回路の一部の工程を示す
断面図である。 １１……ｐ-シリコン基板、１２，１２′……不
純物ドープ非結晶性シリコン層、１３，１３′…
…モリブデン膜、１４，１４′……ｐ型アイソレ
ーシヨン領域、１５，１５′……ｎ型エピタキシ
ヤル領域（素子形成領域）、１６……ｐ型内部ベ
ース領域、１７……ｐ+型外部ベース領域、１８
……ｎ+型エミツタ領域、１９……ｎ+型コレクタ
電極接触領域、２０……シリコン酸化膜、２２，
２３，２４……Al電極。
ーシヨン領域で分離されたｎ型エピタキシヤル層
を有する基体の断面図、第２図ａ〜ｄは本発明の
実施例１におけるバイポーラ集積回路の製造工程
を示す断面図、第３図ａ〜ｃは本発明の実施例２
におけるバイポーラ集積回路の一部の工程を示す
断面図である。 １１……ｐ-シリコン基板、１２，１２′……不
純物ドープ非結晶性シリコン層、１３，１３′…
…モリブデン膜、１４，１４′……ｐ型アイソレ
ーシヨン領域、１５，１５′……ｎ型エピタキシ
ヤル領域（素子形成領域）、１６……ｐ型内部ベ
ース領域、１７……ｐ+型外部ベース領域、１８
……ｎ+型エミツタ領域、１９……ｎ+型コレクタ
電極接触領域、２０……シリコン酸化膜、２２，
２３，２４……Al電極。
Claims (1)
- １ 半導体基板上に第一導電型の不純物を含む非
結晶性半導体層を被覆する工程と、この非結晶性
半導体層上の所望部分を高融点金属膜で覆う工程
と、この高融点金属膜をマスクとして露出する非
結晶性半導体部分に第二導電型の不純物を選択的
にイオン注入した後、レーザ光の照射を施す工程
と、前記高融点金属膜を除去した後、再度レーザ
光の照射を施す工程とを具備したことを特徴とす
る半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4164480A JPS56146231A (en) | 1980-03-31 | 1980-03-31 | Manufacture of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4164480A JPS56146231A (en) | 1980-03-31 | 1980-03-31 | Manufacture of semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS56146231A JPS56146231A (en) | 1981-11-13 |
| JPS6137773B2 true JPS6137773B2 (ja) | 1986-08-26 |
Family
ID=12614039
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4164480A Granted JPS56146231A (en) | 1980-03-31 | 1980-03-31 | Manufacture of semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS56146231A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW299897U (en) | 1993-11-05 | 1997-03-01 | Semiconductor Energy Lab | A semiconductor integrated circuit |
| JP4967205B2 (ja) * | 2001-08-09 | 2012-07-04 | 富士電機株式会社 | 半導体装置の製造方法 |
-
1980
- 1980-03-31 JP JP4164480A patent/JPS56146231A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS56146231A (en) | 1981-11-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4381201A (en) | Method for production of semiconductor devices | |
| US4269636A (en) | Method of fabricating self-aligned bipolar transistor process and device utilizing etching and self-aligned masking | |
| EP0015677B1 (en) | Method of producing semiconductor devices | |
| US4377421A (en) | Method of making a stacked emitter in a bipolar transistor by selective laser irradiation | |
| US4125426A (en) | Method of manufacturing semiconductor device | |
| JPS6246989B2 (ja) | ||
| US4377031A (en) | Method of making Schottky barrier diode by selective beam-crystallized polycrystalline/amorphous layer | |
| JPH0115134B2 (ja) | ||
| US4377902A (en) | Method of manufacturing semiconductor device using laser beam crystallized poly/amorphous layer | |
| JPH0340501B2 (ja) | ||
| US4351677A (en) | Method of manufacturing semiconductor device having aluminum diffused semiconductor substrate | |
| JPS58116764A (ja) | 半導体装置の製造方法 | |
| JPS6137773B2 (ja) | ||
| US4968635A (en) | Method of forming emitter of a bipolar transistor in monocrystallized film | |
| JPH0345530B2 (ja) | ||
| JPS6360551B2 (ja) | ||
| JPS6220711B2 (ja) | ||
| JPS6348194B2 (ja) | ||
| JPS6032349B2 (ja) | 半導体装置の製造方法 | |
| JP3182887B2 (ja) | 半導体装置の製造方法 | |
| KR940008884B1 (ko) | 균일한 저항산포를 갖는 폴리저항의 제조방법 | |
| JP2624365B2 (ja) | 半導体装置の製造方法 | |
| JPH0691159B2 (ja) | 半導体装置の製造方法 | |
| JP2929206B2 (ja) | 半導体装置の製造方法 | |
| JP2517380B2 (ja) | 半導体集積回路の製造方法 |