JPH0691222B2 - 半導体記憶装置 - Google Patents
半導体記憶装置Info
- Publication number
- JPH0691222B2 JPH0691222B2 JP59244263A JP24426384A JPH0691222B2 JP H0691222 B2 JPH0691222 B2 JP H0691222B2 JP 59244263 A JP59244263 A JP 59244263A JP 24426384 A JP24426384 A JP 24426384A JP H0691222 B2 JPH0691222 B2 JP H0691222B2
- Authority
- JP
- Japan
- Prior art keywords
- polycrystalline silicon
- silicon film
- memory device
- semiconductor memory
- polysilicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B10/00—Static random access memory [SRAM] devices
Landscapes
- Static Random-Access Memory (AREA)
- Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体の記憶装置に関する。
従来半導体記憶装置の構成として第1図のような102のN
MOSと101のポリシリコン抵抗を用いたものが考案され製
品として提供されてきた。第2図にはその断面構造を示
し、202がNMOS201がポリシリコン203が絶縁膜、204が配
線材をそれぞれ示す。
MOSと101のポリシリコン抵抗を用いたものが考案され製
品として提供されてきた。第2図にはその断面構造を示
し、202がNMOS201がポリシリコン203が絶縁膜、204が配
線材をそれぞれ示す。
従来の技術では、今後更に高密度化し、トランジスタ
ー、抵抗等を微細化した場合、次の問題が生ずる。ポリ
シリコン抵抗の抵抗値は、メモリーセルが外来雑音や拡
散リークの影響を受けても情報保持が可能となる電流が
流せる範囲で、かつ記憶装置の保持状態での総消費電
流、つまりポリシリコン抵抗を流れる電流の総和が極め
て低くなるように設定しなければならない。市場の要求
としては、集積度がどれ程向上しても、保持電流として
は、今までと同程度か以下を希望しており、最悪でもポ
リシリコンの抵抗値は、集積度の向上率と同じ割合で高
くしなければならない。しかし抵抗を高くすることは、
メモリーセルの保持能力を低下させ外来雑音や拡散リー
クに対してデータが破壊される危険をもつことになる。
本発明はかかる問題点を解決するものであり、新しいメ
モリーセルの構造を提供するものである。
ー、抵抗等を微細化した場合、次の問題が生ずる。ポリ
シリコン抵抗の抵抗値は、メモリーセルが外来雑音や拡
散リークの影響を受けても情報保持が可能となる電流が
流せる範囲で、かつ記憶装置の保持状態での総消費電
流、つまりポリシリコン抵抗を流れる電流の総和が極め
て低くなるように設定しなければならない。市場の要求
としては、集積度がどれ程向上しても、保持電流として
は、今までと同程度か以下を希望しており、最悪でもポ
リシリコンの抵抗値は、集積度の向上率と同じ割合で高
くしなければならない。しかし抵抗を高くすることは、
メモリーセルの保持能力を低下させ外来雑音や拡散リー
クに対してデータが破壊される危険をもつことになる。
本発明はかかる問題点を解決するものであり、新しいメ
モリーセルの構造を提供するものである。
本発明は、ポリシリコンI上に絶縁膜を介して新にポリ
シリコンIIを形成することにより、上記問題点を解決す
るものである。
シリコンIIを形成することにより、上記問題点を解決す
るものである。
本発明を第3図,第4図により説明する。
第3図に於いて301,302,303はポリシリコンI、305はポ
リシリコンIIを示す。301と303は、不純物濃度の高いP
型領域で、302は抵抗となる低濃度P型不純物領域であ
る。304は305の電位によって生ずる空乏層である。305
の電位を高くすると空乏層は更に拡がりポリシリコンI
の最下部まで達し第4図のようになる。この時には、30
1から303へ流れる電流はほぼカットされる。これを測定
すると第5図のようになる。VAは305の電位でありI
は301と303間の電流である。この本発明を用いたメモリ
ーセルを第6図に示す。第6図の動作は第1図は同様双
安定のフリップフロップである。但し第1図の従来例に
較べ、第5図の効果により、メモリー動作状態での
VDD,VSS間の電流が非常に小さくできる。またVAが低
い時には、非常に低抵抗となるため、保持能力が極めて
高く外的雑音やリーク電流に対して強くなる。
リシリコンIIを示す。301と303は、不純物濃度の高いP
型領域で、302は抵抗となる低濃度P型不純物領域であ
る。304は305の電位によって生ずる空乏層である。305
の電位を高くすると空乏層は更に拡がりポリシリコンI
の最下部まで達し第4図のようになる。この時には、30
1から303へ流れる電流はほぼカットされる。これを測定
すると第5図のようになる。VAは305の電位でありI
は301と303間の電流である。この本発明を用いたメモリ
ーセルを第6図に示す。第6図の動作は第1図は同様双
安定のフリップフロップである。但し第1図の従来例に
較べ、第5図の効果により、メモリー動作状態での
VDD,VSS間の電流が非常に小さくできる。またVAが低
い時には、非常に低抵抗となるため、保持能力が極めて
高く外的雑音やリーク電流に対して強くなる。
本発明の断面図を第7図に示す。701はポリシリコン
I、702は絶縁膜、703はポリシリコンIIを示す。705は
配線材であり、この配線材を通じて電源及びN−MOSの
ドレインやゲートに接続される。
I、702は絶縁膜、703はポリシリコンIIを示す。705は
配線材であり、この配線材を通じて電源及びN−MOSの
ドレインやゲートに接続される。
また第8図には別の構成を示す。第8図は、第7図のポ
リシリコンIのみを示したもので、801はP型不純物領
域で、802はN型不純物領域を示す。この802は、第5図
の特性に於ける、VAが高い時の電流を第7図の例より
は、さらに低く抑えるためのもので、集積回路全体の消
費電流を下げる効果がある。また第9図も同様の目的に
対するもので、901のポリシリコンIIIを新に設けポリシ
リコンIの内部の空乏層を上と下から拡げ電流を低く抑
えるものである。
リシリコンIのみを示したもので、801はP型不純物領
域で、802はN型不純物領域を示す。この802は、第5図
の特性に於ける、VAが高い時の電流を第7図の例より
は、さらに低く抑えるためのもので、集積回路全体の消
費電流を下げる効果がある。また第9図も同様の目的に
対するもので、901のポリシリコンIIIを新に設けポリシ
リコンIの内部の空乏層を上と下から拡げ電流を低く抑
えるものである。
本発明は、上記の説明のように、消費電流を低く抑え、
かつ外的雑音やリーク電流等に対して保持能力の高いメ
モリーセルを提案するものであり、それを用いた半導体
記憶装置を提供するものである。
かつ外的雑音やリーク電流等に対して保持能力の高いメ
モリーセルを提案するものであり、それを用いた半導体
記憶装置を提供するものである。
第1図,第2図……従来例を示す図 第3図,第4図,第5図……本発明の説明図 第6図,第7図……本発明の実施例を示す図 第8図,第9図……本発明の実施例を示す図
Claims (1)
- 【請求項1】トランジスタと負荷素子をそれぞれ電源間
に直列接続して構成された2つのインバータの入出力を
交差接続したフリップフロップを構成する半導体記憶装
置において、基板上方に設けられた第1多結晶シリコン
膜、前記第1多結晶シリコン膜上方に第1絶縁膜を介し
て設けられた第2多結晶シリコン膜、前記第2多結晶シ
リコン膜上方には第2絶縁膜を介して設けられた第3多
結晶シリコン膜を有し、前記負荷素子は前記第2多結晶
シリコン膜に設けられた第1導電型の多結晶シリコン層
と第2導電型の多結晶シリコン層とを積層する構造を有
し、且つ前記負荷素子の上方の前記第1多結晶シリコン
膜と前記第3多結晶シリコン膜に所定の電位をかけるこ
とを特徴とする半導体記憶装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59244263A JPH0691222B2 (ja) | 1984-11-19 | 1984-11-19 | 半導体記憶装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59244263A JPH0691222B2 (ja) | 1984-11-19 | 1984-11-19 | 半導体記憶装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61121467A JPS61121467A (ja) | 1986-06-09 |
| JPH0691222B2 true JPH0691222B2 (ja) | 1994-11-14 |
Family
ID=17116147
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59244263A Expired - Lifetime JPH0691222B2 (ja) | 1984-11-19 | 1984-11-19 | 半導体記憶装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0691222B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0471126A3 (en) * | 1990-08-15 | 1992-07-15 | Samsung Semiconductor, Inc. | Static random access memory cell |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS503787A (ja) * | 1973-05-16 | 1975-01-16 | ||
| JPS52122484A (en) * | 1976-04-07 | 1977-10-14 | Hitachi Ltd | Field effect type polisilicon resistance element |
| JPS5951146B2 (ja) * | 1977-02-25 | 1984-12-12 | 沖電気工業株式会社 | 絶縁ゲ−ト型半導体集積回路の製造方法 |
-
1984
- 1984-11-19 JP JP59244263A patent/JPH0691222B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61121467A (ja) | 1986-06-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0952614B1 (en) | Field effect device with polycrystaline silicon channel | |
| EP0134432A2 (en) | Complementary semiconductor integrated circuit having a protection device | |
| US4780751A (en) | Semiconductor integrated circuit device | |
| US4907059A (en) | Semiconductor bipolar-CMOS inverter | |
| US5844837A (en) | Static memory device including supplemental gate capacitance | |
| JPS6043693B2 (ja) | 駆動回路 | |
| US4504743A (en) | Semiconductor resistor element | |
| JP2557553B2 (ja) | スタティック型半導体メモリ | |
| JPH07302846A (ja) | 半導体メモリ装置 | |
| US5027186A (en) | Semiconductor device | |
| GB1597725A (en) | Integrated circuit memory | |
| JPS5943828B2 (ja) | Mos形集積回路の製造方法 | |
| JP3006134B2 (ja) | スタティック半導体記憶装置 | |
| JPH04250663A (ja) | 半導体メモリ装置 | |
| JPS6343901B2 (ja) | ||
| JPS61121467A (ja) | 半導体記憶装置 | |
| JP2961788B2 (ja) | 半導体記憶装置 | |
| JPS6120149B2 (ja) | ||
| JPH10224210A (ja) | 論理回路、フリップフロップ回路及び記憶回路装置 | |
| JP2562383B2 (ja) | 薄膜トランジスタ | |
| JPH0240951A (ja) | 半導体メモリ装置 | |
| JP3067678B2 (ja) | 半導体装置 | |
| JPH01287960A (ja) | メモリ装置 | |
| JPH07282584A (ja) | 半導体記憶装置 | |
| JPS6381974A (ja) | 半導体集積回路装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |