JPH0693462B2 - バイポーラ・トランジスタ及びその製造方法 - Google Patents

Description

【発明の詳細な説明】 A.産業上の利用分野 本発明は、バイポーラ・トランジスタ、より詳細に言え
ば、エピタキシヤル成長させたベース領域を有するバイ
ポーラ・トランジスタ及びその製造方法に関する。

B.従来の技術 バイポーラ・ロジツク（バイポーラ・トランジスタ／デ
バイスを組み込んだ電子論理回路）の能力を向上させる
最近の研究開発によつて、製造の歩どまりが良好で、よ
り高い密度のバイポーラ・デバイスを生産することが出
来るようになつた。これらの製造工程は、例えば１ミク
ロン以下の単位の分解能で形成された構成を可能とす
る、所謂、自己整列処理を含んでいる。これらの処理工
程を使用して形成されたトランジスタは、それ以前のデ
バイスと比較して、顕著に小さい寸法及び密度と、著し
く増加したスイツチ速度とを持つている。

以下に示す米国特許は、自己整列トランジスタの処理方
法と、その結果のデバイスとを開示している。

米国特許第4495512号は、被覆されドープされた多結晶
シリコン層を有するケイ化物の外部ベース・コンタクト
を持つバイポーラ・トランジスタを開示している。ケイ
化物及び多結晶シリコンは内部ベースとエミツタ領域を
確定する同延の開孔を持つている。外部ベース領域はケ
イ化物層を介してドープされた多結晶シリコンから不純
物を拡散することによつて形成されている。

米国特許第4483726号は、外部ベースに対する小さい、
自己整列された側壁コンタクトを有するバイポーラ・ト
ランジスタが示されている。外部ベース領域は、絶縁材
料の２つの層の間にドープされた材料のコンタクト／側
壁を形成し、そして、外部ベース領域を形成するため
に、コンタクトから不純物を拡散することによつて作ら
れている。

米国特許第4319932号は、エミツタ、内部ベース及び隆
起したサブコレクタ領域を形成するために使用される拡
散用のウインドウ、またはイオン注入用ウインドウに対
して自己整列された多結晶シリコンのベース・コンタク
トを使用することによつて形成されたバイポーラ・トラ
ンジスタが示されている。この特許において、多結晶シ
リコンは、表面を二酸化シリコンで被つた後、マスクと
しての拡散用ウインドウ、またはイオン注入用ウインド
ウの側壁に沿つて、下層の外部ベース領域を形成するた
めに、自己整列された不純物源として使用されている。

米国特許第4157269号は、多結晶シリコン材料で形成さ
れたベース・コンタクトと、多結晶材料、または金属で
作られたエミツタ・コンタクトを製造する方法が示され
ている。この特許において、単一のマスクの開孔が、ベ
ース・コンタクトとエミツタとを画定する方法を使用す
ることによつて、エミツタ・コンタクトがベース・コン
タクトに自己整列される。

米国防衛公開特許出願第T104102号は、多結晶シリコン
のベース・コンタクトを有するバイポーラ・トランジス
タを作る方法を示しており、この方法において、外部ベ
ース領域は外部拡散される。多結晶シリコンのコンタク
トは、エミツタ領域と自己整列される。

バイポーラ・トランジスタのデバイスの寸法を小さくす
ることと、密度を高くすることとの改良は、デバイス容
量と、寄生作用とに起因するデバイス速度を制限する要
素を改善する。垂直デバイスにおいて、ベースの電気的
コンタクトに対する基板容量は、デバイスの速度を制限
する寄生デバイス作用を発生する傾向がある。また、製
造プロセスで知られている固有の不備によつて惹起され
るベース及びエミツタ領域における対称性の欠如は、こ
れらの寄生作用を発生する傾向があり、これもまた、デ
バイスのスイツチを速度を制限することになる。

C.発明が解決しようとする課題 本発明の目的は、新規なバイポーラ・トランジスタ及び
その製造方法を提供することにある。

本発明の他の目的は、従来のバイポーラ・トランジスタ
に比較して、高い速度を持つ新規なバイポーラ・トラン
ジスタを提供することにある。

本発明の他の目的は、従来のバイポーラ・トランジスタ
に比較して、小さいデバイス容量と、少ない寄生作用と
を持つバイポーラ・トランジスタを提供することにあ
る。

本発明の他の目的は、超薄型のベース領域を持つ新規な
バイポーラ・トランジスタを提供することにある。

本発明の他の目的は、高度な対称性を持つ新規なバイポ
ーラ・トランジスタを提供することにある。

本発明の他の目的は、通常の半導体製造技術を用いて、
経済的に実行することの出来る上述のバイポーラ・トラ
ンジスタを製造する方法を提供することにある。

D.課題を解決するための手段 本発明に従つて、新規なバイポーラ・トランジスタの製
造方法が与えられ、その方法は、第１の導電型の第１の
領域を含む半導体基板を準備する工程と、第１の領域の
面上に絶縁材料の層を形成する工程と、絶縁性材料の層
の上に導電性材料の層を形成する段階と、第１の領域の
露出部分に結合する垂直な側壁を形成するために、絶縁
性及び導電性材料の層をパターン化する工程と、ベース
領域が導電性材料の層と電気的に接続されるように、第
１の領域の露出した面及び側壁の部分の上に第２の導電
型のベース領域をエピタキシヤルに被着する段階とを含
んでいる。

ベース領域をエピタキシヤルに被着する工程は、第１の
領域の露出部分を被うベース領域の部分が単結晶であ
り、側壁を被うベース領域の部分が多結晶であるよう
に、化学的蒸着（CVD）処理によつて遂行されることが
望ましい。

本発明の他の特徴に従つて、バイポーラ・トランジスタ
が与えられ、その構造は、第１の導電型の第１の領域を
含む半導体基板と、第１の領域の面上の絶縁性材料の層
と、絶縁性材料の層上の導電性材料の層と、第１の領域
の露出した部分に結合した垂直な側壁を画定するため
に、絶縁性及び導電性材料の層中に設けられたパターン
化された開孔と、ベース領域が導電性材料の層の露出し
た面と電気的に接続されるように、第１の領域の面と、
側壁の上に被着された第２の導電型のエピタキシヤルの
ベース領域とで構成されている。

本発明の実施例において、第１の領域の露出した部分を
被うベース領域の部分は、単結晶であり、上記の側壁を
被うベース領域の部分は、多結晶である。ベース領域は
CVD処理で形成されるのが好ましい。

E.実施例 NPN型のバイポーラ・トランジスタについて以下に本発
明の実施例を説明するけれども、本発明は、反対の導電
型不純物を代替すれば、PNPバイポーラ・トランジスタ
に適用出来ることは当業者には自明のことである。

第1A図及び第1B図を参照すると、埋め込まれたＮ＋型の
サブコレクタ領域12で被われたＰ−型の基板領域を含む
半導体スラブ、即ち半導体チツプ上のバイポーラ・トラ
ンジスタ50が示されている。デバイス領域12の上部表面
上に形成され、エピタキシヤル成長された半導体領域
は、領域12の表面を被つたＮ−型のコレクタ領域14と、
サブコレクタ領域12の表面を被い、且つコレクタ領域と
は絶縁されたＮ＋型のサブコレクタ到達領域16とを与え
るために処理される。例えば、コレクタ領域14は、薄く
ドープされたシリコンのエピタキシヤル層を通常の処理
方法で成長させた後に、通常のマスク処理と、イオン注
入処理と、ドライブ・イン処理とによつて形成される。
サブコレクタ到達領域16は、所定のＮ＋型の導電性を達
成するために、例えば、上述のエピタキシヤル・シリコ
ンの深いイオン注入のドーピングによつて形成すること
が出来る。この代案として、領域14及び16は、後者の適
当なドーピングによつて直接にサブコレクタ領域12中に
形成することが出来る。

例えば、二酸化シリコンを埋め込んだ浅い隔離トレンチ
18B、18Cは、サブコレクタ領域12の上面とほぼ等しい厚
さを持ち、領域14及び16を取り囲んで、これらを電気的
に絶縁している。例えば、二酸化シリコンが埋め込ま
れ、基板領域10まで到達した深い隔離トレンチ18Aは、
シリコンの同じスラブ上に設けられた他のデバイスから
トランジスタ50を電気的に絶縁するために、トランジス
タ50を取り囲んでいる。

少なくとも隔離トレンチ18A、18Bと、Ｎ−型のコレクタ
領域14のほぼ平坦な上表面とは、以下のような順序で、
全体として水平な５つの層を含んでいる。この５つの層
とは、酸化物の絶縁層20と、窒化物、オキシ窒化物、ま
たは窒化物−酸化物の絶縁層22と、高くドープされた多
結晶シリコン、ポリシード（polycide）、または耐火性
材料の導電層24と、酸化物の絶縁層26と、窒化物の絶縁
層28とである。５つの層20、22、24、26、28のすべて
は、コレクタ領域14の上面全体の上で位置付けられ、全
体として垂直な側壁を持つ開孔30を与えるようにパター
ン化される。上部の２つの材料層26、28は、開孔30から
横方向に離隔し、導電層24の部分を露出するための開孔
43を与えるためにパターン化される。

開孔30の中に露出し、薄くエピタキシヤル成長され、弱
くドープされた半導体ベース領域32は、領域14の上面を
被つた水平に露出した単結晶層32Aと、垂直に配列され
た多結晶シリコン層、即ち側壁32Bとを含んでおり、側
壁32Bは、層20、22の垂直エツジ上に延び、層24の垂直
エツジと接触し、そして層26の下面の直下で終端するの
が望ましい。ベース領域32は、例えばエピタキシヤル・
シリコン、またはシリコン−ゲルマニウムで構成され
る。更に、ベース領域32は、水平層32Aからの不純物が
コレクタ領域14の方に拡散していることを示す破線32C
によつて示された領域を含んでいる。領域32Cのエツジ
が開孔30によつて画定された側壁を越えて横方向に延び
ていることには注意を払う必要がある。

例えば、150オングストロームの厚さの酸化物層であ
り、湿式蝕刻の反応イオン蝕刻（reactive ion etch-RI
E）の停止部の側壁34は、ベース領域32の垂直層32Bの上
を被い、そして更に、水平な単結晶性のベース領域32A
の上に短い長さだけ延びたＬ字形の脚部を含んでいる。
RIEで蝕刻可能で、電気的に絶縁性の側壁36は、側壁34
の上と、層26、28の垂直エツジとを被つている。側壁36
は、例えば、600オングストロームの厚さの全体として
Ｌ字形の第１の層36Aと、第１の層36Aの上を被う600オ
ングストロームの厚さの酸化物の第２の層36Bとを含ん
でいる。

上述したように、側壁層34、36A、36Bと同じ構造の側壁
層38は、サブコレクタの到達領域16から僅かな距離だけ
隔たつた所で、層20、22、24、26、28の垂直エツジ上を
被つている。

第1A図及び第1B図を参照して更に説明を続けると、Ｎ＋
型不純物でドープされた多結晶シリコンにより形成され
たエミツタ領域40は、ベース領域32Aと、側壁36と、窒
化物層28との上に位置付けられている。代案として、エ
ミツタ領域40は、Ｎ＋型の単結晶のエピタキシヤル層で
あつてもよい。金属のベース・コンタクト44は、開孔43
中に露出した多結晶シリコン層24の領域と電気的接続を
形成している。金属のエミツタ・コンタクト及びコレク
タ・コンタクト45、46は、エミツタ領域40の上面と、サ
ブコレクタの到達領域16の上面とに電気的接続を形成し
ている。

上述したような態様で、垂直ベース領域32Bは、ドープ
された導電性多結晶シリコン層24と電気的接続を作つて
おり、転じて、この多結晶シリコン層24は、金属のベー
ス・コンタクト44と電気的接続を構成している。水平の
ベース領域32Aは、内部のベースとして機能し、他方、
垂直のベース領域32Bと、導電性多結晶シリコン層24の
相互接続部分とは、外部ベースとして機能する。

導電性多結晶シリコン層24は、絶縁層20、22を介在させ
ることによつてコレクタ領域14の表面から間隔を開けら
れているので、デバイス50のベース−コンタクト／エピ
タキシヤル領域の容量は、従来のデバイスの容量よりも
遥かに低い容量である。多結晶シリコン層24と、エピタ
キシヤル成長で形成された垂直のベース領域32Bとの間
の電気的接続の非拡散の性質によつて、更に低くなつた
容量が与えられる。

トランジスタ50の構造に固有の小さな容量は、従来のデ
バイスと比較して、動作速度（即ちスイツチング速度）
の著しい増加を与える。ベース領域32は、超薄型の領域
（200乃至500オングストロームの程度）で与えられ、そ
して高度な対称形を持つている。

第２図乃至第９図を参照して、バイポーラ・トランジス
タ50の製造方法の実施例を以下に説明する。説明の簡単
を期するために、第１図の各図で使用した参照数字は、
トランジスタの同一部分を示す場合には、第２図乃至第
９図でも同一の参照数字を用いている。

第２図に示されたように、Ｎ＋型のサブコレクタ領域12
によつて被われているＰ−型の基体領域10を持つている
半導体のシリコン・ウエハ上に上述のデバイスが作られ
る。ウエハの最初の材料は、例えば＜100＞の結晶軸を
持つ種結晶を用いて、硼素のようなＰ−型の材料を含む
シリコンの熔融体から単結晶のロツドを引上げることに
よつて製造される。このようにして作られたロツドは、
次に、表面の結晶軸方向＜100＞軸を持つ薄いウエハに
スライスされる。Ｐ−型のシリコンのウエハは、10乃至
20オーム／センチメートルの抵抗率を持つていることが
望ましい。Ｎ＋型のサブコレクタ領域12は、通常のイオ
ン注入を行い、そして約1.5ミクロンの範囲の厚さにド
ライブ・インすることによつて形成される。

第２図の構造についての説明を続けると、Ｎ−型のコレ
クタ領域14と、Ｎ＋型のサブコレクタ到達領域16とは、
サブコレクタ領域12の表面を被つて、エピタキシヤル成
長され、弱くドープされた第１のシリコン層（図示せ
ず）によつて形成される。このエピタキシヤル層は、例
えば約1.2ミクロンの範囲の厚さにエピタキシヤル成長
処理によつて形成される。このエピタキシヤル成長層の
形成の後、浅い隔離トレンチ18B、18Cが、以下のような
通常のプロセスによつて作られる。即ち、そのプロセス
とは、マスク処理と、浅いトレンチを形成する蝕刻処理
と、露出されたシリコンを酸化させる処理と、二酸化シ
リコンのような絶縁性材料の層で酸化されたトレンチを
充満する処理と、結果の表面を適宜の手段で平坦化する
処理とである。深い隔離トレンチ18Aが、例えば以下の
通常のプロセスによつて作られる。このプロセスは、深
いトレンチを形成するために蝕刻する処理と、露出され
たシリコンの壁を酸化する処理と、酸化物、または多結
晶シリコンのような充填材料で残りの穴を充填する処理
と、結果の隔離トレンチの面を平坦化する処理とを含ん
でいる。

Ｎ−型の領域14は、所望のＮ−型の導電領域を得るため
に、通常のマスク処理と、イオン注入処理と、ドライブ
・イン処理とによつて形成される。同様に、Ｎ＋型の領
域16は、所望のＮ＋型の導電領域を得るために、通常の
マスク処理と、深いイオン注入処理と、ドライブ・イン
処理とによつて形成される。代案として、Ｎ−型及びＮ
＋型の領域14、16は、上述の隔離と、領域12に対して直
接にドーピングを適用することによつてＮ−型の領域12
に直接形成することが出来ることには注意を要する。

第３図において、第２図に示したデバイスの上表面を被
つて５つの層の積層が形成される。酸化物の層20は、例
えば熱酸化処理によつて、約200オングストロームの厚
さに、デバイス表面を直接被つて形成される。窒化物の
層22は、例えば低圧化学的蒸着（low Pressure chemica
l vapor deposition−LPCVD）処理によつて、約200オン
グストロームの厚さに、酸化物層20を被つて形成され
る。これらの２つの下部層20、22は、主として、下側の
デバイス領域からの電気的な隔離を与えるための機能を
持ち、そして、これらの層の材料は、他の適当な材料に
よつて代替することが出来る。酸化物層20は、以下に説
明するような方法で、RIE蝕刻の窒化物層22のための湿
式の蝕刻の停止部としての二次的な機能を持つている。
酸化層20は、他の適当な材料で代替出来ることは、当業
者には自明である。

Ｐ＋型の不純物でドープされた多結晶シリコンを含むの
が望ましい導電層24は、窒化物層22を被つて形成され
る。導電層24は、例えば密閉容器中でドープされた多結
晶シリコンをLPCVDによつて、約2500オングストローム
の厚さに形成される。導電層24は、主として、次の工程
で与えられる電気的なコンタクトと、次の工程で形成さ
れるベース領域の間の導電性接続部として機能する。導
電層24は、例えば耐火性材料、ポリシードを含む他の導
電性材料で代替することが出来る。

導電層24の形成に続いて、電気的絶縁層26及び28が積層
される。絶縁層26は、例えばLPCVDによつて、約1000オ
ングストロームの厚さに形成された酸化物であることが
望ましい。絶縁層28は、例えばLPCVDによつて、約1000
オングストロームの厚さに形成された窒化物であること
が望ましい。絶縁層26及び28の主な役割は、次に形成さ
れる金属コンタクトに対する電気的絶縁体を与えること
である。絶縁層26及び28は、同様な性質を持つ他の材料
で代替することが出来る。

第４図において、通常のホトグラフ式マスク（図示せ
ず）を使用することによつて、５つの層を貫通してコレ
クタ領域14の表面に達する開孔30が画定されることが示
されている。例えばCF₄及びCF₄＋O₂の混合物を含むRIE
プロセスは、層28、26、24、22を続けて、異方性的に、
且つ選択的に蝕刻し、このRIE蝕刻は、下部の酸化物層2
0によつて効果的に停止される。開孔30中に露出された
酸化物層20の一部を除去するために、例えば湿式蝕刻BH
F、またはHFが使用される。本発明によつて与えられる
利点に従つて、次の工程で露出されるコレクタ領域14の
シリコン面を損傷しないように、酸化物層20の湿式蝕刻
は、注意深く且つ選択的に制御される。従つて、露出さ
れたシリコン面は、清浄で、且つ均一で、理想的な平坦
面となる。本発明のこの特徴は、例えば、RIE処理で得
られた非均一なシリコン面と関連した問題として良く知
られている問題を解決するものである。この良く知られ
ている問題とは、例えば予期することの出来ないデバイ
ス動作、及び寄生デバイス動作を含む。

第５図において、密閉容器中でドープされたエピタキシ
ヤル・シリコン（またはシリコン−ゲルマニウム）の層
32は、第４図に示したデバイスの表面を被つて均一に被
着される。エピタキシヤル・シリンコン層32は超高真空
の化学的蒸着（UHV/CVD）によつて、形成されるのが好
ましい。この処理は、表面を清浄に保つために、１×10
⁸以下の超真空中にデバイスを置く必要がある。560℃の
低い温度が、清浄工程及び被着工程との間で使用され、
被着工程は、約１ミリトルの圧力で遂行される。エピタ
キシヤル・シリコン層32は、毎立方センチメートル当り
約１×10¹⁹の所定の弱いドーピングを与えるために、ホ
ウ化水素（diborane）のようなＰ型ドーパンドの存在の
下で被着される。

本発明に従つてこのように作られたエピタキシヤル・シ
リコン層32は、コレクタ領域14の表面を被い、且つ単結
晶で、水平で、内部ベース部分32Aと、積層された層2
0、22、24、26、28の垂直エツジを被つて延びる外部ベ
ースの多結晶の側壁部分32Bとを含む開孔30内のベース
領域を与える。次の焼鈍し工程の間で、以下に説明する
エピタキシヤル成長で形成されたベース領域の側壁領域
32Bは、多結晶シリコン層24の隣接垂直エツジを持つ電
気的接続部を形成し、従つて、これは、次に完成される
デバイスのための外部ベース領域を形成する。この焼鈍
し処理の間で、ベース領域32Aからの不純物が内部ベー
ス領域32Cを形成する領域14の中に拡散される。

第６図において、このデバイスは、開孔30中に多結晶シ
リコン層24の上面にほぼ等しい高さを有するレジストの
プラグ（図示せず）を形成するために、レジストの酸化
を利用して、レジストの平坦化処理が行われる。エピタ
キシヤル・シリコン層32の露出部分は、水平層32B及び
側壁層32Aだけを残すように、CF₄プラズマのような等方
性シリコン・プラズマ蝕刻を使用して除去される。側壁
層32Bは、ドープされた多結晶シリコン層24のエツジと
少なくとも接触して、領域14の面から垂直に上方に延び
ているが、併し、絶縁領域26のエツジを被つて接触しな
いのが好ましい。

第７図において、高圧の加熱酸化（high pressure,ther
mal oxide−HIPOX）による酸化物の層34が、ベース領域
32A、32Bの露出シリコンの上を被つて成長される。ここ
で、酸化物の層34は開孔30の中で、多結晶シリコン層24
のエツジの露出したすべての部分を被つて成長されるこ
とは注意を要する。

選択的に、プラズマで強化されたCVD酸化の層（図示せ
ず）を、エピタキシヤル・シリコン層32（第５図）の上
を被つて被着し、そして、ベース領域32A、32Bの上を被
つて形成されるように、レジスト・プラグを形成した直
後で、シリコン層の蝕刻前に、湿式蝕刻することが出来
る。この被覆層は、以下に説明するような絶縁側壁を形
成するために、絶縁層に加えてか、または絶縁層と共に
使用することが出来る。

積層された層20、22、24、26、28の最右端部分を除去す
ることによつて、浅い隔離トレンチ18Cと、サブコレク
タの到達領域16の上面と、この到着領域を取り囲む深い
隔離トレンチ18Aとを露出させるために、通常のホトグ
ラフ式（図示せず）が、上述のCF₄及びCF₄＋O₂のRIE
と、湿式蝕刻処理との組み合わせた処理に使用される。

第８図及び細部を示す第1C図において、酸化物層34と、
窒化物層36Aと、酸化物層36Bとから成る側壁は、ベース
領域32の側壁層32Bの上に順次に形成される。側壁36A及
び36Bは、例えば窒化物及び酸化物に適合したCVDを行つ
た後、側壁を残すための異方性RIE処理を施すことによ
つて形成される。酸化物層34は窒化物層36Aの被覆とは
異なつた蝕刻特性を持つているので、例えばBHFを持つ
最終湿式蝕刻が、ベース領域32Aの露出部分を損傷する
ことなく、酸化物層34の不要な部分を除去するのに使用
される。

側壁34、36A及び36Bを形成するのと同時に、上述の側壁
と同じ構造の側壁38が（積層の状態を図示していな
い）、浅い隔離トレンチ18Cを被つた層20、22、24、2
6、28の垂直エツジの上に形成される。

本発明に従つて、側壁36は、外部ベース領域32Bから、
次に形成されるエミツタ領域を電気的に隔離する機能を
持つが、酸化物層34は、側壁36を形成するのに使用され
るRIE蝕刻処理を停止する機能を持つている。従つて、
上述の構造に使用された材料は、上述した機能を有する
他の任意の材料に置換することが出来るのは、当業者に
は自明な事柄である。

第９図において、側壁36の形成に続いて、Ｎ＋型の不純
物でドープされた多結晶シリコンのエミツタ領域40が、
ベース領域32Bと、側壁36と、層28の上部表面の部分と
を被つて形成される。エミツタ領域40は、約2000オング
ストロームの厚さに、例えばドープされていない多結晶
シリコン（図示せず）のLPCVD層を、先ず形成すること
によつて準備される。砒素イオンが、例えば毎立方セン
チメートル当り約１×10²¹原子の濃度で、所定の値のド
ーパント濃度を達成するために、多結晶シリコン中にイ
オン注入され、焼鈍される。この焼鈍し処理の間で、強
くドープされたＰ＋型の層24は、弱くドープされたベー
ス領域の側壁32Bと電気的な接続部を形成する。これと
同時に、ベース領域32Aからの不純物は、領域32Cを形成
するために、コレクタ領域14中に拡散される。

次に、ドープされた多結晶シリコンは、通常のホトグラ
フ・マスク処理によりパターン化され、蝕刻処理により
第９図に示したエミツタ領域が与えられる。

第1A図及び第1B図のバイポーラ・トランジスタ50を完成
するために、通常のホトグラフ用のマスクを使用して、
層24に開孔43を開ける。スパツタリングのような金属被
着処理を使用して、ベース、エミツタ及びコレクタのコ
ンタクトが設けられる。開孔43を設けるために、例えば
CF₄のような蝕刻剤を使用することが出来る。金属のコ
ンタクト44、45、46は、例えばチタン及びアルミニウム
の合金から形成することが出来る。

以上、超薄型のベース領域の特徴と、高度の対称性の構
造と、下部のエピタキシヤル／基本領域から電気的に良
好に隔離されている外部ベース領域とを有するバイポー
ラ・トランジスタと、そのトランジスタを製造するため
の自己整列の方法について説明した。本発明の上述の特
徴は、容量を減少し、寄生作用を減少し、その結果、ス
イツチ速度を増加することが出来る。本発明は、経済的
で、既知の半導体処理技術を利用することが出来、そし
て、半導体論理回路や、メモリ・チツプの製造の分野に
適用することが出来る。

F.発明の効果 以上説明したように、本発明は、容量が小さく、且つ寄
生作用が減少され、スイツチ速度が速いバイポーラ・ト
ランジスタを提供する。

【図面の簡単な説明】

第1A図は本発明を適用して製造されたバイポーラ・トラ
ンジスタの断面図、第1B図は第1A図に示したバイポーラ
・トランジスタの平面図、第1C図は第1A図の部分拡大
図、第２図乃至第９図は第1A図及び第1B図に示したバイ
ポーラ・トランジスタの製造工程を説明するために、製
造工程のステツプを順番に示したデバイスの断面図であ
る。 10……基板領域、12……サブコレクタ領域、14……コレ
クタ領域、16……サブコレクタ到達領域、18A……深い
隔離トレンチ部分、18B、18C……浅い隔離トレンチ部
分、20、22、26、28……絶縁層、24……導電層、30、43
……開孔、32……エピタキシヤルのベース領域、32A…
…単結晶シリコン層の内部ベース領域、32B……多結晶
シリコン層の側壁、34、36A、36B、38……側壁、40……
エミツタ領域、44……ベース・コンタクト、45……エミ
ツタ・コンタクト、50……バイポーラ・トランジスタ。

Claims (2)

【特許請求の範囲】
1. 【請求項１】（イ）第１導電型の第１領域を含む半導体
   基板を準備する工程と、 （ロ）上記第１領域の表面上に第１絶縁材料層を形成す
   る工程と、 （ハ）上記第１絶縁材料層の上に、該第１絶縁料層の食
   刻特性と異なる食刻特性の第２絶縁材料層を形成する工
   程と、 （ニ）上記第２絶縁材料層の上に導電層を形成する工程
   と、 （ホ）該導電層の上に第３絶縁材料層を形成する工程
   と、 （ヘ）上記第１絶縁材料層の部分を露出させるために、
   上記第３絶縁材料層、上記導電層及び上記第２絶縁材料
   層を異方性の反応性イオン食刻する工程と、 （ト）上記第１領域の面から開始する垂直な側壁を形成
   するために、上記第１絶縁材料層の上記露出された部分
   を湿式食刻する工程と、 （チ）上記導電層と電気的に接続されるように、上記側
   壁の部分と上記第１の領域の露出面との上に第２導電型
   のベース半導体層を被着する工程と、 （リ）上記側壁及び上記ベース半導体層に重ねて熱酸化
   物の第４絶縁材料層を形成する工程と、 （ヌ）該第４絶縁材料層に重ねて、該第４絶縁材料層の
   食刻特性と異なる食刻特性の第５絶縁材料層を付着する
   工程と、 （ル）上記第１領域上の上記ベース半導体層上の上記第
   ４絶縁層の部分を露出させるために、上記第５絶縁材料
   層を異方性の反応性イオン食刻する工程と、 （ヲ）上記ベース半導体層から開始する垂直な側壁を形
   成するために、上記第４絶縁材料層の露出部分を湿式食
   刻する工程と、 （ワ）上記第１領域上の上記ベース半導体層に接触する
   ように第１導電型のエミッタ領域層を付着する工程とを
   含むバイポーラ・トランジスタの製造方法。
2. 【請求項２】（イ）第１導電型の第１領域を含む半導体
   基板と、 （ロ）該半導体基板上に形成された第１絶縁材料層と、 （ハ）該第１絶縁材料層上に形成され、該第１絶縁材料
   層の食刻特性と異なる食刻特性を有する第２絶縁材料層
   と、 （ニ）該第２絶縁材料層上に形成された導電層と、 （ホ）該導電層上に形成された第３絶縁材料層と、 （ヘ）上記半導体基板の上記第１領域を露出するよう
   に、上記第１絶縁材料層、上記第２絶縁材料層、上記導
   電層及び上記第３絶縁材料層を貫通して形成された第１
   開孔と、 （ト）上記第１開孔内に露出する上記導電層の端部に接
   続するように上記第１開孔の側壁及び上記第１領域上に
   形成された第２導電型のベース半導体層と、 （チ）上記第１開孔の側壁及び上記第２導電型のベース
   半導体層に重ねて形成された熱酸化物の第４絶縁材料層
   と、 （リ）該第４絶縁材料層に重ねて形成され、該第４絶縁
   材料層の食刻特性と異なる食刻特性の第５絶縁材料層
   と、 （ヌ）上記第１領域上の上記ベース半導体層を露出する
   ように、上記第４絶縁材料層及び上記第５絶縁材料層を
   貫通して形成された第２開孔と、 （ル）上記第１領域上の上記ベース半導体層の露出部分
   に接触するように上記第２開孔内から上記第３絶縁材料
   層上にまで延びて形成された第１導電型のエミッタ領域
   とを含むバイポーラ・トランジスタ。