JPH069448Y2 - Chip-shaped varistor - Google Patents
Chip-shaped varistorInfo
- Publication number
- JPH069448Y2 JPH069448Y2 JP1915088U JP1915088U JPH069448Y2 JP H069448 Y2 JPH069448 Y2 JP H069448Y2 JP 1915088 U JP1915088 U JP 1915088U JP 1915088 U JP1915088 U JP 1915088U JP H069448 Y2 JPH069448 Y2 JP H069448Y2
- Authority
- JP
- Japan
- Prior art keywords
- plate
- electrode
- shaped
- varistor
- element body
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Thermistors And Varistors (AREA)
Description
【考案の詳細な説明】 [産業上の利用分野] 本考案は、異常電圧から電子機器を保護するためのチッ
プ状バリスタに関する。DETAILED DESCRIPTION OF THE INVENTION [Industrial application] The present invention relates to a chip-shaped varistor for protecting an electronic device from an abnormal voltage.
[従来の技術] 角状バリスタ素体の一方の主面の大部分と一方の側面と
他方の主面の一部とに第1の電極を設け、角状バリスタ
素体の他方の主面の大部分と他方の側面と一方の主面の
一部とに第2の電極を設けた構成のチップ状バリスタは
例えば特公昭58−85501号公報に開示されてい
る。[Prior Art] A first electrode is provided on most of one main surface, one side surface, and a part of the other main surface of a rectangular varistor element body, and A chip-shaped varistor in which the second electrode is provided on most of the other side surface and a part of the one main surface is disclosed in, for example, Japanese Patent Publication No. 58-85501.
[考案が解決しようとする課題] しかし、バリスタ素体の同一主面に第1及び第2の電極
が設けられるために、大きなサージ耐量を得ることが困
難であった。また、第1の電極と第2の電極との対向部
分を大きくとることが困難になり、大きなサージ耐量及
び大きな静電容量を得ることが困難であった。更に、第
1及び第2の電極を銀ペーストを塗布して焼付けた電極
とする場合には、第1及び第2の電極に外部導体を半田
で接続すると、半田が銀電極を吸収する現象(半田くわ
れ)が生じ、特性劣化を起こすという問題があった。[Problems to be Solved by the Invention] However, since the first and second electrodes are provided on the same main surface of the varistor element body, it is difficult to obtain a large surge resistance. In addition, it is difficult to obtain a large opposing portion between the first electrode and the second electrode, and it is difficult to obtain a large surge resistance and a large electrostatic capacitance. Furthermore, when the first and second electrodes are formed by applying a silver paste and baking the electrodes, when the external conductors are connected to the first and second electrodes by solder, the phenomenon that the solder absorbs the silver electrode ( There is a problem in that solder solder) occurs and the characteristics deteriorate.
一方、電極の対向領域を増大させるために、第1の電極
をバリスタ素体の一方の主面のみに設け、第2の電極を
バリスタ素体の他方の主面のみに設けることもある。し
かし、この場合には外部接続電極の構成が面倒であっ
た。On the other hand, in order to increase the area where the electrodes face each other, the first electrode may be provided only on one main surface of the varistor element body and the second electrode may be provided only on the other main surface of the varistor element body. However, in this case, the configuration of the external connection electrode was troublesome.
そこで、本考案の目的は、サージ耐量を増大させること
が可能であり、且つ外部接続部分を容易に得ることがで
きるチップ状バリスタを提供することにある。Therefore, an object of the present invention is to provide a chip-shaped varistor capable of increasing surge resistance and easily obtaining an external connection portion.
[課題を解決するための手段] 上記目的を達成するための本考案は、実施例を示す図面
の符号を参照して説明すると、平面形状が実質的に四角
形の板状バリスタ素体1と、前記バリスタ素体1の一方
の主面に設けられた第1の電極2と、前記バリスタ素体
1の他方の主面に設けられた第2の電極3と、前記第1
の電極2に接続された第1の外部接続導体4と、前記第
2の電極3に接続された第2の外部接続導体5と、前記
バリスタ素体1、前記第1及び第2の電極2、3及び前
記第1及び第2の外部接続導体4、5の一部を被覆する
ように設けられた絶縁被覆体6とを備えたチップ状バリ
スタにおいて、前記第1及び第2の外部接続導体4、5
が垂直に延びた部分を有する第1の板状部分7、8と水
平に延びた部分を有する第2の板状部分9、10とをそ
れぞれ有し、前記第2の板状部分9、10は前記第1の
板状部分7、8の一端と他端との間において前記第1の
板状部分7、8から実質的に直角に延びている部分であ
り、前記第1の外部接続導体4の第2の板状部分9は前
記第1の電極2に接触するように配置されていると共
に、前記第1の電極2の少なくとも一部に半田11で結
合されており、前記第1の外部接続導体4の第1の板状
部分7は前記バリスタ素体1の一方の側面に平行に配置
され、前記第2の外部接続導体5の第2の板状部分10
は前記第2の電極3に接触するように配置されていると
共に、前記第2の電極3の少なくとも一部に半田12で
結合されており、前記第2の外部接続導体5の第1の板
状部分8は前記バリスタ素体1の他方の側面に平行であ
り且つ前記第1の外部接続導体4の第1の板状部分7に
対向するように配置され、前記絶縁被覆体6が少なくと
も前記バリスタ素体1の一方及び他方の主面側に設けら
れており、前記第1及び第2の外部接続導体4、5の第
1の板状部分7、8の一端及び他端が前記絶縁被覆体6
の一方及び他方の主面6a、6bにそれぞれ露出してい
るチップ状バリスタに係わるものである。[Means for Solving the Problems] The present invention for achieving the above object will be described with reference to the reference numerals of the drawings showing the embodiments, and a plate-shaped varistor element body 1 having a substantially rectangular planar shape, The first electrode 2 provided on one main surface of the varistor element body 1, the second electrode 3 provided on the other main surface of the varistor element body 1, and the first electrode 2.
First external connection conductor 4 connected to the electrode 2, a second external connection conductor 5 connected to the second electrode 3, the varistor element body 1, the first and second electrodes 2 In the chip-shaped varistor, the chip-shaped varistor comprising: 3 and an insulating coating 6 provided so as to cover a part of the first and second external connecting conductors 4, 5; 4,5
Respectively have first plate-like portions 7 and 8 having vertically extending portions and second plate-like portions 9 and 10 having horizontally extending portions, respectively, and the second plate-like portions 9 and 10 are provided. Is a portion extending substantially perpendicularly from the first plate-shaped portions 7 and 8 between one end and the other end of the first plate-shaped portions 7 and 8, and the first external connection conductor The second plate-shaped portion 9 of No. 4 is arranged so as to be in contact with the first electrode 2, and is connected to at least a part of the first electrode 2 with solder 11, The first plate-shaped portion 7 of the external connection conductor 4 is arranged in parallel to one side surface of the varistor element body 1, and the second plate-shaped portion 10 of the second external connection conductor 5 is arranged.
Is arranged so as to be in contact with the second electrode 3 and is bonded to at least a part of the second electrode 3 with a solder 12, and the first plate of the second external connection conductor 5 is The strip-shaped portion 8 is arranged so as to be parallel to the other side surface of the varistor element body 1 and to face the first plate-shaped portion 7 of the first external connection conductor 4, and the insulating coating body 6 is at least the above-mentioned. One end and the other end of the first plate-shaped portions 7 and 8 of the first and second external connection conductors 4 and 5 which are provided on one and the other main surface sides of the varistor element body 1 are the insulating coatings. Body 6
The present invention relates to the chip-shaped varistor exposed on the one and the other main surfaces 6a and 6b, respectively.
[作用] 上記考案における第1及び第2の外部接続導体4、5
は、第1の板状部分7、8と第2の板状部分9、10と
を有し、第2の板状部分9、10を第1及び第2の電極
2、3に接触させる構造であるので、バリスタ素体1の
厚さのバラツキに無関係に第1及び第2の電極2、3に
第2の板状部分9、10を容易且つ確実に接触させるこ
とができる。第1及び第2の外部接続導体4、5の一端
及び他端は絶縁被覆体6の両主面に露出しているので、
チップ状バリスタのいずれの主面を使用しても外部回路
に対する接続が可能である。[Operation] The first and second external connection conductors 4, 5 in the above invention
Has first plate-shaped portions 7 and 8 and second plate-shaped portions 9 and 10, and makes the second plate-shaped portions 9 and 10 in contact with the first and second electrodes 2 and 3. Therefore, the second plate-shaped portions 9 and 10 can be easily and surely brought into contact with the first and second electrodes 2 and 3 regardless of variations in the thickness of the varistor element body 1. Since one end and the other end of the first and second external connection conductors 4 and 5 are exposed on both main surfaces of the insulating coating 6,
Connection to an external circuit is possible using any of the main surfaces of the chip varistor.
[実施例] 本考案の実施例に係わるチップ状バリスタを第1図〜第
7図を参照して説明する。第1図及び第2図から明らか
な様に、このチップ状バリスタは、バリスタ素体1と、
第1及び第2の電極2、3と、第1及び第2の外部接続
導体4、5と、絶縁被覆体6とから成る。[Embodiment] A chip-shaped varistor according to an embodiment of the present invention will be described with reference to FIGS. 1 to 7. As is clear from FIGS. 1 and 2, the chip-shaped varistor includes a varistor element body 1,
The first and second electrodes 2 and 3, the first and second external connection conductors 4 and 5, and the insulating coating 6 are provided.
バリスタ素体1は第3図に示す様に平面形状四角形の角
形であって、縦幅6mm、横幅8mm、高さ1.6mmに形成
されている。なお、このバリスタ素体1はチタン酸スト
ロンチウム(SrTiO3)を主成分とするセラミック
スであって、バリスタ特性を得ることができると共に静
電容量を得ることができるものである。As shown in FIG. 3, the varistor element body 1 is a square quadrangular in plan view, and is formed with a vertical width of 6 mm, a horizontal width of 8 mm, and a height of 1.6 mm. The varistor element body 1 is a ceramic containing strontium titanate (SrTiO3) as a main component, and can obtain varistor characteristics and electrostatic capacity.
第1及び第2の電極2、3は、バリスタ素体1の一方及
び他方の主面のほぼ全部に銀導電ペーストを塗布し、8
00℃で45分間焼付けることによって形成したオーミ
ック銀電極であり、5×7mmの電極面積をそれぞれ有す
る。For the first and second electrodes 2 and 3, silver conductive paste is applied to almost all of one and the other main surfaces of the varistor element body 1,
Ohmic silver electrodes formed by baking at 00 ° C. for 45 minutes, each having an electrode area of 5 × 7 mm.
第1及び第2の外部接続導体4、5は、第1の板状部分
としての垂直板状部分7、8と第2の板状部分としての
水平板状部分9、10から成り、互いに同一に形成さ
れ、一方が上下逆に配置されている。各水平板状部分
9、10は各垂直板状部分7、8の一端7a、8aと他
端7b、8bとの間において各垂直板状部分7、8の面
に直角に配設されている。各外部接続導体4、5におけ
る垂直板状部分7、8及び水平板状部分9、10の幅a
は4mm、垂直板状部分7、8の厚さbは2mm、水平板状
部分9、10の横幅cは5mm、水平板状部分9、10か
ら垂直板状部分7、8の一端7a、8aまでの高さdは
1.2mm、水平板状部分9、10の厚さeは0.1mm、
垂直板状部分7、8の高さfは4.0mmである。なお、
第1及び第2の外部接続導体4、5は真鍮の上に半田メ
ッキ層を設けたものである。また、水平板状部分9、1
0は垂直板状部分7、8に溶接で固着されている。The first and second external connection conductors 4 and 5 are composed of vertical plate-shaped portions 7 and 8 as first plate-shaped portions and horizontal plate-shaped portions 9 and 10 as second plate-shaped portions, and are the same as each other. And one of them is arranged upside down. Each horizontal plate-shaped portion 9, 10 is arranged at a right angle to the surface of each vertical plate-shaped portion 7, 8 between one end 7a, 8a and the other end 7b, 8b of each vertical plate-shaped portion 7, 8. . The width a of the vertical plate-shaped portions 7 and 8 and the horizontal plate-shaped portions 9 and 10 of each external connection conductor 4 and 5.
Is 4 mm, the thickness b of the vertical plate-shaped portions 7, 8 is 2 mm, the lateral width c of the horizontal plate-shaped portions 9, 10 is 5 mm, and one end 7a, 8a of the horizontal plate-shaped portions 9, 10 to the vertical plate-shaped portions 7, 8 The height d up to 1.2 mm, the thickness e of the horizontal plate portions 9 and 10 is 0.1 mm,
The height f of the vertical plate-shaped portions 7 and 8 is 4.0 mm. In addition,
The first and second external connection conductors 4 and 5 are formed by providing a solder plating layer on brass. Also, the horizontal plate-shaped portions 9, 1
0 is fixed to the vertical plate-shaped portions 7 and 8 by welding.
第1及び第2の外部接続導体4、5の水平板状部分9、
10は第1及び第2の電極2、3に対向配置され、S
n:Pb=60:40から成る半田11、12で結合さ
れている。Horizontal plate-like portions 9 of the first and second external connection conductors 4 and 5,
10 is arranged to face the first and second electrodes 2 and 3, and S
It is connected by solders 11 and 12 made of n: Pb = 60: 40.
各垂直板状部分7、8はバリスタ素体1の一方及び他方
の側面1a、1bに対して0.5mmの間隔を有して対向
配置されている。The vertical plate-shaped portions 7 and 8 are arranged so as to face one side surface 1a and the other side surface 1b of the varistor element body 1 at intervals of 0.5 mm.
絶縁被覆体6はエポキシ樹脂から成り、各垂直板状部分
7、8の一端7a、8aと他端7b、8bのみを露出さ
せ、その他を被覆するように設けられている。従って、
各垂直板状部分7、8とバリスタ素体1の両側面1a、
1bとの間にも絶縁被覆体6が充填されている。The insulating cover 6 is made of epoxy resin and is provided so that only one end 7a, 8a and the other end 7b, 8b of each vertical plate-shaped portion 7, 8 are exposed and the other is covered. Therefore,
The vertical plate portions 7 and 8 and both side surfaces 1a of the varistor element body 1,
The insulating coating 6 is also filled in between 1b.
完成したチップ状バリスタにおいては、第6図及び第7
図から明らかなように、絶縁被覆体6の一方の主面6a
から一方の垂直板状部分7の一端7a及び他方の垂直板
状部分8の他端8bが露出し、絶縁被覆体6の他方の主
面6bから一方の垂直板状部分7の他端7b及び他方の
垂直板状部分8の一端8aとが露出している。この絶縁
被覆体6の縦幅は8mm、横幅は10mm、高さは4mmであ
る。In the completed chip-shaped varistor, Figs.
As is clear from the figure, one main surface 6a of the insulating coating 6 is
One end 7a of one vertical plate-shaped portion 7 and the other end 8b of the other vertical plate-shaped portion 8 are exposed from the other, and the other end 7b of one vertical plate-shaped portion 7 from the other main surface 6b of the insulating cover 6 and One end 8a of the other vertical plate-shaped portion 8 is exposed. The insulating coating 6 has a vertical width of 8 mm, a horizontal width of 10 mm, and a height of 4 mm.
完成したバリスタのバリスタ電圧は240vであり、静
電容量は3000pFである。また、バリスタに対して
サージ電流を一定時間間隔で繰返して流すことを10回
行い、この試験開始前のバリスタ電圧と試験終了後のバ
リスタ電圧との差を試験開始前のバリスタ電圧に対して
±10%以内に収めることができる最大サージ電流値を
求めたところ1500Aであった。また、外部接続導体
4、5を回路基板の配線導体に240℃の半田で接続し
た時のバリスタ内部の半田11、12による第1及び第
2の電極2、3の半田くわれを100個のバリスタにつ
いて調べたところ、1個も発生しなかった。The completed varistor has a varistor voltage of 240 v and a capacitance of 3000 pF. In addition, a surge current is repeatedly supplied to the varistor at regular intervals 10 times, and the difference between the varistor voltage before the start of the test and the varistor voltage after the end of the test is ± The maximum surge current value that can be kept within 10% was 1500 A. In addition, when the external connection conductors 4 and 5 are connected to the wiring conductors of the circuit board by soldering at 240 ° C., the soldering of the first and second electrodes 2 and 3 by the solders 11 and 12 inside the varistor is 100 When the varistor was examined, no varistor was generated.
比較のために、実施例と同一寸法のバリスタ素体の一方
の主面と一方の側面と他方の主面の一部とに第1の電極
を設け、このバリスタ素体の他方の主面と他方の側面と
一方の主面の一部とに第2の電極を設けたバリスタを作
り、実施例と同一の方法で最大サージ電流を求めたとこ
ろ、500Aであり、実施例の1/3であった。また、こ
の比較例の静電容量は1500pFであり、実施例の1/
2であった。また、比較例では100個のバリスタにお
いて5個の半田くわれが発生した。For comparison, a first electrode is provided on one main surface, one side surface, and a part of the other main surface of the varistor element body having the same size as that of the example, and the varistor element body is provided with the other main surface. A varistor having a second electrode provided on the other side surface and a part of one main surface was formed, and the maximum surge current was obtained by the same method as that of the embodiment. As a result, it was 500 A, which was 1/3 of that of the embodiment. there were. The capacitance of this comparative example is 1500 pF,
Was 2. In addition, in the comparative example, 5 solder defects were generated in 100 varistor.
[変形例] 本考案は上述の実施例に限定されるものでなく、例えば
次の変形が可能なものである。[Modification] The present invention is not limited to the above-described embodiments, and the following modifications are possible, for example.
(1)第8図に示すように、外部接続導体4、5を水平
板状部分9、10に端部をL字に折げて垂直板状部分
7、8に結合してもよい。(1) As shown in FIG. 8, the external connection conductors 4 and 5 may be joined to the vertical plate portions 7 and 8 by folding the end portions into L-shaped horizontal plate portions 9 and 10.
(2)第9図に示すように、垂直板状部分7、8の両端
部を内側方向にL字に曲げてもよい。また、第10図に
示すように垂直板状部分7、8の両端部を外側に曲げて
もよい。(2) As shown in FIG. 9, both ends of the vertical plate-shaped portions 7 and 8 may be bent inwardly in an L shape. Further, as shown in FIG. 10, both ends of the vertical plate portions 7 and 8 may be bent outward.
[考案の効果] 本考案によれば製造が容易なチップ状バリスタを提供す
ることができる。また、第1及び第2の電極の対向する
部分を多くすることができるので、サージ耐量の大きい
チップ状バリスタを提供することが可能になる。[Advantage of the Invention] According to the present invention, it is possible to provide a chip-shaped varistor which is easy to manufacture. Moreover, since the facing portions of the first and second electrodes can be increased, it becomes possible to provide a chip-shaped varistor having a large surge resistance.
第1図は本考案の実施例に係わるチップ状バリスタの一
部切欠斜視図、 第2図は第1図のバリスタの断面図、 第3図は第1図のバリスタ素体を示す斜視図、 第4図は第1図の第1及び第2の外部接続導体を示す斜
視図、 第5図は第1及び第2の外部接続導体の正面図、 第6図は完成したチップ状バリスタの斜視図、 第7図は第6図のバリスタの正面図、 第8図、第9図及び第10図は第1及び第2の外部接続
導体の変形例を示す断面図である。 1……バリスタ素体、2……第1の電極、3……第2の
電極、4……第1の外部接続導体、5……第2の外部接
続導体、6……絶縁被覆体、7、8……垂直板状部分、
9、10……水平板状部分、11、12……半田。1 is a partially cutaway perspective view of a chip varistor according to an embodiment of the present invention, FIG. 2 is a sectional view of the varistor of FIG. 1, and FIG. 3 is a perspective view showing the varistor element body of FIG. FIG. 4 is a perspective view showing the first and second external connection conductors of FIG. 1, FIG. 5 is a front view of the first and second external connection conductors, and FIG. 6 is a perspective view of the completed chip-shaped varistor. FIG. 7 is a front view of the varistor of FIG. 6, and FIGS. 8, 9 and 10 are sectional views showing modified examples of the first and second external connection conductors. 1 ... Varistor element body, 2 ... 1st electrode, 3 ... 2nd electrode, 4 ... 1st external connection conductor, 5 ... 2nd external connection conductor, 6 ... Insulation cover, 7, 8 ... Vertical plate-shaped part,
9, 10 ... Horizontal plate-like parts, 11, 12 ... Solder.
Claims (1)
素体(1)と、 前記バリスタ素体(1)の一方の主面に設けられた第1
の電極(2)と、 前記バリスタ素体(1)の他方の主面に設けられた第2
の電極(3)と、 前記第1の電極(2)に接続された第1の外部接続導体
(4)と、 前記第2の電極(3)に接続された第2の外部接続導体
(5)と、 前記バリスタ素体(1)、前記第1及び第2の電極
(2)(3)及び前記第1及び第2の外部接続導体
(4)(5)の一部を被覆するように設けられた絶縁被
覆体(6)と を備えたチップ状バリスタにおいて、 前記第1及び第2の外部接続導体(4)(5)が垂直に
延びた部分を有する第1の板状部分(7)(8)と水平
に延びた部分を有する第2の板状部分(9)(10)と
をそれぞれ有し、 前記第2の板状部分(9)(10)は前記第1の板状部
分(7)(8)の一端と他端との間において前記第1の
板状部分(7)(8)から実質的に直角に延びている部
分であり、 前記第1の外部接続導体(4)の第2の板状部分(9)
は前記第1の電極(2)に接触するように配置されてい
ると共に、前記第1の電極(2)の少なくとも一部に半
田(11)で結合されており、 前記第1の外部接続導体(4)の第1の板状部分(7)
は前記バリスタ素体(1)の一方の側面に平行に配置さ
れ、 前記第2の外部接続導体(5)の第2の板状部分(1
0)は前記第2の電極(3)に接触するように配置され
ていると共に、前記第2の電極(3)の少なくとも一部
に半田(12)で結合されており、 前記第2の外部接続導体(5)の第1の板状部分(8)
は前記バリスタ素体(1)の他方の側面に平行であり且
つ前記第1の外部接続導体(4)の第1の板状部分
(7)に対向するように配置され、 前記絶縁被覆体(6)が少なくとも前記バリスタ素体
(1)の一方及び他方の主面側に設けられており、 前記第1及び第2の外部接続導体(4)(5)の第1の
板状部分(7)(8)の一端及び他端が前記絶縁被覆体
(6)の一方及び他方の主面(6a)(6b)にそれぞ
れ露出していることを特徴とするチップ状バリスタ。1. A plate-shaped varistor element body (1) having a substantially rectangular planar shape, and a first varistor element body (1) provided on one main surface of the varistor element body (1).
Electrode (2), and a second electrode provided on the other main surface of the varistor element body (1).
Electrode (3), a first outer connecting conductor (4) connected to the first electrode (2), and a second outer connecting conductor (5) connected to the second electrode (3). ) And a part of the varistor element body (1), the first and second electrodes (2) and (3), and the first and second external connection conductors (4) and (5). A chip-shaped varistor having an insulating cover (6) provided therein, the first plate-shaped portion (7) having a portion in which the first and second external connection conductors (4) and (5) extend vertically. ) (8) and second plate-shaped portions (9) and (10) each having a horizontally extending portion, and the second plate-shaped portions (9) and (10) are the first plate-shaped portions. A portion extending substantially at a right angle from the first plate-shaped portion (7) (8) between one end and the other end of the portion (7) (8), and the first outer portion Second plate-like portion (9) of the partial connection conductor (4)
Is arranged so as to be in contact with the first electrode (2), and is connected to at least a part of the first electrode (2) with solder (11), the first external connection conductor First plate-like portion (7) of (4)
Are arranged parallel to one side surface of the varistor element body (1), and the second plate-shaped portion (1) of the second external connection conductor (5) is
0) is arranged so as to be in contact with the second electrode (3), and is connected to at least a part of the second electrode (3) with a solder (12), First plate-like portion (8) of the connecting conductor (5)
Is arranged so as to be parallel to the other side surface of the varistor element body (1) and to face the first plate-like portion (7) of the first external connection conductor (4), and the insulating coating ( 6) is provided on at least one main surface side of the varistor element body (1), and the first plate-shaped portion (7) of the first and second external connection conductors (4) and (5). (8) One end and the other end of (8) are exposed on one and the other main surfaces (6a) and (6b) of the insulating coating (6), respectively.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1915088U JPH069448Y2 (en) | 1988-02-16 | 1988-02-16 | Chip-shaped varistor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1915088U JPH069448Y2 (en) | 1988-02-16 | 1988-02-16 | Chip-shaped varistor |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01123303U JPH01123303U (en) | 1989-08-22 |
| JPH069448Y2 true JPH069448Y2 (en) | 1994-03-09 |
Family
ID=31234406
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1915088U Expired - Lifetime JPH069448Y2 (en) | 1988-02-16 | 1988-02-16 | Chip-shaped varistor |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH069448Y2 (en) |
-
1988
- 1988-02-16 JP JP1915088U patent/JPH069448Y2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01123303U (en) | 1989-08-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH01259517A (en) | Chip-shaped electrical components and their manufacturing method | |
| TWI550662B (en) | Installation of electronic components | |
| EP0200232A2 (en) | Decoupling capacitor and method of formation thereof | |
| JPS61142728A (en) | Monolithic capacitor | |
| US4630170A (en) | Decoupling capacitor and method of manufacture thereof | |
| US4622619A (en) | Decoupling capacitor and method of manufacture thereof | |
| JPH0312446B2 (en) | ||
| JP2528326B2 (en) | How to attach a capacitor to a circuit board | |
| JPH0547446Y2 (en) | ||
| JPH0410641Y2 (en) | ||
| JPS6322665Y2 (en) | ||
| JPH0349420Y2 (en) | ||
| JPS62189Y2 (en) | ||
| JPS6228743Y2 (en) | ||
| JPS6225873Y2 (en) | ||
| JPH0631715Y2 (en) | Polarized chip type electronic component | |
| JPS637601A (en) | Network resistor for surface mount | |
| JPH0631735Y2 (en) | Hybrid integrated circuit device | |
| GB2172433A (en) | Decoupling capacitor and method of manufacture thereof | |
| JP2556410Y2 (en) | Collective electronic components | |
| JPH0410709Y2 (en) | ||
| JPS626675Y2 (en) | ||
| JPS6017893Y2 (en) | Composite circuit components | |
| JPS6020915Y2 (en) | Axial lead type multilayer capacitor | |
| JPH01102990A (en) | Small electronic parts mounting circuit |