JPH0695617B2 - スイツチ回路 - Google Patents
スイツチ回路Info
- Publication number
- JPH0695617B2 JPH0695617B2 JP5715587A JP5715587A JPH0695617B2 JP H0695617 B2 JPH0695617 B2 JP H0695617B2 JP 5715587 A JP5715587 A JP 5715587A JP 5715587 A JP5715587 A JP 5715587A JP H0695617 B2 JPH0695617 B2 JP H0695617B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- voltage
- transistors
- resistor
- turned
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000010586 diagram Methods 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
Landscapes
- Electronic Switches (AREA)
- Control Of Amplification And Gain Control (AREA)
- Amplifiers (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は、アナログ信号を２値化された信号に変換する
差動増幅器を、簡単な回路でオフさせるスイッチ回路に
関するものである。
差動増幅器を、簡単な回路でオフさせるスイッチ回路に
関するものである。
従来の技術 一般に光ディスク再生装置においては、ディスクに形成
された凹凸（ピット）に光を照射し、その反射光によっ
てディスクに記録された情報を読み出す。このとき、デ
ィスクからの反射光はディスクの凹凸に応じて変動す
る。したがってその反射光を光電変換して得た電気信号
もディスクの凹凸に応じて変動するアナログ信号とな
る。このようなアナログ信号のままでは後のデータ処理
が困難であるため、通常は差動増幅器等を用いてこのア
ナログ信号をデジタル信号に変換する。
された凹凸（ピット）に光を照射し、その反射光によっ
てディスクに記録された情報を読み出す。このとき、デ
ィスクからの反射光はディスクの凹凸に応じて変動す
る。したがってその反射光を光電変換して得た電気信号
もディスクの凹凸に応じて変動するアナログ信号とな
る。このようなアナログ信号のままでは後のデータ処理
が困難であるため、通常は差動増幅器等を用いてこのア
ナログ信号をデジタル信号に変換する。
ところで、上記光ディスクには、本来のデータを表わす
データ領域の前にそのアドレスを表わすアドレス領域が
設けられており、実際にはまずアドレス領域のアドレス
を読み出し、その後そのうしろのデータ領域に記録され
ている本来のデータを読み出す。このとき、データが不
確実である場合や、意図的にデータを読み出したくない
場合には、アナログ信号をデジタル信号に変換する差動
増幅器を強制的にオフにし、そのアドレスに存在するデ
ータの読み出しを禁止する必要がある。
データ領域の前にそのアドレスを表わすアドレス領域が
設けられており、実際にはまずアドレス領域のアドレス
を読み出し、その後そのうしろのデータ領域に記録され
ている本来のデータを読み出す。このとき、データが不
確実である場合や、意図的にデータを読み出したくない
場合には、アナログ信号をデジタル信号に変換する差動
増幅器を強制的にオフにし、そのアドレスに存在するデ
ータの読み出しを禁止する必要がある。
このような目的に使用される従来のスイッチ回路を第２
図に示す。第２図において、トランジスタQ15,Q16,Q17,
Q18,Q19,抵抗R6は定電流源７を構成している。トランジ
スタQ20,Q21はベース端子8,9にそれぞれ制御信号Vc1，V
c2を受けて定電流源７をスイッチする制御用のトランジ
スタである。トランジスタQ10,Q11はバッファ用のトラ
ンジスタである。トランジスタQ13,Q14,抵抗R5は、差動
増幅器10を構成する。11は差動増幅器10に基準電圧V2を
与える基準電圧源である。12,13はそれぞれ入力端子，
出力端子である。
図に示す。第２図において、トランジスタQ15,Q16,Q17,
Q18,Q19,抵抗R6は定電流源７を構成している。トランジ
スタQ20,Q21はベース端子8,9にそれぞれ制御信号Vc1，V
c2を受けて定電流源７をスイッチする制御用のトランジ
スタである。トランジスタQ10,Q11はバッファ用のトラ
ンジスタである。トランジスタQ13,Q14,抵抗R5は、差動
増幅器10を構成する。11は差動増幅器10に基準電圧V2を
与える基準電圧源である。12,13はそれぞれ入力端子，
出力端子である。
以上のように構成された従来のスイッチ回路について、
以下その動作を説明する。
以下その動作を説明する。
まず入力端子12に基準電圧V2よりも大きい電圧を印加す
ると、トランジスタQ18のコレクタより供給されている
電流（Ic18とする）はすべてトランジスタQ14のエミッ
タ，コレクタを通って抵抗Ｒに流れる。このため出力端
子13の出力電圧Vout2の電位は上昇する。次に、入力端
子12に基準電圧V2より小さい電圧を印加すると、Ic18は
すべてトランジスタQ13に流れ込み、出力端子13の出力
電圧Vout2は零となる。次に入力端子12に印加される入
力電圧Vin2に関係なく出力端子13の出力電圧Vout2を零
にするには、トランジスタQ20をオンさせてトランジス
タQ17のコレクタとベースおよびトランジスタQ15,Q16の
ベースを接地させ、かつトランジスタQ21をオンさせて
トランジスタQ19のコレクタとベースおよびトランジス
タQ18のベースの電位を電源電圧Vccに上昇させればよ
い。このようにすれば常にトランジスタQ14がオフにな
るため、出力電圧Vout2は入力電圧Vin2に無関係に零と
なる。
ると、トランジスタQ18のコレクタより供給されている
電流（Ic18とする）はすべてトランジスタQ14のエミッ
タ，コレクタを通って抵抗Ｒに流れる。このため出力端
子13の出力電圧Vout2の電位は上昇する。次に、入力端
子12に基準電圧V2より小さい電圧を印加すると、Ic18は
すべてトランジスタQ13に流れ込み、出力端子13の出力
電圧Vout2は零となる。次に入力端子12に印加される入
力電圧Vin2に関係なく出力端子13の出力電圧Vout2を零
にするには、トランジスタQ20をオンさせてトランジス
タQ17のコレクタとベースおよびトランジスタQ15,Q16の
ベースを接地させ、かつトランジスタQ21をオンさせて
トランジスタQ19のコレクタとベースおよびトランジス
タQ18のベースの電位を電源電圧Vccに上昇させればよ
い。このようにすれば常にトランジスタQ14がオフにな
るため、出力電圧Vout2は入力電圧Vin2に無関係に零と
なる。
発明が解決しようとする問題点 しかしながら上記の従来の構成では、入力電圧Vin2と無
関係に出力電圧Vout2を零に固定するには、２個の制御
用トランジスタQ20,Q21とこれらを動作させる制御信号V
c1，Vc2が必要であるという問題点を有していた。
関係に出力電圧Vout2を零に固定するには、２個の制御
用トランジスタQ20,Q21とこれらを動作させる制御信号V
c1，Vc2が必要であるという問題点を有していた。
本発明は上記従来の問題点を解決するもので、１個の制
御用トランジスタとこれを制御する一つの制御信号で出
力端子の電圧を零に固定することのできるスイッチ回路
の提供を目的とする。
御用トランジスタとこれを制御する一つの制御信号で出
力端子の電圧を零に固定することのできるスイッチ回路
の提供を目的とする。
問題点を解決するための手段 この目的を達成するために本発明のスイッチ回路は、差
動増幅器にエミッタ電流を供給する部分にスイッチング
動作を行うエミッタ電流供給用のトランジスタを設け、
このトランジスタを定電流源でオン，オフさせる構成を
有している。
動増幅器にエミッタ電流を供給する部分にスイッチング
動作を行うエミッタ電流供給用のトランジスタを設け、
このトランジスタを定電流源でオン，オフさせる構成を
有している。
作用 この構成によれば、出力端子の電圧を所定の値に固定す
るための制御を１個の制御用トランジスタとこれに加え
る一つの制御信号で実現でき、かつ、全体を構成するト
ランジスタの数も減らすことが出来る。
るための制御を１個の制御用トランジスタとこれに加え
る一つの制御信号で実現でき、かつ、全体を構成するト
ランジスタの数も減らすことが出来る。
実施例 以下本発明の一実施例について、図面を参照しながら説
明する。
明する。
第１図は、本発明の一実施例におけるスイッチ回路の構
成を示すものである。第１図において第４の抵抗R4と第
6,第7,第８のトランジスタQ6,Q7,Q8は定電流源１を構成
しており、各トランジスタQ6,Q7,Q8のコレクタに流れる
電流をIoとする。第4,第５のトランジスタQ4,Q5と第３
の抵抗R3は差動増幅器２を構成している。３は差動増幅
器２の基準電圧源で、その電圧をV1とする。第1,第２の
トランジスタQ1,Q2はバッファ用のトランジスタであ
り、これらのトランジスタQ1,Q2のコレクタはエミッタ
電流供給用の第３のトランジスタQ3のベースと第１の抵
抗R1の一端に接続されている。第１の抵抗R1の他端と第
３のトランジスタQ3のエミッタは電源電圧（Vcc）ライ
ンに接続され、さらに第３のトランジスタQ3のコレクタ
は第２の抵抗R2を介して差動増幅器２を構成する第4,第
５のトランジスタQ4,Q5のエミッタに接続されている。
４は入力端子、５は出力端子であり、各々の電圧を
Vin1，Vout1とする。６は制御端子であり、ここに加え
られる制御電圧をVc1とする。
成を示すものである。第１図において第４の抵抗R4と第
6,第7,第８のトランジスタQ6,Q7,Q8は定電流源１を構成
しており、各トランジスタQ6,Q7,Q8のコレクタに流れる
電流をIoとする。第4,第５のトランジスタQ4,Q5と第３
の抵抗R3は差動増幅器２を構成している。３は差動増幅
器２の基準電圧源で、その電圧をV1とする。第1,第２の
トランジスタQ1,Q2はバッファ用のトランジスタであ
り、これらのトランジスタQ1,Q2のコレクタはエミッタ
電流供給用の第３のトランジスタQ3のベースと第１の抵
抗R1の一端に接続されている。第１の抵抗R1の他端と第
３のトランジスタQ3のエミッタは電源電圧（Vcc）ライ
ンに接続され、さらに第３のトランジスタQ3のコレクタ
は第２の抵抗R2を介して差動増幅器２を構成する第4,第
５のトランジスタQ4,Q5のエミッタに接続されている。
４は入力端子、５は出力端子であり、各々の電圧を
Vin1，Vout1とする。６は制御端子であり、ここに加え
られる制御電圧をVc1とする。
以上のように構成された本実施例のスイッチ回路につい
て以下その動作を説明する。
て以下その動作を説明する。
まず定電流源１に流れる電流Ioは次のようになる。
Io＝（Vcc−VBE8）/R4 ………（１） Vcc；電源電圧 VBE8；第８のトランジスタQ8がオンのときのベース・エ
ミッタ間電圧 R4;第４の抵抗R4の抵抗値 次に、制御端子６に制御電圧Vc1が加えられておらず、
第９のトランジスタQ9がオフしている場合、定電流源１
は動作状態にあり、各トランジスタQ6〜Q8に電流Ioが流
れているから、第３のトランジスタQ3のベース電位は次
のようになる。
ミッタ間電圧 R4;第４の抵抗R4の抵抗値 次に、制御端子６に制御電圧Vc1が加えられておらず、
第９のトランジスタQ9がオフしている場合、定電流源１
は動作状態にあり、各トランジスタQ6〜Q8に電流Ioが流
れているから、第３のトランジスタQ3のベース電位は次
のようになる。
VB3＝Vcc−２×Io×R1 ………（２） R1;第１の抵抗R1の抵抗値 ここで、第３のトランジスタQ3がオンするベース・エミ
ッタ間電位差をVBE3とすると、以下の条件を満足する場
合には、常に第３のトランジスタQ3がオンする。
ッタ間電位差をVBE3とすると、以下の条件を満足する場
合には、常に第３のトランジスタQ3がオンする。
VBE3≦２×Io×R1 ……………（３） 以下、第（３）式の条件を満足しているとして説明を続
ける。
ける。
差動増幅器２を構成している第4,第５のトランジスタQ
4,Q5のエミッタに流れる電流IEは次のようになる。
4,Q5のエミッタに流れる電流IEは次のようになる。
IE＝（Vcc−VCE3(sat)−V1−VBE2＋VBE5）/R2 …………
（４） VCE3(sat)；第３のトランジスタQ3がオンしている時の
コレクタ・エミッタ間の飽和電位 V1；差動増幅器２の基準電圧 VBE2；第２のトランジスタQ2がオンしている時のベース
・エミッタ間の電圧 VBE5；第５のトランジスタQ5がオンしている時のベース
・エミッタ間の電圧 R2；第２の抵抗R2の抵抗値 ここで、VBE2＝VBE5とすると第（４）式は次のようにな
る。
（４） VCE3(sat)；第３のトランジスタQ3がオンしている時の
コレクタ・エミッタ間の飽和電位 V1；差動増幅器２の基準電圧 VBE2；第２のトランジスタQ2がオンしている時のベース
・エミッタ間の電圧 VBE5；第５のトランジスタQ5がオンしている時のベース
・エミッタ間の電圧 R2；第２の抵抗R2の抵抗値 ここで、VBE2＝VBE5とすると第（４）式は次のようにな
る。
IE＝（Vcc−VCE3(sat)−V1）/R2 …………（５） 次に、入力端子４に印加される入力電圧Vin1が差動増幅
器２の基準電圧V1より大きいときは、第５のトランジス
タQ5がオンになり、そのエミッタ電流IEが第３の抵抗R3
に流れる。このため、この時の出力端子５の出力電圧V
out1は次のようになる。
器２の基準電圧V1より大きいときは、第５のトランジス
タQ5がオンになり、そのエミッタ電流IEが第３の抵抗R3
に流れる。このため、この時の出力端子５の出力電圧V
out1は次のようになる。
Vout1＝R3×IE ………（６） R3;第３の抵抗R3の抵抗値 次に、入力端子４に印加される入力電圧Vin1が差動増幅
器２の基準電圧V1より小さいときは、第５のトランジス
タQ5がオフになり、第３の抵抗R3に電流が流れない。こ
のため、この時の出力端子５の出力電圧Vout1は次のよ
うになる。
器２の基準電圧V1より小さいときは、第５のトランジス
タQ5がオフになり、第３の抵抗R3に電流が流れない。こ
のため、この時の出力端子５の出力電圧Vout1は次のよ
うになる。
Vout1＝０ ………（７） 次に、入力端子４の入力電圧Vin1に関係なく出力端子５
の出力電圧Vout1を零に固定するとき、すなわち、差動
増幅器２をオフする時の動作を説明する。まず、第９の
トランジスタQ9を十分にオンできる制御電圧Vc1を制御
端子６に印加する。第９のトランジスタQ9がオンする
と、第6,第７のトランジスタQ6,Q7のベース電位および
第８のトランジスタQ8のコレクタとベースの電位は第９
のトランジスタQ9のエミッタ・コレクタ間飽和電圧〔V
CE9(sat)〕となり、第6,第7,第８のトランジスタQ6,Q7,
Q8はオフして、第6,第７のトランジスタQ6,Q7のコレク
タに流れていた電流Ioは零となる。したがって、第
（２）式で示した第３のトランジスタQ3のベース電位V
B3はVccとなり、第３のトランジスタQ3はオフする。ま
た、第５のトランジスタQ5のエミッタ電流IEも零とな
り、第（６）式で示した出力端子５の出力電圧Vout1も
零となる。
の出力電圧Vout1を零に固定するとき、すなわち、差動
増幅器２をオフする時の動作を説明する。まず、第９の
トランジスタQ9を十分にオンできる制御電圧Vc1を制御
端子６に印加する。第９のトランジスタQ9がオンする
と、第6,第７のトランジスタQ6,Q7のベース電位および
第８のトランジスタQ8のコレクタとベースの電位は第９
のトランジスタQ9のエミッタ・コレクタ間飽和電圧〔V
CE9(sat)〕となり、第6,第7,第８のトランジスタQ6,Q7,
Q8はオフして、第6,第７のトランジスタQ6,Q7のコレク
タに流れていた電流Ioは零となる。したがって、第
（２）式で示した第３のトランジスタQ3のベース電位V
B3はVccとなり、第３のトランジスタQ3はオフする。ま
た、第５のトランジスタQ5のエミッタ電流IEも零とな
り、第（６）式で示した出力端子５の出力電圧Vout1も
零となる。
なお、本発明は、ディスク再生装置に限らず、同様の目
的をもつ他の装置にも応用できる。
的をもつ他の装置にも応用できる。
発明の効果 以上のように本発明によれば、差動増幅器をオフさせる
のに一つの制御用トランジスタと一つの制御信号を用い
るだけでよく、その結果使用するトランジスタも少くて
済むなど、回路構成を簡素化することができる。
のに一つの制御用トランジスタと一つの制御信号を用い
るだけでよく、その結果使用するトランジスタも少くて
済むなど、回路構成を簡素化することができる。
第１図は本発明のスイッチ回路の一実施例の回路図、第
２図は従来のスイッチ回路の回路図である。 １……定電流源、２……差動増幅器、３……基準電圧
源、４……入力端子、５……出力端子、６……制御端
子、Q1,Q2……バッファ用の第1,第２のトランジスタ、Q
3……エミッタ電流供給用の第３のトランジスタ、Q4,Q5
……差動増幅器２を構成する第4,第５のトランジスタ、
Q6,Q7,Q8……定電流源１を構成する第6,第7,第８のトラ
ンジスタ、Q9……定電流源１をオンオフ制御する第９の
トランジスタ、R1〜R4……第１〜第４の抵抗。
２図は従来のスイッチ回路の回路図である。 １……定電流源、２……差動増幅器、３……基準電圧
源、４……入力端子、５……出力端子、６……制御端
子、Q1,Q2……バッファ用の第1,第２のトランジスタ、Q
3……エミッタ電流供給用の第３のトランジスタ、Q4,Q5
……差動増幅器２を構成する第4,第５のトランジスタ、
Q6,Q7,Q8……定電流源１を構成する第6,第7,第８のトラ
ンジスタ、Q9……定電流源１をオンオフ制御する第９の
トランジスタ、R1〜R4……第１〜第４の抵抗。
Claims (1)
- 【請求項１】差動増幅器を構成する第4,第５のトランジ
スタと、上記第4,第５のトランジスタのエミッタに電流
を供給する第３のトランジスタと、上記第４および第５
のトランジスタのベースに入力電圧および基準電圧を加
えるバッファ用の第１および第２のトランジスタと、上
記第３のトランジスタにオンオフ制御電流を供給する抵
抗と、上記第1,第２のトランジスタに定電流を流す定電
流源と、同定電流源をオンオフ制御する単一の制御用ト
ランジスタと、上記第５のトランジスタのコレクタに接
続された出力端子とを備え、上記制御用トランジスタに
より上記定電流源がオン状態に設定されたときは、上記
抵抗の出力により第３のトランジスタをオンし、上記入
力電圧と上記基準電圧の大小に応じて上記第4,第５のト
ランジスタの一方をオン他方をオフにして上記出力端子
の出力電圧を切換え、一方、上記制御用トランジスタに
より上記定電流源がオフ状態に設定されたときは、上記
抵抗の出力により上記第３のトランジスタをオフし、上
記出力端子の電圧を所定の値に固定するように構成した
ことを特徴とするスイッチ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5715587A JPH0695617B2 (ja) | 1987-03-12 | 1987-03-12 | スイツチ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5715587A JPH0695617B2 (ja) | 1987-03-12 | 1987-03-12 | スイツチ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63222515A JPS63222515A (ja) | 1988-09-16 |
| JPH0695617B2 true JPH0695617B2 (ja) | 1994-11-24 |
Family
ID=13047673
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5715587A Expired - Lifetime JPH0695617B2 (ja) | 1987-03-12 | 1987-03-12 | スイツチ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0695617B2 (ja) |
-
1987
- 1987-03-12 JP JP5715587A patent/JPH0695617B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63222515A (ja) | 1988-09-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3959817A (en) | Switching circuit for connecting a magnetic head in a magnetic recording and reproducing apparatus | |
| US4631419A (en) | Transistor switch and driver circuit | |
| JP3613595B2 (ja) | 磁気ヘッド駆動回路 | |
| JPH0145242B2 (ja) | ||
| JPS63222515A (ja) | スイツチ回路 | |
| JPS6239498B2 (ja) | ||
| JP2546974B2 (ja) | 磁気ヘッド読み書き回路 | |
| US6185060B1 (en) | Changeover circuit in tape recorder | |
| JP3157461B2 (ja) | 平滑回路 | |
| JP2557398B2 (ja) | 増幅回路 | |
| JPH0759041B2 (ja) | ブランキング回路 | |
| JPH0543210B2 (ja) | ||
| JPS61126694A (ja) | サンプルホ−ルド回路用スイツチ回路 | |
| KR930008695Y1 (ko) | 테이프사운드의 자동선택 제어회로 | |
| JPS6131372Y2 (ja) | ||
| JPS6217956B2 (ja) | ||
| JPS622728B2 (ja) | ||
| JPH11306505A (ja) | 電流発生回路およびそれを用いた磁気記録装置 | |
| JP2000124751A (ja) | 積分回路およびそれを用いた半導体集積回路装置 | |
| JPS6120204A (ja) | カセツトテ−プレコ−ダの録再切換回路 | |
| JPH11328608A (ja) | 電流切換回路及びそれを用いた記録再生アンプ | |
| JP2672664B2 (ja) | 記録再生切換回路 | |
| JP2000341054A (ja) | 光信号増幅回路 | |
| JPS60148224A (ja) | デイジタル回路 | |
| JPH0583040A (ja) | 位相比較器 |