JPH11328608A - 電流切換回路及びそれを用いた記録再生アンプ - Google Patents
電流切換回路及びそれを用いた記録再生アンプInfo
- Publication number
- JPH11328608A JPH11328608A JP12794498A JP12794498A JPH11328608A JP H11328608 A JPH11328608 A JP H11328608A JP 12794498 A JP12794498 A JP 12794498A JP 12794498 A JP12794498 A JP 12794498A JP H11328608 A JPH11328608 A JP H11328608A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- transistor
- transistors
- supply line
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Digital Magnetic Recording (AREA)
Abstract
(57)【要約】
【課題】記録アンプのヘッド接続端子間に生じる電圧が
電源電圧に依存し、電源電圧を高くすると再生アンプの
入力トランジスタを破壊する。 【解決手段】入力信号ＳＧに応じて、磁気記録用ヘッド
に供給するライト電流の向きを制御する電流切換回路
（例えば記録アンプ２の差動トランジスタ対）を有す
る。また、端子Ｔｈ１，Ｔｈ２間電圧の一方電位が電源
電圧に依存して変化する場合に、その他方電位を電源電
圧を基準に生成して当該端子間電圧から電源電圧の依存
成分を除去する回路を有する。この回路は、ヘッド接続
端子間（Ｅ点とＦ点間）に接続され、その一方電位が下
がり過ぎたときに当該電位の下限を規制するストッパ用
トランジスタＱ１４，Ｑ２０と、その制御入力端子を電
源電圧を基準に生成された一定電圧で保持するストッパ
用バイアス設定回路６ａとを有する。
電源電圧に依存し、電源電圧を高くすると再生アンプの
入力トランジスタを破壊する。 【解決手段】入力信号ＳＧに応じて、磁気記録用ヘッド
に供給するライト電流の向きを制御する電流切換回路
（例えば記録アンプ２の差動トランジスタ対）を有す
る。また、端子Ｔｈ１，Ｔｈ２間電圧の一方電位が電源
電圧に依存して変化する場合に、その他方電位を電源電
圧を基準に生成して当該端子間電圧から電源電圧の依存
成分を除去する回路を有する。この回路は、ヘッド接続
端子間（Ｅ点とＦ点間）に接続され、その一方電位が下
がり過ぎたときに当該電位の下限を規制するストッパ用
トランジスタＱ１４，Ｑ２０と、その制御入力端子を電
源電圧を基準に生成された一定電圧で保持するストッパ
用バイアス設定回路６ａとを有する。
Description
【０００１】
【発明の属する技術分野】本発明は、例えば、ディジタ
ルＶＣＲ(Video Cassette Recorder) などにおいて、磁
気記録ヘッドに供給する記録電流（ライト電流）の向き
を入力信号に応じて切り換える電流切換回路と、それを
用いた記録再生アンプに関する。
ルＶＣＲ(Video Cassette Recorder) などにおいて、磁
気記録ヘッドに供給する記録電流（ライト電流）の向き
を入力信号に応じて切り換える電流切換回路と、それを
用いた記録再生アンプに関する。
【０００２】
【従来の技術】図２に、従来の磁気記録再生用の信号増
幅回路（以下、記録再生アンプという）の一例として、
例えばディジタルＶＣＲの記録再生アンプの回路図を示
す。図２に示す記録再生アンプ１０は、大まかには、入
力端子Ｔｉｎ１とＴｉｎ２との間に印加される入力信号
ＳＧに応じて、ヘッド接続端子Ｔｈ１とＴｈ２との間に
接続された磁気記録ヘッドに供給する電流（ライト電
圧）の向きを制御する記録アンプ２と、再生時にヘッド
接続端子Ｔｈ１とＴｈ２から入力される再生信号を入力
し増幅後に出力する再生アンプ４と、記録アンプ２に印
加される直流バイアス電圧等を制御するバイアスコント
ロール部１２とからなる。
幅回路（以下、記録再生アンプという）の一例として、
例えばディジタルＶＣＲの記録再生アンプの回路図を示
す。図２に示す記録再生アンプ１０は、大まかには、入
力端子Ｔｉｎ１とＴｉｎ２との間に印加される入力信号
ＳＧに応じて、ヘッド接続端子Ｔｈ１とＴｈ２との間に
接続された磁気記録ヘッドに供給する電流（ライト電
圧）の向きを制御する記録アンプ２と、再生時にヘッド
接続端子Ｔｈ１とＴｈ２から入力される再生信号を入力
し増幅後に出力する再生アンプ４と、記録アンプ２に印
加される直流バイアス電圧等を制御するバイアスコント
ロール部１２とからなる。
【０００３】記録アンプ２において、Ｑ１６〜Ｑ１９は
対で逆相動作するｎｐｎトランジスタ、Ｑ１４およびＱ
２０はヘッド接続端子間電圧（以下、ライト電圧）の一
方の電位が下がり過ぎないようにするストッパ用のｎｐ
ｎトランジスタを示す。再生アンプ４において、Ｑ２２
およびＱ２３は再生信号を増幅するｎｐｎ型の差動トラ
ンジスタ対、Ｓは記録時に遮断して当該再生アンプ４の
動作を止めるスイッチを示す。バイアスコントロール部
１２において、Ｑ４，Ｑ５は入力信号ＳＧに応じて動作
し、記録アンプ２のトランジスタＱ１７，Ｑ１９を逆位
相で制御するｎｐｎ型の差動トランジスタ対、Ｑ６，Ｑ
８は同じく入力信号ＳＧに応じて動作し、記録アンプ２
のトランジスタＱ１６，Ｑ１８をエミッタフォロアＱ
９，Ｑ１０を介して逆位相で制御するｎｐｎ型の差動ト
ランジスタ対、Ｑ７は差動トランジスタ対Ｑ６，Ｑ８を
含む差動アンプを駆動するｎｐｎトランジスタを示す。
また、Ｐ１はトランジスタＱ７のベース電位を抵抗の分
圧から生成するためのｐｎｐトランジスタ、Ｑ１１は記
録アンプ２のストッパ用トランジスタＱ１４，Ｑ２０の
ベース電位を設定するためのｎｐｎトランジスタ、Ｐ２
はトランジスタＱ１１のベース電位を抵抗の分圧から生
成するためのｐｎｐトランジスタを示す。なお、このバ
イアスコントロール部１２におけるＱ１〜Ｑ３、及び記
録アンプ部２におけるＱ１５，Ｑ２１は、ダイオード接
続されて電圧レベルシフト，電流方向制御等のためのｎ
ｐｎトランジスタを示す。また、Ｉ１〜Ｉ１２は電流源
を示す。
対で逆相動作するｎｐｎトランジスタ、Ｑ１４およびＱ
２０はヘッド接続端子間電圧（以下、ライト電圧）の一
方の電位が下がり過ぎないようにするストッパ用のｎｐ
ｎトランジスタを示す。再生アンプ４において、Ｑ２２
およびＱ２３は再生信号を増幅するｎｐｎ型の差動トラ
ンジスタ対、Ｓは記録時に遮断して当該再生アンプ４の
動作を止めるスイッチを示す。バイアスコントロール部
１２において、Ｑ４，Ｑ５は入力信号ＳＧに応じて動作
し、記録アンプ２のトランジスタＱ１７，Ｑ１９を逆位
相で制御するｎｐｎ型の差動トランジスタ対、Ｑ６，Ｑ
８は同じく入力信号ＳＧに応じて動作し、記録アンプ２
のトランジスタＱ１６，Ｑ１８をエミッタフォロアＱ
９，Ｑ１０を介して逆位相で制御するｎｐｎ型の差動ト
ランジスタ対、Ｑ７は差動トランジスタ対Ｑ６，Ｑ８を
含む差動アンプを駆動するｎｐｎトランジスタを示す。
また、Ｐ１はトランジスタＱ７のベース電位を抵抗の分
圧から生成するためのｐｎｐトランジスタ、Ｑ１１は記
録アンプ２のストッパ用トランジスタＱ１４，Ｑ２０の
ベース電位を設定するためのｎｐｎトランジスタ、Ｐ２
はトランジスタＱ１１のベース電位を抵抗の分圧から生
成するためのｐｎｐトランジスタを示す。なお、このバ
イアスコントロール部１２におけるＱ１〜Ｑ３、及び記
録アンプ部２におけるＱ１５，Ｑ２１は、ダイオード接
続されて電圧レベルシフト，電流方向制御等のためのｎ
ｐｎトランジスタを示す。また、Ｉ１〜Ｉ１２は電流源
を示す。
【０００４】つぎに、この従来の記録再生アンプ１０の
動作を説明する。この記録再生アンプ１０では、バイア
スコントロール部におけるｐｎｐトランジスタＰ１，Ｐ
２、ｎｐｎトランジスタＱ１〜Ｑ３，Ｑ７，Ｑ９〜Ｑ１
１は常時オンしている。
動作を説明する。この記録再生アンプ１０では、バイア
スコントロール部におけるｐｎｐトランジスタＰ１，Ｐ
２、ｎｐｎトランジスタＱ１〜Ｑ３，Ｑ７，Ｑ９〜Ｑ１
１は常時オンしている。
【０００５】いま、入力端子から入力信号ＳＧ（短形
波）が入力され、その一方の入力端子Ｔｉｎ１がハイ
（“Ｈ”）レベル、他方の入力端子Ｔｉｎ２がロー
（“Ｌ”）レベルをとるとする。このとき、バイアスコ
ントロール部１２において、トランジスタＱ４とＱ６が
オン、トランジスタＱ５とＱ８がオフである。このた
め、記録アンプ２において、トランジスタＱ１６とＱ１
９がオン状態、トランジスタＱ１７とＱ１８がオフ状態
をとる。したがって、磁気記録ヘッドを接続した状態で
流れる電流経路は、図２に示すＤ点→Ｆ点→Ｇ点→磁気
記録ヘッド→Ｈ点→Ｅ点となる。
波）が入力され、その一方の入力端子Ｔｉｎ１がハイ
（“Ｈ”）レベル、他方の入力端子Ｔｉｎ２がロー
（“Ｌ”）レベルをとるとする。このとき、バイアスコ
ントロール部１２において、トランジスタＱ４とＱ６が
オン、トランジスタＱ５とＱ８がオフである。このた
め、記録アンプ２において、トランジスタＱ１６とＱ１
９がオン状態、トランジスタＱ１７とＱ１８がオフ状態
をとる。したがって、磁気記録ヘッドを接続した状態で
流れる電流経路は、図２に示すＤ点→Ｆ点→Ｇ点→磁気
記録ヘッド→Ｈ点→Ｅ点となる。
【０００６】入力信号ＳＧの状態が変化し、逆に、入力
端子Ｔｉｎ１が“Ｌ”レベル、入力端子Ｔｉｎ２が
“Ｈ”レベルとなると、バイアスコントロール部１２に
おいて、トランジスタＱ４〜Ｑ６およびＱ８が反転する
ため、記録アンプ２において、トランジスタＱ１６とＱ
１９がオン状態からオフ状態に、トランジスタＱ１７と
Ｑ１８がオフ状態からオン状態に変化する。したがっ
て、磁気記録ヘッドを接続した状態で流れる電流経路
は、上記とは逆に、Ｃ点→Ｅ点→Ｈ点→磁気記録ヘッド
→Ｇ点→Ｆ点となる。
端子Ｔｉｎ１が“Ｌ”レベル、入力端子Ｔｉｎ２が
“Ｈ”レベルとなると、バイアスコントロール部１２に
おいて、トランジスタＱ４〜Ｑ６およびＱ８が反転する
ため、記録アンプ２において、トランジスタＱ１６とＱ
１９がオン状態からオフ状態に、トランジスタＱ１７と
Ｑ１８がオフ状態からオン状態に変化する。したがっ
て、磁気記録ヘッドを接続した状態で流れる電流経路
は、上記とは逆に、Ｃ点→Ｅ点→Ｈ点→磁気記録ヘッド
→Ｇ点→Ｆ点となる。
【０００７】このように、記録再生アンプ１０では、入
力信号ＳＧの極性を変えることにより磁気記録ヘッドに
流す電流（ライト電流）の向きを変え、これにより磁気
記録ヘッドに近接または接触した磁気記録媒体、例えば
磁気テープ等に対し入力信号ＳＧに応じた情報をデジタ
ル記録することができる。かかるデジタル記録では、過
大なライト電流を発生させると記録信号が歪む等の弊害
がある。この弊害を防止するため、図２に示すＥ点とＦ
点の電位が下がり過ぎないようにする目的で設けられた
のが、前記ストッパ用のトランジスタＱ１４とＱ２０で
ある。ストッパ用のトランジスタＱ１４とＱ２０は、ダ
イオード接続トランジスタＱ１５又はＱ２１とともにＥ
点とＦ点との間に接続されている。そして、Ｅ点または
Ｆ点の電位が下がり過ぎると、この電位降下があった方
にエミッタが接続されたトランジスタＱ１４またはＱ２
０によってライト電圧の下限電位が制限される。
力信号ＳＧの極性を変えることにより磁気記録ヘッドに
流す電流（ライト電流）の向きを変え、これにより磁気
記録ヘッドに近接または接触した磁気記録媒体、例えば
磁気テープ等に対し入力信号ＳＧに応じた情報をデジタ
ル記録することができる。かかるデジタル記録では、過
大なライト電流を発生させると記録信号が歪む等の弊害
がある。この弊害を防止するため、図２に示すＥ点とＦ
点の電位が下がり過ぎないようにする目的で設けられた
のが、前記ストッパ用のトランジスタＱ１４とＱ２０で
ある。ストッパ用のトランジスタＱ１４とＱ２０は、ダ
イオード接続トランジスタＱ１５又はＱ２１とともにＥ
点とＦ点との間に接続されている。そして、Ｅ点または
Ｆ点の電位が下がり過ぎると、この電位降下があった方
にエミッタが接続されたトランジスタＱ１４またはＱ２
０によってライト電圧の下限電位が制限される。
【０００８】一方、再生アンプ４では、上記記録時にス
イッチＳが遮断しており、当該再生アンプ４は動作しな
いようになっている。そして、再生時には、スイッチＳ
が導通して、電流源Ｉ１２による一定電流が差動トラン
ジスタ対Ｑ２２，Ｑ２３に流れるにようになる。このた
め、磁気記録ヘッドで検出された再生信号が差動トラン
ジスタ対Ｑ２２，Ｑ２３のベースに印加されると、これ
が増幅された後、当該差動トランジスタ対Ｑ２２，Ｑ２
３のコレクタと電源電圧ＶCC側の負荷抵抗Ｒ９又はＲ１
０との間に接続された出力端子Ｔｏｕｔ１，Ｔｏｕｔ２
から出力される。
イッチＳが遮断しており、当該再生アンプ４は動作しな
いようになっている。そして、再生時には、スイッチＳ
が導通して、電流源Ｉ１２による一定電流が差動トラン
ジスタ対Ｑ２２，Ｑ２３に流れるにようになる。このた
め、磁気記録ヘッドで検出された再生信号が差動トラン
ジスタ対Ｑ２２，Ｑ２３のベースに印加されると、これ
が増幅された後、当該差動トランジスタ対Ｑ２２，Ｑ２
３のコレクタと電源電圧ＶCC側の負荷抵抗Ｒ９又はＲ１
０との間に接続された出力端子Ｔｏｕｔ１，Ｔｏｕｔ２
から出力される。
【０００９】
【発明が解決しようとする課題】しかし、この従来の記
録再生アンプでは、再生アンプのトランジスタが破壊さ
れるおそれがあるため電源電圧を余り高くできないとい
った課題があった。
録再生アンプでは、再生アンプのトランジスタが破壊さ
れるおそれがあるため電源電圧を余り高くできないとい
った課題があった。
【００１０】以下に、このトランジスタが破壊される場
合を、具体的な電圧値をあげて説明する。なお、ここで
抵抗と電流源については、例えば抵抗Ｒ１の抵抗値はＲ
1 、電流源Ｉ１の電流値はＩ1 の如く表記する。記録時
においてトランジスタＱ４がオンし、トランジスタＱ５
がオフするような入力信号レベルにおいて、ヘッド端
（Ｅ点とＦ点間）の出力電圧（ライト電圧）は、その高
い方がＦ点の電位ＶF となる。Ｆ点の電位ＶF は、オン
状態にあるトランジスタＱ１９のベース電流が僅かであ
るので、電源電圧をＶCC、トランジスタＱ１９のベース
とエミッタ間の電圧をＶBEQ19 とすると、次式で表され
る。
合を、具体的な電圧値をあげて説明する。なお、ここで
抵抗と電流源については、例えば抵抗Ｒ１の抵抗値はＲ
1 、電流源Ｉ１の電流値はＩ1 の如く表記する。記録時
においてトランジスタＱ４がオンし、トランジスタＱ５
がオフするような入力信号レベルにおいて、ヘッド端
（Ｅ点とＦ点間）の出力電圧（ライト電圧）は、その高
い方がＦ点の電位ＶF となる。Ｆ点の電位ＶF は、オン
状態にあるトランジスタＱ１９のベース電流が僅かであ
るので、電源電圧をＶCC、トランジスタＱ１９のベース
とエミッタ間の電圧をＶBEQ19 とすると、次式で表され
る。
【００１１】
【数１】ＶF ≒ＶCC−ＶBEQ19 …（１）
【００１２】一方、ヘッド端の出力電圧の低い方はＥ点
の電位ＶE となり、この電位ＶE は、抵抗（Ｒ１＋Ｒ
２）と抵抗Ｒ３との分圧から、順にトランジスタＰ２，
Ｑ３，Ｑ１１，Ｑ２０の経路で決まる。これらトランジ
スタのベースとエミッタ間の電圧をそれぞれＶBEP2，Ｖ
BEQ3，ＶBEQ11 ，ＶBEQ20 とすると、Ｅ点の電位ＶE は
以下の式で表される。
の電位ＶE となり、この電位ＶE は、抵抗（Ｒ１＋Ｒ
２）と抵抗Ｒ３との分圧から、順にトランジスタＰ２，
Ｑ３，Ｑ１１，Ｑ２０の経路で決まる。これらトランジ
スタのベースとエミッタ間の電圧をそれぞれＶBEP2，Ｖ
BEQ3，ＶBEQ11 ，ＶBEQ20 とすると、Ｅ点の電位ＶE は
以下の式で表される。
【００１３】
【数２】
【００１４】ここで、式を簡素化するため、全てのトラ
ンジスタのベースとエミッタ間の電圧が等しく、その値
がＶBEであるとすると、上記（１）式と（２）式は、そ
れぞれ以下の（３）式と（４）式となる。
ンジスタのベースとエミッタ間の電圧が等しく、その値
がＶBEであるとすると、上記（１）式と（２）式は、そ
れぞれ以下の（３）式と（４）式となる。
【００１５】
【数３】ＶF ＝ＶCC−ＶBE …（３） ＶE ＝Ｉ1(Ｒ1 ＋Ｒ2) …（４）
【００１６】この時、再生アンプの入力トランジスタＱ
２２，Ｑ２３のベース間電圧ΔＶは、上記（３）式と
（４）式を用いて、次の（５）式のように求まる。
２２，Ｑ２３のベース間電圧ΔＶは、上記（３）式と
（４）式を用いて、次の（５）式のように求まる。
【００１７】
【数４】 ΔＶ＝ＶF −ＶE ＝ＶCC−ＶBE−Ｉ1(Ｒ1 ＋Ｒ2) …（５）
【００１８】ベース間電圧ΔＶは、電源電圧ＶCCが高く
なるにつれて大きくなるが、入力Ｑ２２、Ｑ２３はオフ
していることから、そのどちらか一方にはベースとエミ
ッタ間に逆方向の電圧がかかることになる。Ｆ点の電位
がＥ点の電位より高い上記の場合、トランジスタＱ２２
のベースとエミッタ間が順方向、トランジスタＱ２３の
ベースとエミッタ間が逆方向にバイアスされる。このと
き、トランジスタＱ２２の微小なベース電流によりその
ベースとエミッタ間にＶBEが発生したとすると、トラン
ジスタＱ２３のベースとエミッタ間には、次式で示す電
圧ＶBEQ23 が逆方向に印加される。
なるにつれて大きくなるが、入力Ｑ２２、Ｑ２３はオフ
していることから、そのどちらか一方にはベースとエミ
ッタ間に逆方向の電圧がかかることになる。Ｆ点の電位
がＥ点の電位より高い上記の場合、トランジスタＱ２２
のベースとエミッタ間が順方向、トランジスタＱ２３の
ベースとエミッタ間が逆方向にバイアスされる。このと
き、トランジスタＱ２２の微小なベース電流によりその
ベースとエミッタ間にＶBEが発生したとすると、トラン
ジスタＱ２３のベースとエミッタ間には、次式で示す電
圧ＶBEQ23 が逆方向に印加される。
【００１９】
【数５】 ＶBEQ23 ＝ΔＶ−ＶBE ＝ＶCC−２ＶBE−Ｉ1(Ｒ1 ＋Ｒ2)…（６）
【００２０】ここで、入力トランジスタのベースとエミ
ッタ間の逆方向耐圧の最大定格をＶEBO とすると、上記
トランジスタＱ２３の逆方向の印加電圧ＶBEQ23 が最大
定格をＶEBO を越えると、下記(7-1) 式が成り立ち、こ
れをＶCCで整理すると(7-2)式のようになる。
ッタ間の逆方向耐圧の最大定格をＶEBO とすると、上記
トランジスタＱ２３の逆方向の印加電圧ＶBEQ23 が最大
定格をＶEBO を越えると、下記(7-1) 式が成り立ち、こ
れをＶCCで整理すると(7-2)式のようになる。
【００２１】
【数６】 ＶEBO ＜ＶCC−２ＶBE−Ｉ1(Ｒ1 ＋Ｒ2) …(7-1)ＶCC
＞ＶEBO ＋２ＶBE＋Ｉ1(Ｒ1 ＋Ｒ2) …(7-2)
＞ＶEBO ＋２ＶBE＋Ｉ1(Ｒ1 ＋Ｒ2) …(7-2)
【００２２】つまり、従来の磁気記録再生用の信号増幅
回路では、例えば上記(7-2) 式を満たすような高い電源
電圧ＶCCを印加することができず、もし、印加したなら
ば再生アンプの入力トランジスタが破壊されてしまうと
いった問題があった。
回路では、例えば上記(7-2) 式を満たすような高い電源
電圧ＶCCを印加することができず、もし、印加したなら
ば再生アンプの入力トランジスタが破壊されてしまうと
いった問題があった。
【００２３】本発明は、このような実情に鑑みてなさ
れ、記録時にヘッド接続端子間に発生するライト電圧が
電源電圧に依存しないで回路定数のみで決まるように回
路的な工夫をした電流切換回路を提供することを目的と
する。また、本発明は、このような電流切換回路を内蔵
することによって、再生アンプのトランジスタ破壊を防
止し、或いはこの破壊により電源電圧値が制限されない
記録再生アンプを提供することを他の目的とする。
れ、記録時にヘッド接続端子間に発生するライト電圧が
電源電圧に依存しないで回路定数のみで決まるように回
路的な工夫をした電流切換回路を提供することを目的と
する。また、本発明は、このような電流切換回路を内蔵
することによって、再生アンプのトランジスタ破壊を防
止し、或いはこの破壊により電源電圧値が制限されない
記録再生アンプを提供することを他の目的とする。
【００２４】
【課題を解決するための手段】上述した従来技術の問題
点を解決し、上記目的を達成するために、本発明に係る
電流切換回路は、接続された磁気記録用のヘッドの書き
込み動作時に、当該ヘッドに供給するライト電流の向き
を入力信号に応じて切り換える電流切換回路であって、
前記ヘッドの接続端子の一方電位が電源電圧を基準に生
成され電源電圧に依存して変化する場合に、当該端子の
他方電位を前記電源電圧を基準に生成して、端子間電圧
から前記電源電圧の依存成分を除去する回路を有する。
点を解決し、上記目的を達成するために、本発明に係る
電流切換回路は、接続された磁気記録用のヘッドの書き
込み動作時に、当該ヘッドに供給するライト電流の向き
を入力信号に応じて切り換える電流切換回路であって、
前記ヘッドの接続端子の一方電位が電源電圧を基準に生
成され電源電圧に依存して変化する場合に、当該端子の
他方電位を前記電源電圧を基準に生成して、端子間電圧
から前記電源電圧の依存成分を除去する回路を有する。
【００２５】好ましくは、前記電源電圧の依存成分を除
去する回路は、前記ヘッドの接続端子間に接続され、当
該端子の一方電位が下がり過ぎたときに、当該電位の下
限を規制するストッパ用トランジスタと、当該ストッパ
用トランジスタの制御入力端子を、前記電源電圧を基準
に生成された一定電圧で保持するストッパ用バイアス設
定回路とを有する。この場合、好ましくは、前記ストッ
パ用バイアス設定回路は、電源電圧供給線と基準電圧供
給線との間に接続され、電源電圧供給線から一定電流が
供給される抵抗素子の基準電圧供給線側端の電位に基づ
いて、前記一定電位を生成する。また、更に好ましく
は、前記ストッパ用バイアス設定回路は、電源電圧供給
線と基準電圧供給線との間に接続され、前記抵抗素子の
基準電圧供給線側端の電位をもとに制御され、その基準
電圧供給線側の端子が前記ストッパ用トランジスタの制
御入力端子に接続されているトランジスタを有する。
去する回路は、前記ヘッドの接続端子間に接続され、当
該端子の一方電位が下がり過ぎたときに、当該電位の下
限を規制するストッパ用トランジスタと、当該ストッパ
用トランジスタの制御入力端子を、前記電源電圧を基準
に生成された一定電圧で保持するストッパ用バイアス設
定回路とを有する。この場合、好ましくは、前記ストッ
パ用バイアス設定回路は、電源電圧供給線と基準電圧供
給線との間に接続され、電源電圧供給線から一定電流が
供給される抵抗素子の基準電圧供給線側端の電位に基づ
いて、前記一定電位を生成する。また、更に好ましく
は、前記ストッパ用バイアス設定回路は、電源電圧供給
線と基準電圧供給線との間に接続され、前記抵抗素子の
基準電圧供給線側端の電位をもとに制御され、その基準
電圧供給線側の端子が前記ストッパ用トランジスタの制
御入力端子に接続されているトランジスタを有する。
【００２６】また、好ましくは、前記電流切換回路は、
電源電圧供給線と基準電圧供給線との間に直列に接続さ
れた第１および第２のトランジスタと、当該第１および
第２のトランジスタに並列接続され、かつ互いに直列に
接続された第３および第４のトランジスタとの４つのト
ランジスタを第１の差動アンプの入力トランジスタとし
て有し、前記４つのトランジスタのうち隣り合ったトラ
ンジスタ間を、前記入力信号に応じて逆位相で動作させ
ることにより、前記第１および第２のトランジスタ間の
第１の接続ノードと、前記第３および第４のトランジス
タ間の第２の接続ノードとの間に前記端子間電圧を発生
させる入力制御回路を更に有し、前記入力制御回路は、
電源電圧供給線と基準電圧供給線との間に接続され、前
記入力信号と逆位相の出力を前記第１および第３のトラ
ンジスタの入力に接続させてなる第２の差動アンプを含
む。
電源電圧供給線と基準電圧供給線との間に直列に接続さ
れた第１および第２のトランジスタと、当該第１および
第２のトランジスタに並列接続され、かつ互いに直列に
接続された第３および第４のトランジスタとの４つのト
ランジスタを第１の差動アンプの入力トランジスタとし
て有し、前記４つのトランジスタのうち隣り合ったトラ
ンジスタ間を、前記入力信号に応じて逆位相で動作させ
ることにより、前記第１および第２のトランジスタ間の
第１の接続ノードと、前記第３および第４のトランジス
タ間の第２の接続ノードとの間に前記端子間電圧を発生
させる入力制御回路を更に有し、前記入力制御回路は、
電源電圧供給線と基準電圧供給線との間に接続され、前
記入力信号と逆位相の出力を前記第１および第３のトラ
ンジスタの入力に接続させてなる第２の差動アンプを含
む。
【００２７】本発明に係る記録再生アンプは、上述した
構成に加え、更に前記ヘッドによる再生動作時に、当該
ヘッドで検出された再生信号を増幅して出力する再生ア
ンプを有する。この再生アンプは、好ましくは、電源電
圧供給線と基準電圧供給線との間に接続され、基準電圧
供給線側の端子が相互に接続されて差動アンプの差動入
力をなすトランジスタ対と、当該トランジスタ対への一
定電流の供給を前記書き込み動作時に遮断するスイッチ
とを有し、前記差動トランジスタ対の２つの入力が、前
記ヘッドの接続端子に接続されている。
構成に加え、更に前記ヘッドによる再生動作時に、当該
ヘッドで検出された再生信号を増幅して出力する再生ア
ンプを有する。この再生アンプは、好ましくは、電源電
圧供給線と基準電圧供給線との間に接続され、基準電圧
供給線側の端子が相互に接続されて差動アンプの差動入
力をなすトランジスタ対と、当該トランジスタ対への一
定電流の供給を前記書き込み動作時に遮断するスイッチ
とを有し、前記差動トランジスタ対の２つの入力が、前
記ヘッドの接続端子に接続されている。
【００２８】このような構成の電流切換回路では、磁気
記録用ヘッドにライト電流を供給する際、入力信号にも
とづいてヘッドの接続端子間に電圧（ライト電圧）が発
生する。このとき、ライト電圧の上側の電位は、前記第
１の差動アンプを構成する入力トランジスタのうち電源
電圧供給線に接続されている前記第１または第３のトラ
ンジスタの制御入力端子の電位で決まる。たとえば、こ
の入力トランジスタがｎｐｎトランジスタで構成されて
いる場合、前記第１または第３のトランジスタのうち導
通状態にあるトランジスタのベース電位と、ベースとエ
ミッタ間の電圧とにより、ライト電圧の上側の電位が決
まる。この導通状態にあるトランジスタのベース電位
は、第２の差動アンプにより制御されているため、その
アンプの出力電位となる。一般に、差動アンプのハイレ
ベルの出力電位側には殆ど電流が流れないので、ライト
電圧の上側の電位は、ほぼ電源電圧からトランジスタの
ベースとエミッタ間の電圧を差し引いた値に維持され
る。一方、ライト電圧の下側の電位については、これが
下がり過ぎるとライト電圧のダイナミックレンジが大き
くなり過ぎるので、その場合、ストッパ用トランジスタ
が導通して下限電位が決まる。ストッパ用トランジスタ
が例えばｎｐｎトランジスタの場合、これが導通してい
るときのライト電圧の下側の電位は、ストッパ用トラン
ジスタのベース電位と、ベースとエミッタ間の電圧とに
より決まる。このストッパ用トランジスタのベース電位
は、電源電圧を基準に生成されているので、通常、電源
電圧から何らかの回路構成による電圧ドロップ分を差し
引いた電位に設定される。以上より、ライト電圧は、そ
の上側の電位と下側の電位が共に電源電圧の依存成分を
含むことになり、ライト電圧そのものは電源電圧の依存
成分が除去されたものとなる。そして、上記構成の記録
再生アンプにおいて、このような電源電圧の依存成分を
含まないライト電圧が再生アンプの差動入力をなすトラ
ンジスタ対に対し、その一方のトランジスタに逆方向に
印加されるが、その値は、電源電圧と無関係に回路定数
により決まる。
記録用ヘッドにライト電流を供給する際、入力信号にも
とづいてヘッドの接続端子間に電圧（ライト電圧）が発
生する。このとき、ライト電圧の上側の電位は、前記第
１の差動アンプを構成する入力トランジスタのうち電源
電圧供給線に接続されている前記第１または第３のトラ
ンジスタの制御入力端子の電位で決まる。たとえば、こ
の入力トランジスタがｎｐｎトランジスタで構成されて
いる場合、前記第１または第３のトランジスタのうち導
通状態にあるトランジスタのベース電位と、ベースとエ
ミッタ間の電圧とにより、ライト電圧の上側の電位が決
まる。この導通状態にあるトランジスタのベース電位
は、第２の差動アンプにより制御されているため、その
アンプの出力電位となる。一般に、差動アンプのハイレ
ベルの出力電位側には殆ど電流が流れないので、ライト
電圧の上側の電位は、ほぼ電源電圧からトランジスタの
ベースとエミッタ間の電圧を差し引いた値に維持され
る。一方、ライト電圧の下側の電位については、これが
下がり過ぎるとライト電圧のダイナミックレンジが大き
くなり過ぎるので、その場合、ストッパ用トランジスタ
が導通して下限電位が決まる。ストッパ用トランジスタ
が例えばｎｐｎトランジスタの場合、これが導通してい
るときのライト電圧の下側の電位は、ストッパ用トラン
ジスタのベース電位と、ベースとエミッタ間の電圧とに
より決まる。このストッパ用トランジスタのベース電位
は、電源電圧を基準に生成されているので、通常、電源
電圧から何らかの回路構成による電圧ドロップ分を差し
引いた電位に設定される。以上より、ライト電圧は、そ
の上側の電位と下側の電位が共に電源電圧の依存成分を
含むことになり、ライト電圧そのものは電源電圧の依存
成分が除去されたものとなる。そして、上記構成の記録
再生アンプにおいて、このような電源電圧の依存成分を
含まないライト電圧が再生アンプの差動入力をなすトラ
ンジスタ対に対し、その一方のトランジスタに逆方向に
印加されるが、その値は、電源電圧と無関係に回路定数
により決まる。
【００２９】
【発明の実施の形態】以下、本発明の実施形態を、図面
を参照しながら詳細に説明する。
を参照しながら詳細に説明する。
【００３０】図１に、本実施形態に係る磁気記録再生用
の信号増幅回路（記録再生アンプ）を示す。この図１に
示す記録再生アンプ１の基本構成は、先の従来例を示す
図２と同様に、記録アンプ、再生アンプおよびバイアス
コントロール部からなる。
の信号増幅回路（記録再生アンプ）を示す。この図１に
示す記録再生アンプ１の基本構成は、先の従来例を示す
図２と同様に、記録アンプ、再生アンプおよびバイアス
コントロール部からなる。
【００３１】記録アンプ２において、基準電位供給線、
例えば接地線（以下、ＧＮＤ線という）には、電流源Ｉ
１１が接続されている。この電流源Ｉ１１と電源電圧Ｖ
CCの供給線（以下、ＶCC線という）との間に、ｎｐｎト
ランジスタＱ１６，Ｑ１７が直列に接続され、これと並
列にｎｐｎトランジスタＱ１８，Ｑ１９が直列接続され
ている。このうち、トランジスタＱ１６とＱ１９、トラ
ンジスタＱ１７とＱ１８が、後述するように、バイアス
コントロール部によってそれぞれ同位相で動作するよう
に制御される。そして、そのトランジスタＱ１６とＱ１
７の接続点ＥとトランジスタＱ１８とＱ１９の接続点Ｆ
との間に、ヘッド接続端子Ｔｈ２とＴｈ１とを介して磁
気記録ヘッドが接続されるようになっている。この２つ
の接続点ＥとＦ間に、それぞれダイオード接続トランジ
スタとストッパ用のｎｐｎトランジスタとを直列接続さ
せてなる２つの電圧ストッパ回路が、互いに逆向きに並
列接続されている。ダイオード接続トランジスタＱ１５
とストッパ用トランジスタＱ１４とからなる第１の電圧
ストッパ回路は、Ｅ点がＦ点より高電圧のときに動作す
る向きに接続されている。すなわち、Ｅ点にダイオード
接続トランジスタＱ１５のベースとコレクタとが接続さ
れ、そのエミッタとストッパ用トランジスタＱ１４のコ
レクタが接続され、また、ストッパ用トランジスタＱ１
４のエミッタとＦ点が接続されている。一方、ダイオー
ド接続トランジスタＱ２１とストッパ用トランジスタＱ
２８とからなる第２の電圧ストッパ回路は、上記とは逆
にＦ点がＥ点より高電圧のときに動作する向きに接続さ
れている。すなわち、Ｆ点にダイオード接続トランジス
タＱ２１のベースとコレクタとが接続され、そのエミッ
タとストッパ用トランジスタＱ２８のコレクタが接続さ
れ、また、ストッパ用トランジスタＱ２８のエミッタと
Ｅ点が接続されている。
例えば接地線（以下、ＧＮＤ線という）には、電流源Ｉ
１１が接続されている。この電流源Ｉ１１と電源電圧Ｖ
CCの供給線（以下、ＶCC線という）との間に、ｎｐｎト
ランジスタＱ１６，Ｑ１７が直列に接続され、これと並
列にｎｐｎトランジスタＱ１８，Ｑ１９が直列接続され
ている。このうち、トランジスタＱ１６とＱ１９、トラ
ンジスタＱ１７とＱ１８が、後述するように、バイアス
コントロール部によってそれぞれ同位相で動作するよう
に制御される。そして、そのトランジスタＱ１６とＱ１
７の接続点ＥとトランジスタＱ１８とＱ１９の接続点Ｆ
との間に、ヘッド接続端子Ｔｈ２とＴｈ１とを介して磁
気記録ヘッドが接続されるようになっている。この２つ
の接続点ＥとＦ間に、それぞれダイオード接続トランジ
スタとストッパ用のｎｐｎトランジスタとを直列接続さ
せてなる２つの電圧ストッパ回路が、互いに逆向きに並
列接続されている。ダイオード接続トランジスタＱ１５
とストッパ用トランジスタＱ１４とからなる第１の電圧
ストッパ回路は、Ｅ点がＦ点より高電圧のときに動作す
る向きに接続されている。すなわち、Ｅ点にダイオード
接続トランジスタＱ１５のベースとコレクタとが接続さ
れ、そのエミッタとストッパ用トランジスタＱ１４のコ
レクタが接続され、また、ストッパ用トランジスタＱ１
４のエミッタとＦ点が接続されている。一方、ダイオー
ド接続トランジスタＱ２１とストッパ用トランジスタＱ
２８とからなる第２の電圧ストッパ回路は、上記とは逆
にＦ点がＥ点より高電圧のときに動作する向きに接続さ
れている。すなわち、Ｆ点にダイオード接続トランジス
タＱ２１のベースとコレクタとが接続され、そのエミッ
タとストッパ用トランジスタＱ２８のコレクタが接続さ
れ、また、ストッパ用トランジスタＱ２８のエミッタと
Ｅ点が接続されている。
【００３２】再生アンプ４において、入力（ベース）が
上記Ｆ点とＥ点にそれぞれ接続された差動トランジスタ
対Ｑ２２，Ｑ２３が設けられている。この差動トランジ
スタ対Ｑ２２，Ｑ２３の共通エミッタとＧＮＤ線との間
に、スイッチＳと電流源Ｉ１２が直列接続され、差動ト
ランジスタ対Ｑ２２，Ｑ２３の各コレクタは、負荷抵抗
Ｒ９またはＲ１０を介してＶCC線に接続されている。こ
の差動トランジスタ対Ｑ２２，Ｑ２３のコレクタと負荷
抵抗Ｒ９，Ｒ１０の各接続点は、当該再生アンプの出力
を取り出すために、それぞれ出力端子Ｔｏｕｔ１，Ｔｏ
ｕｔ２に接続されている。
上記Ｆ点とＥ点にそれぞれ接続された差動トランジスタ
対Ｑ２２，Ｑ２３が設けられている。この差動トランジ
スタ対Ｑ２２，Ｑ２３の共通エミッタとＧＮＤ線との間
に、スイッチＳと電流源Ｉ１２が直列接続され、差動ト
ランジスタ対Ｑ２２，Ｑ２３の各コレクタは、負荷抵抗
Ｒ９またはＲ１０を介してＶCC線に接続されている。こ
の差動トランジスタ対Ｑ２２，Ｑ２３のコレクタと負荷
抵抗Ｒ９，Ｒ１０の各接続点は、当該再生アンプの出力
を取り出すために、それぞれ出力端子Ｔｏｕｔ１，Ｔｏ
ｕｔ２に接続されている。
【００３３】一方、バイアスコントロール部６におい
て、入力信号ＳＧにより駆動される２つの差動アンプが
設けられている。具体的に、第１の差動アンプは、２つ
のｎｐｎトランジスタからなる差動トランジスタ対Ｑ
４，Ｑ５と、その共通エミッタとＧＮＤ線間に接続され
た電流源Ｉ４と、差動トランジスタ対Ｑ４，Ｑ５の各コ
レクタとＶCC線間にそれぞれ接続された負荷抵抗Ｒ４，
Ｒ５とからなる。同様に、第２の差動アンプは、２つの
ｎｐｎトランジスタからなる差動トランジスタ対Ｑ６，
Ｑ８と、その共通エミッタとＧＮＤ線間に接続された電
流源Ｉ５と、差動トランジスタ対Ｑ６，Ｑ８の各コレク
タにそれぞれ接続された負荷抵抗Ｒ６，Ｒ７とを有す
る。この第２の差動アンプにおける負荷抵抗Ｒ６，Ｒ７
は、共通なｎｐｎトランジスタＱ７を介してＶCC線に接
続されている。これら２つの差動アンプの差動トランジ
スタ対のうち、トランジスタＱ４とＱ６のベースが第１
の入力端子Ｔｉｎ１に接続され、トランジスタＱ５とＱ
８のベースが第２の入力端子Ｔｉｎ２に接続されてい
る。
て、入力信号ＳＧにより駆動される２つの差動アンプが
設けられている。具体的に、第１の差動アンプは、２つ
のｎｐｎトランジスタからなる差動トランジスタ対Ｑ
４，Ｑ５と、その共通エミッタとＧＮＤ線間に接続され
た電流源Ｉ４と、差動トランジスタ対Ｑ４，Ｑ５の各コ
レクタとＶCC線間にそれぞれ接続された負荷抵抗Ｒ４，
Ｒ５とからなる。同様に、第２の差動アンプは、２つの
ｎｐｎトランジスタからなる差動トランジスタ対Ｑ６，
Ｑ８と、その共通エミッタとＧＮＤ線間に接続された電
流源Ｉ５と、差動トランジスタ対Ｑ６，Ｑ８の各コレク
タにそれぞれ接続された負荷抵抗Ｒ６，Ｒ７とを有す
る。この第２の差動アンプにおける負荷抵抗Ｒ６，Ｒ７
は、共通なｎｐｎトランジスタＱ７を介してＶCC線に接
続されている。これら２つの差動アンプの差動トランジ
スタ対のうち、トランジスタＱ４とＱ６のベースが第１
の入力端子Ｔｉｎ１に接続され、トランジスタＱ５とＱ
８のベースが第２の入力端子Ｔｉｎ２に接続されてい
る。
【００３４】第１の差動アンプの第１の出力、即ち、ト
ランジスタＱ４と負荷抵抗Ｒ４との接続点が、前記した
記録アンプ２のトランジスタＱ１７のベースに接続され
ている。同様に、第２の出力、即ち、トランジスタＱ５
と負荷抵抗Ｒ５との接続点が、前記した記録アンプ２の
トランジスタＱ１９のベースに接続されている。
ランジスタＱ４と負荷抵抗Ｒ４との接続点が、前記した
記録アンプ２のトランジスタＱ１７のベースに接続され
ている。同様に、第２の出力、即ち、トランジスタＱ５
と負荷抵抗Ｒ５との接続点が、前記した記録アンプ２の
トランジスタＱ１９のベースに接続されている。
【００３５】第２の差動アンプの出力は、それぞれエミ
ッタフォロア回路を介して記録アンプ側に接続されてい
る。具体的には、ＧＮＤ線とＶCC線との間に、電流源Ｉ
６と第１のエミッタフォロアとしてのｎｐｎトランジス
タＱ９とが直列接続され、同様に、電流源Ｉ７と第２の
エミッタフォロアとしてのｎｐｎトランジスタＱ１０と
が直列接続されている。そして、第１のエミッタフォロ
アＱ９のベースが、第２の差動アンプにおけるトランジ
スタＱ６と負荷抵抗Ｒ６との接続点に接続され、第２の
エミッタフォロアＱ１０のベースが、第２の差動アンプ
におけるトランジスタＱ８と負荷抵抗Ｒ７との接続点に
接続されている。また、第１のエミッタフォロアＱ９の
エミッタが記録アンプにおけるトランジスタＱ１８のベ
ースに、第２のエミッタフォロアＱ１０のエミッタが記
録アンプにおけるトランジスタＱ１６のベースに、それ
ぞれ接続されている。
ッタフォロア回路を介して記録アンプ側に接続されてい
る。具体的には、ＧＮＤ線とＶCC線との間に、電流源Ｉ
６と第１のエミッタフォロアとしてのｎｐｎトランジス
タＱ９とが直列接続され、同様に、電流源Ｉ７と第２の
エミッタフォロアとしてのｎｐｎトランジスタＱ１０と
が直列接続されている。そして、第１のエミッタフォロ
アＱ９のベースが、第２の差動アンプにおけるトランジ
スタＱ６と負荷抵抗Ｒ６との接続点に接続され、第２の
エミッタフォロアＱ１０のベースが、第２の差動アンプ
におけるトランジスタＱ８と負荷抵抗Ｒ７との接続点に
接続されている。また、第１のエミッタフォロアＱ９の
エミッタが記録アンプにおけるトランジスタＱ１８のベ
ースに、第２のエミッタフォロアＱ１０のエミッタが記
録アンプにおけるトランジスタＱ１６のベースに、それ
ぞれ接続されている。
【００３６】このバイアスコントロール部には、第２の
差動アンプにおけるトランジスタＱ７のベースバイアス
電圧を設定するための第１のバイアス設定回路と、記録
アンプにおけるストッパ用トランジスタＱ１４，Ｑ２０
のベースバイアス電圧を設定するための第２のバイアス
設定回路とが設けられている。第１のバイアス設定回路
は、ＧＮＤ線とＶCC線間に直列接続された基準抵抗Ｒ１
〜Ｒ３と電流源Ｉ１を有する。また、この第１のバイア
ス設定回路は、同様にＧＮＤ線とＶCC線間に直列接続さ
れたｐｎｐトランジスタＰ１と、それぞれダイオード接
続された２つのｎｐｎトランジスタＱ１，Ｑ２と、電流
源Ｉ２とを有する。ｐｎｐトランジスタＰ１のベース
は、基準抵抗Ｒ１とＲ２との接続点に接続されている。
そして、ダイオード接続トランジスタＱ２のベース及び
コレクタと電流源Ｉ２との接続点が、トランジスタＱ７
のベースに接続されている。第２のバイアス設定回路
は、ＧＮＤ線とＶCC線間に直列接続されたｐｎｐトラン
ジスタＰ２と、ダイオード接続されたｎｐｎトランジス
タＱ３と、電流源Ｉ３とを有する。このｐｎｐトランジ
スタＰ２のベースは、上記した基準抵抗のうちＲ２とＲ
３との接続点に接続されている。また、この第２のバイ
アス設定回路は、同様にＧＮＤ線とＶCC線間に直列接続
された電流源Ｉ８と、ｎｐｎトランジスタＱ１１とを有
する。ｎｐｎトランジスタＱ１１のベースは、上記ダイ
オード接続トランジスタＱ３のベース及びコレクタと電
流源Ｉ３との接続点に接続されている。そして、ｎｐｎ
トランジスタＱ１１のエミッタが、記録アンプにおける
ストッパ用トランジスタＱ１４，Ｑ２０のベースに接続
されている。
差動アンプにおけるトランジスタＱ７のベースバイアス
電圧を設定するための第１のバイアス設定回路と、記録
アンプにおけるストッパ用トランジスタＱ１４，Ｑ２０
のベースバイアス電圧を設定するための第２のバイアス
設定回路とが設けられている。第１のバイアス設定回路
は、ＧＮＤ線とＶCC線間に直列接続された基準抵抗Ｒ１
〜Ｒ３と電流源Ｉ１を有する。また、この第１のバイア
ス設定回路は、同様にＧＮＤ線とＶCC線間に直列接続さ
れたｐｎｐトランジスタＰ１と、それぞれダイオード接
続された２つのｎｐｎトランジスタＱ１，Ｑ２と、電流
源Ｉ２とを有する。ｐｎｐトランジスタＰ１のベース
は、基準抵抗Ｒ１とＲ２との接続点に接続されている。
そして、ダイオード接続トランジスタＱ２のベース及び
コレクタと電流源Ｉ２との接続点が、トランジスタＱ７
のベースに接続されている。第２のバイアス設定回路
は、ＧＮＤ線とＶCC線間に直列接続されたｐｎｐトラン
ジスタＰ２と、ダイオード接続されたｎｐｎトランジス
タＱ３と、電流源Ｉ３とを有する。このｐｎｐトランジ
スタＰ２のベースは、上記した基準抵抗のうちＲ２とＲ
３との接続点に接続されている。また、この第２のバイ
アス設定回路は、同様にＧＮＤ線とＶCC線間に直列接続
された電流源Ｉ８と、ｎｐｎトランジスタＱ１１とを有
する。ｎｐｎトランジスタＱ１１のベースは、上記ダイ
オード接続トランジスタＱ３のベース及びコレクタと電
流源Ｉ３との接続点に接続されている。そして、ｎｐｎ
トランジスタＱ１１のエミッタが、記録アンプにおける
ストッパ用トランジスタＱ１４，Ｑ２０のベースに接続
されている。
【００３７】以上の構成は、図２に示した従来の磁気記
録再生用の信号増幅回路（記録再生アンプ）と共通す
る。本実施形態の記録再生アンプ１では、上記第２のバ
イアス設定回路に、新たな構成、即ちストッパ用バイア
ス設定回路６ａが付加されている。このストッパ用バイ
アス設定回路６ａは、前記ｎｐｎトランジスタＱ１１と
同様な働きのｎｐｎトランジスタＱ１２が、そのエミッ
タがｎｐｎトランジスタＱ１１と共通化され、コレクタ
がＶCC線に接続されて設けられている。また、このスト
ッパ用バイアス設定回路６ａは、トランジスタＱ１２の
ベース電位を設定する回路として、ＶCC線とＧＮＤ線間
に直列接続された電流源Ｉ９、ダイオード接続されたｎ
ｐｎトランジスタＱ１３、ｐｎｐトランジスタＰ３を有
する。また、ＶCC線とＧＮＤ線間に直列接続された抵抗
Ｒ８と電流源Ｉ９が設けられ、その中間接続点がトラン
ジスタＰ３のベースに接続されている。このエミッタ共
通で設けられた２つのｎｐｎトランジスタＱ１１とＱ１
２は、その一方が導通し他方が遮断するように、ベース
バイアスを決める周辺の回路定数が設定されている。
録再生用の信号増幅回路（記録再生アンプ）と共通す
る。本実施形態の記録再生アンプ１では、上記第２のバ
イアス設定回路に、新たな構成、即ちストッパ用バイア
ス設定回路６ａが付加されている。このストッパ用バイ
アス設定回路６ａは、前記ｎｐｎトランジスタＱ１１と
同様な働きのｎｐｎトランジスタＱ１２が、そのエミッ
タがｎｐｎトランジスタＱ１１と共通化され、コレクタ
がＶCC線に接続されて設けられている。また、このスト
ッパ用バイアス設定回路６ａは、トランジスタＱ１２の
ベース電位を設定する回路として、ＶCC線とＧＮＤ線間
に直列接続された電流源Ｉ９、ダイオード接続されたｎ
ｐｎトランジスタＱ１３、ｐｎｐトランジスタＰ３を有
する。また、ＶCC線とＧＮＤ線間に直列接続された抵抗
Ｒ８と電流源Ｉ９が設けられ、その中間接続点がトラン
ジスタＰ３のベースに接続されている。このエミッタ共
通で設けられた２つのｎｐｎトランジスタＱ１１とＱ１
２は、その一方が導通し他方が遮断するように、ベース
バイアスを決める周辺の回路定数が設定されている。
【００３８】つぎに、このように構成された本実施形態
に係る記録再生アンプ１の動作を、具体的な電圧値をあ
げて説明する。なお、なお、ここで抵抗と電流源につい
ては、例えば抵抗Ｒ１の抵抗値はＲ1 、電流源Ｉ１の電
流値はＩ1 の如く表記する。
に係る記録再生アンプ１の動作を、具体的な電圧値をあ
げて説明する。なお、なお、ここで抵抗と電流源につい
ては、例えば抵抗Ｒ１の抵抗値はＲ1 、電流源Ｉ１の電
流値はＩ1 の如く表記する。
【００３９】この信号増幅回路１の基本的な動作は、従
来と同様である。すなわち、入力端子から入力信号ＳＧ
（短形波）が入力され、その一方の入力端子Ｔｉｎ１が
“Ｈ”レベル、他方の入力端子Ｔｉｎ２が“Ｌ”レベル
をとるとする。このとき、バイアスコントロール部６に
おいて、トランジスタＱ４とＱ６がオン、トランジスタ
Ｑ５とＱ８がオフである。また、トランジスタＱ９とＱ
１０が常時オンしている。このため、記録アンプ２にお
いて、トランジスタＱ１６とＱ１９がオン状態、トラン
ジスタＱ１７とＱ１８がオフ状態をとる。したがって、
磁気記録ヘッドを接続した状態で流れる電流経路は、図
１に示すＤ点→Ｆ点→Ｇ点→磁気記録ヘッド→Ｈ点→Ｅ
点となる。一方、入力信号ＳＧの状態が変化し、逆に、
入力端子Ｔｉｎ１が“Ｌ”レベル、入力端子Ｔｉｎ２が
“Ｈ”レベルとなると、バイアスコントロール部６にお
いて、トランジスタＱ４〜Ｑ６およびＱ８が反転するた
め、記録アンプ２において、トランジスタＱ１６とＱ１
９がオン状態からオフ状態に、トランジスタＱ１７とＱ
１８がオフ状態からオン状態に変化する。したがって、
磁気記録ヘッドを接続した状態で流れる電流経路は、上
記とは逆に、Ｃ点→Ｅ点→Ｈ点→磁気記録ヘッド→Ｇ点
→Ｆ点となる。
来と同様である。すなわち、入力端子から入力信号ＳＧ
（短形波）が入力され、その一方の入力端子Ｔｉｎ１が
“Ｈ”レベル、他方の入力端子Ｔｉｎ２が“Ｌ”レベル
をとるとする。このとき、バイアスコントロール部６に
おいて、トランジスタＱ４とＱ６がオン、トランジスタ
Ｑ５とＱ８がオフである。また、トランジスタＱ９とＱ
１０が常時オンしている。このため、記録アンプ２にお
いて、トランジスタＱ１６とＱ１９がオン状態、トラン
ジスタＱ１７とＱ１８がオフ状態をとる。したがって、
磁気記録ヘッドを接続した状態で流れる電流経路は、図
１に示すＤ点→Ｆ点→Ｇ点→磁気記録ヘッド→Ｈ点→Ｅ
点となる。一方、入力信号ＳＧの状態が変化し、逆に、
入力端子Ｔｉｎ１が“Ｌ”レベル、入力端子Ｔｉｎ２が
“Ｈ”レベルとなると、バイアスコントロール部６にお
いて、トランジスタＱ４〜Ｑ６およびＱ８が反転するた
め、記録アンプ２において、トランジスタＱ１６とＱ１
９がオン状態からオフ状態に、トランジスタＱ１７とＱ
１８がオフ状態からオン状態に変化する。したがって、
磁気記録ヘッドを接続した状態で流れる電流経路は、上
記とは逆に、Ｃ点→Ｅ点→Ｈ点→磁気記録ヘッド→Ｇ点
→Ｆ点となる。
【００４０】このような動作において、トランジスタＱ
１１のベース電位ＶBQ11は次の(8-1) 式、トランジスタ
Ｑ１２のベース電位ＶBQ12は、トランジスタＱ３，Ｑ１
３，Ｐ２，Ｐ３のベースとエミッタ間電圧をそれぞれＶ
BEQ3，ＶBEQ13 ，ＶBEP2，ＶBEP3とすると、次の(9-1)
式で表す電圧でバイアスされている。
１１のベース電位ＶBQ11は次の(8-1) 式、トランジスタ
Ｑ１２のベース電位ＶBQ12は、トランジスタＱ３，Ｑ１
３，Ｐ２，Ｐ３のベースとエミッタ間電圧をそれぞれＶ
BEQ3，ＶBEQ13 ，ＶBEP2，ＶBEP3とすると、次の(9-1)
式で表す電圧でバイアスされている。
【００４１】
【数７】
【００４２】ここで、上記 (8-1)式と (9-1)式に示すト
ランジスタのベースとエミッタ間電圧が全て等しく、そ
の値がＶBEとすると、上記(8-1) 式と (9-1)式は、それ
ぞれ次の (8-2)式と (9-2)式に書き改めることができ
る。
ランジスタのベースとエミッタ間電圧が全て等しく、そ
の値がＶBEとすると、上記(8-1) 式と (9-1)式は、それ
ぞれ次の (8-2)式と (9-2)式に書き改めることができ
る。
【００４３】
【数８】 ＶBQ11＝Ｉ1(Ｒ1 ＋Ｒ2)＋２ＶBE …(8-2) ＶBQ12＝ＶCC−Ｉ10・Ｒ8 ＋２ＶBE …(9-2)
【００４４】ここで、電源電圧ＶCCが比較的に小さくＶ
BQ12＜ＶBQ11の場合は、トランジスタＱ１１が導通し、
トランジスタＱ１２が遮断する。このため、磁気ヘッド
端の電圧ΔＶについて先の（５）式が成立し、また再生
アンプにおいてトランジスタＱ２３のベースとエミッタ
間にかかる逆方向電圧ＶEBQ23 について先の（６）式が
成立する。したがって、逆方向電圧ＶEBQ23 は電源電圧
ＶCCに比例するが、電源電圧ＶCCが比較的に小さいの
で、トランジスタを破壊するまでには至らない。
BQ12＜ＶBQ11の場合は、トランジスタＱ１１が導通し、
トランジスタＱ１２が遮断する。このため、磁気ヘッド
端の電圧ΔＶについて先の（５）式が成立し、また再生
アンプにおいてトランジスタＱ２３のベースとエミッタ
間にかかる逆方向電圧ＶEBQ23 について先の（６）式が
成立する。したがって、逆方向電圧ＶEBQ23 は電源電圧
ＶCCに比例するが、電源電圧ＶCCが比較的に小さいの
で、トランジスタを破壊するまでには至らない。
【００４５】つぎに、電源電圧ＶCCが比較的に大きくＶ
BQ12＞ＶBQ11の場合を考える。記録時において、入力信
号レベルに応じてトランジスタＱ４がオン、トランジス
タＱ５がオフとなっているとする。このとき、前記した
ようにヘッド接続端子Ｔｈ１からＴｈ２に電流が流れ、
ヘッド端（Ｅ点とＦ点間）の出力電圧の高い方の電位は
Ｆ点の電位ＶF となり、これは従来例と同様に前記
（１）式で表される。一方、ヘッド端の出力電圧の低い
方の電圧はＥ点の電位ＶE となる。トランジスタＱ１
２，Ｑ２０のベースとエミッタ間電圧をそれぞれＶ
BEQ12 ，ＶBEQ20 とし、その値はＶBEで等しいとする
と、Ｅ点の電位ＶE は前記(9-2) を用いて次式（１０）
で表される。
BQ12＞ＶBQ11の場合を考える。記録時において、入力信
号レベルに応じてトランジスタＱ４がオン、トランジス
タＱ５がオフとなっているとする。このとき、前記した
ようにヘッド接続端子Ｔｈ１からＴｈ２に電流が流れ、
ヘッド端（Ｅ点とＦ点間）の出力電圧の高い方の電位は
Ｆ点の電位ＶF となり、これは従来例と同様に前記
（１）式で表される。一方、ヘッド端の出力電圧の低い
方の電圧はＥ点の電位ＶE となる。トランジスタＱ１
２，Ｑ２０のベースとエミッタ間電圧をそれぞれＶ
BEQ12 ，ＶBEQ20 とし、その値はＶBEで等しいとする
と、Ｅ点の電位ＶE は前記(9-2) を用いて次式（１０）
で表される。
【００４６】
【数９】
【００４７】また、Ｆ点の電位はＶF について、本例で
も先の従来例と同様に前記（３）式が成り立つ。したが
って、再生アンプの入力トランジスタＱ２２，Ｑ２３の
ベース間電圧ΔＶは、前記（３）式と上記（１０）式を
用いると、次の（１１）式で表すことができる。
も先の従来例と同様に前記（３）式が成り立つ。したが
って、再生アンプの入力トランジスタＱ２２，Ｑ２３の
ベース間電圧ΔＶは、前記（３）式と上記（１０）式を
用いると、次の（１１）式で表すことができる。
【００４８】
【数１０】
【００４９】トランジスタＱ２２の微小なベース電流に
よりそのベースとエミッタ間にＶBEが発生したとする
と、トランジスタＱ２３のベースとエミッタ間に逆方向
に印加される電圧ＶEBQ23 は、次式のようになる。
よりそのベースとエミッタ間にＶBEが発生したとする
と、トランジスタＱ２３のベースとエミッタ間に逆方向
に印加される電圧ＶEBQ23 は、次式のようになる。
【００５０】
【数１１】
【００５１】この（１２）式で示すトランジスタＱ２３
のベースとエミッタ間の逆方向印加電圧ＶEBQ23 は、従
来例と異なり電源電圧ＶCCの値に依存しない。したがっ
て、次の（１３）式に示すように、この逆方向印加電圧
ＶEBQ23 を、その最大定格ＶEB0 よりも小さくすれば、
トランジスタＱ２３が破壊されることはない。（１３）
式を電流源Ｉ１０と抵抗Ｒ８の値について整理すると、
次の（Ａ）に示す第１の条件式が得られる。
のベースとエミッタ間の逆方向印加電圧ＶEBQ23 は、従
来例と異なり電源電圧ＶCCの値に依存しない。したがっ
て、次の（１３）式に示すように、この逆方向印加電圧
ＶEBQ23 を、その最大定格ＶEB0 よりも小さくすれば、
トランジスタＱ２３が破壊されることはない。（１３）
式を電流源Ｉ１０と抵抗Ｒ８の値について整理すると、
次の（Ａ）に示す第１の条件式が得られる。
【００５２】
【数１２】
【００５３】また、ＶBQ12＞ＶBQ11の前提から、次の第
２の条件式（Ｂ）が得られる。
２の条件式（Ｂ）が得られる。
【００５４】
【数１３】
【００５５】本実施形態の記録再生アンプ１では、以上
で求めた２つの条件式（Ａ）と（Ｂ）を満たすように電
流源、抵抗およびトランジスタの定数，サイズ等を設定
することにより、電源電圧ＶCCが高い場合でも、これと
は無関係に、再生アンプの入力トランジスタを破壊しな
い範囲でのヘッド接続端子間電圧（ライト電圧）のダイ
ナミックレンジを確保できる。また、電源電圧ＶCCが低
い場合には、回路定数を適切に選択してトランジスタＱ
１１を動作させることによって、比較的に広いライト電
圧のダイナミックレンジを確保できる。このとき、電源
電圧ＶCCが比較的に低いので再生アンプの入力トランジ
スタは破壊されない。なお、本例では、ライト電圧を常
に電源電圧ＶCCと無関係に設定する場合は、トランジス
タＱ１１と、そのベース電位を設定するためのトランジ
スタＰ２，Ｑ３及び電流源Ｉ３とを省略してもよい。
で求めた２つの条件式（Ａ）と（Ｂ）を満たすように電
流源、抵抗およびトランジスタの定数，サイズ等を設定
することにより、電源電圧ＶCCが高い場合でも、これと
は無関係に、再生アンプの入力トランジスタを破壊しな
い範囲でのヘッド接続端子間電圧（ライト電圧）のダイ
ナミックレンジを確保できる。また、電源電圧ＶCCが低
い場合には、回路定数を適切に選択してトランジスタＱ
１１を動作させることによって、比較的に広いライト電
圧のダイナミックレンジを確保できる。このとき、電源
電圧ＶCCが比較的に低いので再生アンプの入力トランジ
スタは破壊されない。なお、本例では、ライト電圧を常
に電源電圧ＶCCと無関係に設定する場合は、トランジス
タＱ１１と、そのベース電位を設定するためのトランジ
スタＰ２，Ｑ３及び電流源Ｉ３とを省略してもよい。
【００５６】
【発明の効果】本発明に係る電流切換回路によれば、ヘ
ッド接続端子間電圧（ライト電圧）から電源電圧の依存
成分を除去することができる。また、当該ヘッド接続端
子に再生アンプが接続されている本発明に係る記録再生
回路では、電流切換回路側のライト電圧に関与する回路
定数等を適切に選択することで、書き込み時に再生アン
プ側の入力トランジスタに逆方向に印加される電圧値を
トランジスタの最大定格より低く抑え、トランジスタの
破壊を有効に防止することができる。また、このライト
電圧から電源電圧の依存成分が除去されることは、これ
により電源電圧値の設定の自由度が増すことから、書き
込み性能の向上等に寄与する。
ッド接続端子間電圧（ライト電圧）から電源電圧の依存
成分を除去することができる。また、当該ヘッド接続端
子に再生アンプが接続されている本発明に係る記録再生
回路では、電流切換回路側のライト電圧に関与する回路
定数等を適切に選択することで、書き込み時に再生アン
プ側の入力トランジスタに逆方向に印加される電圧値を
トランジスタの最大定格より低く抑え、トランジスタの
破壊を有効に防止することができる。また、このライト
電圧から電源電圧の依存成分が除去されることは、これ
により電源電圧値の設定の自由度が増すことから、書き
込み性能の向上等に寄与する。
【図１】本発明の実施形態に係る記録再生アンプの回路
図である。
図である。
【図２】従来の記録再生アンプの回路図である。
１…記録再生アンプ、２…記録アンプ、４…再生アン
プ、６…バイアスコントロール部、Ｐ１等…ｐｎｐトラ
ンジスタ、Ｑ１等…ｎｐｎトランジスタ、Ｑ１６〜Ｑ１
９…記録アンプにおける差動アンプ（第１の差動アン
プ）の入力トランジスタ（第１〜第４のトランジス
タ）、Ｑ１５，Ｑ２０…ストッパ用トランジスタ、Ｑ２
２，Ｑ２３…再生アンプにおける差動アンプの入力トラ
ンジスタ、Ｑ１２…ライト電圧から電源電圧の依存成分
を除去する回路内のトランジスタ、Ｒ８…ライト電圧か
ら電源電圧の依存成分を除去する回路内の抵抗、Ｓ１…
再生アンプ内のスイッチ。
プ、６…バイアスコントロール部、Ｐ１等…ｐｎｐトラ
ンジスタ、Ｑ１等…ｎｐｎトランジスタ、Ｑ１６〜Ｑ１
９…記録アンプにおける差動アンプ（第１の差動アン
プ）の入力トランジスタ（第１〜第４のトランジス
タ）、Ｑ１５，Ｑ２０…ストッパ用トランジスタ、Ｑ２
２，Ｑ２３…再生アンプにおける差動アンプの入力トラ
ンジスタ、Ｑ１２…ライト電圧から電源電圧の依存成分
を除去する回路内のトランジスタ、Ｒ８…ライト電圧か
ら電源電圧の依存成分を除去する回路内の抵抗、Ｓ１…
再生アンプ内のスイッチ。
Claims (11)
- 【請求項１】接続された磁気記録用のヘッドの書き込み
動作時に、当該ヘッドに供給するライト電流の向きを入
力信号に応じて切り換える電流切換回路であって、 前記ヘッドの接続端子の一方電位が電源電圧を基準に生
成され電源電圧に依存して変化する場合に、当該端子の
他方電位を前記電源電圧を基準に生成して、端子間電圧
から前記電源電圧の依存成分を除去する回路を有する電
流切換回路。 - 【請求項２】前記電源電圧の依存成分を除去する回路
は、前記ヘッドの接続端子間に接続され、当該端子の一
方電位が下がり過ぎたときに、当該電位の下限を規制す
るストッパ用トランジスタと、 当該ストッパ用トランジスタの制御入力端子を、前記電
源電圧を基準に生成された一定電圧で保持するストッパ
用バイアス設定回路とを有する請求項１に記載の電流切
換回路。 - 【請求項３】前記ストッパ用バイアス設定回路は、電源
電圧供給線と基準電圧供給線との間に接続され、電源電
圧供給線から一定電流が供給される抵抗素子の基準電圧
供給線側端の電位に基づいて、前記一定電位を生成する
請求項２に記載の電流切換回路。 - 【請求項４】前記ストッパ用バイアス設定回路は、電源
電圧供給線と基準電圧供給線との間に接続され、前記抵
抗素子の基準電圧供給線側端の電位をもとに制御され、
その基準電圧供給線側の端子が前記ストッパ用トランジ
スタの制御入力端子に接続されているトランジスタを有
する請求項３に記載の電流切換回路。 - 【請求項５】前記電流切換回路は、電源電圧供給線と基
準電圧供給線との間に直列に接続された第１および第２
のトランジスタと、 当該第１および第２のトランジスタに並列接続され、か
つ互いに直列に接続された第３および第４のトランジス
タとの４つのトランジスタを第１の差動アンプの入力ト
ランジスタとして有し、 前記４つのトランジスタのうち隣り合ったトランジスタ
間を、前記入力信号に応じて逆位相で動作させることに
より、前記第１および第２のトランジスタ間の第１の接
続ノードと、前記第３および第４のトランジスタ間の第
２の接続ノードとの間に前記端子間電圧を発生させる入
力制御回路を更に有し、 前記入力制御回路は、電源電圧供給線と基準電圧供給線
との間に接続され、前記入力信号と逆位相の出力を前記
第１および第３のトランジスタの入力に接続させてなる
第２の差動アンプを含む請求項１に記載の電流切換回
路。 - 【請求項６】接続された磁気記録用のヘッドの書き込み
動作時に、当該ヘッドに供給するライト電流の向きを入
力信号に応じて切り換える電流切換回路と、 前記ヘッドによる再生動作時に、当該ヘッドで検出され
た再生信号を増幅して出力する再生アンプとを有する記
録再生アンプであって、 前記ヘッドの接続端子の一方電位が電源電圧を基準に生
成され電源電圧に依存して変化する場合に、当該端子の
他方電位を前記電源電圧を基準に生成して、端子間電圧
から前記電源電圧の依存成分を除去する回路が、前記再
生アンプとともに前記ヘッドの接続端子に接続されてい
る記録再生アンプ。 - 【請求項７】前記再生アンプは、電源電圧供給線と基準
電圧供給線との間に接続され、基準電圧供給線側の端子
が相互に接続されて差動アンプの差動入力をなすトラン
ジスタ対と、 当該トランジスタ対への一定電流の供給を前記書き込み
動作時に遮断するスイッチとを有し、 前記差動トランジスタ対の２つの入力が、前記ヘッドの
接続端子に接続されている請求項６に記載の記録再生ア
ンプ。 - 【請求項８】前記電源電圧の依存成分を除去する回路
は、前記ヘッドの接続端子の一方電位が下がり過ぎたと
きに、当該電位の下限を規制するストッパ用トランジス
タと、 当該ストッパ用トランジスタの制御入力端子を、前記電
源電圧を基準に生成された一定電圧で保持するストッパ
用バイアス設定回路とを有する請求項６に記載の記録再
生アンプ。 - 【請求項９】前記ストッパ用バイアス設定回路は、電源
電圧供給線と基準電圧供給線との間に接続され、電源電
圧供給線から一定電流が供給される抵抗素子の基準電圧
供給線側端の電位に基づいて、前記一定電位を生成する
請求項８に記載の記録再生アンプ。 - 【請求項１０】前記ストッパ用バイアス設定回路は、電
源電圧供給線と基準電圧供給線との間に接続され、前記
抵抗素子の基準電圧供給線側端の電位をもとに制御さ
れ、その基準電圧供給線側の端子が前記ストッパ用トラ
ンジスタの制御入力端子に接続されているトランジスタ
を有する請求項９に記載の記録再生アンプ。 - 【請求項１１】前記電流切換回路は、電源電圧供給線と
基準電圧供給線との間に直列に接続された第１および第
２のトランジスタと、 当該第１および第２のトランジスタに並列接続され、か
つ互いに直列に接続された第３および第４のトランジス
タとの４つのトランジスタを第１の差動アンプの入力ト
ランジスタとして有し、 前記４つのトランジスタのうち隣り合ったトランジスタ
間を、前記入力信号に応じて逆位相で動作させることに
より、前記第１および第２のトランジスタ間の第１の接
続ノードと、前記第３および第４のトランジスタ間の第
２の接続ノードとの間に前記端子間電圧を発生させる入
力制御回路を更に有し、 前記入力制御回路は、電源電圧供給線と基準電圧供給線
との間に接続され、前記入力信号と逆位相の出力を前記
第１および第３のトランジスタの入力に接続させてなる
第２の差動アンプを含む請求項６に記載の記録再生アン
プ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12794498A JPH11328608A (ja) | 1998-05-11 | 1998-05-11 | 電流切換回路及びそれを用いた記録再生アンプ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12794498A JPH11328608A (ja) | 1998-05-11 | 1998-05-11 | 電流切換回路及びそれを用いた記録再生アンプ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11328608A true JPH11328608A (ja) | 1999-11-30 |
Family
ID=14972507
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12794498A Pending JPH11328608A (ja) | 1998-05-11 | 1998-05-11 | 電流切換回路及びそれを用いた記録再生アンプ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11328608A (ja) |
-
1998
- 1998-05-11 JP JP12794498A patent/JPH11328608A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5257146A (en) | Magnetic head swing clamp and cross-talk eliminator for read/write preamplifier | |
| US4631419A (en) | Transistor switch and driver circuit | |
| JPH11328608A (ja) | 電流切換回路及びそれを用いた記録再生アンプ | |
| JP2004014076A (ja) | Ｍｒヘッド用バイアス回路 | |
| JP3516178B2 (ja) | プリアンプ回路装置 | |
| JP2546974B2 (ja) | 磁気ヘッド読み書き回路 | |
| US6208482B1 (en) | Signal amplifying circuit for an MR element | |
| JPS6020169Y2 (ja) | 記録再生兼用ヘツドの切換回路 | |
| KR100552447B1 (ko) | 자기기록장치 | |
| JPH075521Y2 (ja) | テーププレーヤ | |
| JPS6239498B2 (ja) | ||
| JPS599446Y2 (ja) | ミュ−ティング制御信号発生回路 | |
| JPH0743807Y2 (ja) | テーププレーヤ | |
| JP4075112B2 (ja) | ベース電流補償回路 | |
| JPS62239304A (ja) | テ−プレコ−ダ用集積回路 | |
| JP2557398B2 (ja) | 増幅回路 | |
| JP2692404B2 (ja) | 磁気ヘッド用読出回路 | |
| JP3361911B2 (ja) | Ｖｔｒ装置及びそれに用いるミュート回路 | |
| JPH0429027B2 (ja) | ||
| JP2923830B2 (ja) | 録音再生装置 | |
| KR200158912Y1 (ko) | Vcr 재생중 전원 장애시의 오디오 신호 보호회로 | |
| JP2907776B2 (ja) | 再生信号増幅装置及び中心値信号生成回路 | |
| KR0165324B1 (ko) | 하드디스크 드라이버 시스템의 기록헤드 구동장치 | |
| JP3033696B2 (ja) | 記録アンプ回路 | |
| JPS6091701A (ja) | 増幅回路 |