JPH0695628B2 - デジタルフイルタ - Google Patents
デジタルフイルタInfo
- Publication number
- JPH0695628B2 JPH0695628B2 JP62036397A JP3639787A JPH0695628B2 JP H0695628 B2 JPH0695628 B2 JP H0695628B2 JP 62036397 A JP62036397 A JP 62036397A JP 3639787 A JP3639787 A JP 3639787A JP H0695628 B2 JPH0695628 B2 JP H0695628B2
- Authority
- JP
- Japan
- Prior art keywords
- filter
- fir
- input
- output
- type filter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Complex Calculations (AREA)
Description
【発明の詳細な説明】 〈産業上の利用分野〉 この発明はフィルタリングと間引き処理を行うデジタル
フィルタに関し、特にFFT（fast fourier transform）
アナライザのズーミング装置に用いて好適なデジタルフ
ィルタに関するものである。
フィルタに関し、特にFFT（fast fourier transform）
アナライザのズーミング装置に用いて好適なデジタルフ
ィルタに関するものである。
〈従来技術〉 FFTアナライザは時系列データにフーリエ演算処理を施
してこの時系列データのスペクトルを求めるものであ
り、より詳細なスペクトルを求めるために周波数軸を拡
大するズーミング装置が必要になる。この様なズーミン
グ装置は高ズーミング率とズーミング率の可変性が必要
であり、時系列データの間引きとフィルタリングを行う
デジタルフィルタが用いられている。第６図にこの様な
デジタルフィルタの構成を示す。第６図において、１は
IIR（infinite impluse filter）形フィルタであり、時
系列データが入力され、フィルタ演算が施される。この
IIR形フィルタ１の出力はその一部が間引かれ、再びIIR
形フィルタ１に帰還されフィルタ演算が施される。必要
な回数だけ演算が施されるとFFTアナライザ２に出力さ
れ、フーリエ演算が行なわれる。すなわちIIR形フィル
タはマルチステージで使用される。この様なデジタルフ
ィルタにおいて、間引き率をｍ、演算回数をｎとすると
mnのスーミング率が得られる。ｍ、ｎを可変することに
よってズーミング率を可変することができる。
してこの時系列データのスペクトルを求めるものであ
り、より詳細なスペクトルを求めるために周波数軸を拡
大するズーミング装置が必要になる。この様なズーミン
グ装置は高ズーミング率とズーミング率の可変性が必要
であり、時系列データの間引きとフィルタリングを行う
デジタルフィルタが用いられている。第６図にこの様な
デジタルフィルタの構成を示す。第６図において、１は
IIR（infinite impluse filter）形フィルタであり、時
系列データが入力され、フィルタ演算が施される。この
IIR形フィルタ１の出力はその一部が間引かれ、再びIIR
形フィルタ１に帰還されフィルタ演算が施される。必要
な回数だけ演算が施されるとFFTアナライザ２に出力さ
れ、フーリエ演算が行なわれる。すなわちIIR形フィル
タはマルチステージで使用される。この様なデジタルフ
ィルタにおいて、間引き率をｍ、演算回数をｎとすると
mnのスーミング率が得られる。ｍ、ｎを可変することに
よってズーミング率を可変することができる。
次にIIR形フィルタについて説明する。IIR形フィルタは
時系列入力データをｘ（ｎ）、時系列出力データをｙ
（ｎ）とすると、 で表わされる。すなわち出力が入力に帰還する再帰型の
フィルタである。この様な演算を実行する装置の構成を
第７図に示す。第７図において、時系列データｘ（ｎ）
は加算器３に入力される。加算器３の出力はレジスタ４
に入力され、シフトされる。このレジスタ４の出力は乗
算器５に入力され、前記（１）式の係数であるa1〜aN-1
との積がとられて加算器３に入力され、それらの和がと
られる。レジスタ４の出力はまた乗算器６で係数b1〜b
N-1との積がとられ、加算器７に入力されて加算され
る。また加算器３の出力は乗算器８で係数b0との積が演
算され、加算器７に入力される。加算器７の出力がフィ
ルタ演算結果になる。この様にして前記（１）式の演算
が実行される。なお、デジタルフィルタとしては前記の
IIR形の外にFIR（finite impluse filter）形がある。
しかしながら乗算回数およびデータの保存の点で不利で
あり、あまり使用されていない。
時系列入力データをｘ（ｎ）、時系列出力データをｙ
（ｎ）とすると、 で表わされる。すなわち出力が入力に帰還する再帰型の
フィルタである。この様な演算を実行する装置の構成を
第７図に示す。第７図において、時系列データｘ（ｎ）
は加算器３に入力される。加算器３の出力はレジスタ４
に入力され、シフトされる。このレジスタ４の出力は乗
算器５に入力され、前記（１）式の係数であるa1〜aN-1
との積がとられて加算器３に入力され、それらの和がと
られる。レジスタ４の出力はまた乗算器６で係数b1〜b
N-1との積がとられ、加算器７に入力されて加算され
る。また加算器３の出力は乗算器８で係数b0との積が演
算され、加算器７に入力される。加算器７の出力がフィ
ルタ演算結果になる。この様にして前記（１）式の演算
が実行される。なお、デジタルフィルタとしては前記の
IIR形の外にFIR（finite impluse filter）形がある。
しかしながら乗算回数およびデータの保存の点で不利で
あり、あまり使用されていない。
〈発明が解決すべき問題点〉 しかしながら、この様なデジタルフィルタには次のよう
な問題点がある。前記（１）式からわかるようにIIR形
フィルタはその出力が入力に再帰される構成のため、そ
の出力の一部を捨てる間引きを行うにもかかわらず、す
べての時系列データについてフィルタ演算を実行しなけ
ればならない。
な問題点がある。前記（１）式からわかるようにIIR形
フィルタはその出力が入力に再帰される構成のため、そ
の出力の一部を捨てる間引きを行うにもかかわらず、す
べての時系列データについてフィルタ演算を実行しなけ
ればならない。
また１つのフィルタをマルチステージで使用しているの
で、時系列データのサンプリング周波数を倍にするとフ
ィルタの動作速度も倍にしなければならない。そのため
ハードウェアが大きくなる。
で、時系列データのサンプリング周波数を倍にするとフ
ィルタの動作速度も倍にしなければならない。そのため
ハードウェアが大きくなる。
さらに第７図からわかるように、IIR形フィルタは構成
が複雑であるという欠点もある。
が複雑であるという欠点もある。
〈発明の目的〉 この発明の目的は、構成が簡単でかつ高速化が可能なデ
ジタルフィルタを提供することにある。
ジタルフィルタを提供することにある。
〈問題点を解決するための手段〉 前記問題点を解決するために、本発明では時系列データ
にデジタル演算処理を施しこの時系列データのサンプリ
ングレートを下げるデジタルフィルタにおいて、 前記時系列データが入力される第１のFIR形フィルタ
と、 第１のマルチプレクサの出力が入力される第２のFIR形
フィルタと、 第２のマルチプレクサの出力が入力される第３のFIR形
フィルタと、 前記第１及び前記第２のFIR形フィルタの出力が入力さ
れる前記第１のマルチプレクサと、 前記時系列データ、前記第１及び前記第２のFIR形フィ
ルタの出力が入力される前記第２のマルチプレクサと を具備したことを特徴とするものである。
にデジタル演算処理を施しこの時系列データのサンプリ
ングレートを下げるデジタルフィルタにおいて、 前記時系列データが入力される第１のFIR形フィルタ
と、 第１のマルチプレクサの出力が入力される第２のFIR形
フィルタと、 第２のマルチプレクサの出力が入力される第３のFIR形
フィルタと、 前記第１及び前記第２のFIR形フィルタの出力が入力さ
れる前記第１のマルチプレクサと、 前記時系列データ、前記第１及び前記第２のFIR形フィ
ルタの出力が入力される前記第２のマルチプレクサと を具備したことを特徴とするものである。
また、前記第２のFIR形フィルタと前記第３のFIR形フィ
ルタを共用することを特徴とするものである。
ルタを共用することを特徴とするものである。
〈実施例〉 第１図に本発明に係るデジタルフィルタの一実施例を示
す。第１図において、10は第１のFIR（finite impluse
filter）形フィルタであり、時系列データが入力され
る。この第１のFIR形フィルタ10の出力はマルチプレク
サ11および12に入力される。13は第２のFIR形フィルタ
であり、マルチプレクサ11の出力が入力され、その出力
はマルチプレクサ11および12に入力される。14は第３の
FIR形フィルタであり、マルチプレクサ12の出力が入力
され、その出力は外部に出力される。マルチプレクサ1
1、12は図示しないコントローラにより制御される。
す。第１図において、10は第１のFIR（finite impluse
filter）形フィルタであり、時系列データが入力され
る。この第１のFIR形フィルタ10の出力はマルチプレク
サ11および12に入力される。13は第２のFIR形フィルタ
であり、マルチプレクサ11の出力が入力され、その出力
はマルチプレクサ11および12に入力される。14は第３の
FIR形フィルタであり、マルチプレクサ12の出力が入力
され、その出力は外部に出力される。マルチプレクサ1
1、12は図示しないコントローラにより制御される。
次にFIR形フィルタについて説明する。FIR形フィルタは
その時系列入力をｘ（ｎ）、時系列出力をｙ（ｎ）とす
ると、 で表わされる。すなわち出力が入力に再帰しない非再帰
形フィルタである。第２図にFIR形フィルタの基本構成
を示す。第２図において、16はレジスタであり縦接続さ
れる。時系列データｘ（ｎ）はこのレジスタ16の端のレ
ジスタに入力され、順にシフトされる。17は乗算器であ
り、レジスタ16の各々に入力される時系列データが入力
され、このデータにインパルス応答関数ｈ（０）〜ｈ
（Ｎ−１）を乗算して出力する。18は加算器であり、こ
れら乗算器17の出力が入力され加算される。この加算器
18の出力が時系列出力ｙ（ｎ）となる。このようにして
前記（２）式の演算が実行される。レジスタ16、乗算器
17は基本的にはフィルタの次数Ｎと同じ個数必要であ
る。
その時系列入力をｘ（ｎ）、時系列出力をｙ（ｎ）とす
ると、 で表わされる。すなわち出力が入力に再帰しない非再帰
形フィルタである。第２図にFIR形フィルタの基本構成
を示す。第２図において、16はレジスタであり縦接続さ
れる。時系列データｘ（ｎ）はこのレジスタ16の端のレ
ジスタに入力され、順にシフトされる。17は乗算器であ
り、レジスタ16の各々に入力される時系列データが入力
され、このデータにインパルス応答関数ｈ（０）〜ｈ
（Ｎ−１）を乗算して出力する。18は加算器であり、こ
れら乗算器17の出力が入力され加算される。この加算器
18の出力が時系列出力ｙ（ｎ）となる。このようにして
前記（２）式の演算が実行される。レジスタ16、乗算器
17は基本的にはフィルタの次数Ｎと同じ個数必要であ
る。
次に第１図実施例の動作を説明する。最初に第１〜第３
のFIR形フィルタ10、13、14のすべてを使用し、かつ各
々のフィルタの間引き率をＭとして説明する。Ｍ個の時
系列データは先ず第１のFIR形フィルタ10に入力され、
前記（２）式に基づいてフィルタ演算が１度実行されて
１個の出力が出力される。すなわち入力時系列データの
サンプリング周波数をfsとすると、この第１のFIR形フ
ィルタの出力の周波数はfs/Mとなる。このことは第１の
FIR形フィルタがfs/Mの周波数で動作すれば良いことを
示す。この出力データはマルチプレクサ11を介して第２
のFIR形フィルタ13に入力される。このフィルタ13は第
１のFIR形フィルタ10からＭ個のデータを得てフィルタ
演算および間引き処理を行う。またこのフィルタ13はマ
ルチステージで用いられる。すなわち第２のFIR形フィ
ルタ13の出力はマルチプレクサ11により再度このフィル
タ13に入力され処理される。この処理（ステージ）は必
要な回数だけ繰返される。各ステージは時分割で行なわ
れる。一般にフィルタ演算は間引き率Ｍより多くの時系
列データを用いてなされるから、このフィルタの内部に
各ステージのデータを保持し、ステージによって保持さ
れたデータを切換える。時系列データのサンプリング周
波数fsは第１のFIR形フィルタ10で1/Mにされるので、第
２のFIR形フィルタの動作周波数はfs/Mであればよい。
また第２のFIR形フィルタのステージ数をｎとすると、
このフィルタの出力のサンプリング周波数はfs／(M)n+1
となる。第２のFIR形フィルタ13の出力はマルチプレク
サ12を介して第３のFIR形フィルタ14に入力され、フィ
ルタ演算および間引き処理が行なわれる。このフィルタ
の出力が最終的な出力となる。これによりMn+2のズーミ
ング率が得られる。なお、ズーミング率がM2のときは入
力時系列データを第１のFIR形フィルタ10に通し、この
出力を第３のFIR形フィルタ14でフィルタリング、間引
き処理を行って出力する。また、ズーミング率がＭのと
きは第３のFIR形フィルタ14のみを使用する。これらの
選択はマルチプレクサ11、12によって各フィルタに入力
されるデータを切換えることによって行う。さらに第１
のFIR形フィルタ10、第２のFIR形フィルタ13は最終段に
なることはないので、これらのフィルタの特性は緩かで
よい。すなわち次数を高くする必要がないので構成を簡
単にすることができる。
のFIR形フィルタ10、13、14のすべてを使用し、かつ各
々のフィルタの間引き率をＭとして説明する。Ｍ個の時
系列データは先ず第１のFIR形フィルタ10に入力され、
前記（２）式に基づいてフィルタ演算が１度実行されて
１個の出力が出力される。すなわち入力時系列データの
サンプリング周波数をfsとすると、この第１のFIR形フ
ィルタの出力の周波数はfs/Mとなる。このことは第１の
FIR形フィルタがfs/Mの周波数で動作すれば良いことを
示す。この出力データはマルチプレクサ11を介して第２
のFIR形フィルタ13に入力される。このフィルタ13は第
１のFIR形フィルタ10からＭ個のデータを得てフィルタ
演算および間引き処理を行う。またこのフィルタ13はマ
ルチステージで用いられる。すなわち第２のFIR形フィ
ルタ13の出力はマルチプレクサ11により再度このフィル
タ13に入力され処理される。この処理（ステージ）は必
要な回数だけ繰返される。各ステージは時分割で行なわ
れる。一般にフィルタ演算は間引き率Ｍより多くの時系
列データを用いてなされるから、このフィルタの内部に
各ステージのデータを保持し、ステージによって保持さ
れたデータを切換える。時系列データのサンプリング周
波数fsは第１のFIR形フィルタ10で1/Mにされるので、第
２のFIR形フィルタの動作周波数はfs/Mであればよい。
また第２のFIR形フィルタのステージ数をｎとすると、
このフィルタの出力のサンプリング周波数はfs／(M)n+1
となる。第２のFIR形フィルタ13の出力はマルチプレク
サ12を介して第３のFIR形フィルタ14に入力され、フィ
ルタ演算および間引き処理が行なわれる。このフィルタ
の出力が最終的な出力となる。これによりMn+2のズーミ
ング率が得られる。なお、ズーミング率がM2のときは入
力時系列データを第１のFIR形フィルタ10に通し、この
出力を第３のFIR形フィルタ14でフィルタリング、間引
き処理を行って出力する。また、ズーミング率がＭのと
きは第３のFIR形フィルタ14のみを使用する。これらの
選択はマルチプレクサ11、12によって各フィルタに入力
されるデータを切換えることによって行う。さらに第１
のFIR形フィルタ10、第２のFIR形フィルタ13は最終段に
なることはないので、これらのフィルタの特性は緩かで
よい。すなわち次数を高くする必要がないので構成を簡
単にすることができる。
第３図にステージ当たりの間引き率Ｍ＝２、フィルタ全
体のステージ数を５（第２のFIR形フィルタ13のステー
ジ数＝３）の場合の各ステージの動作タイミングを示
す。この図において、（１）は第３図のFIR形フィルタ1
4、（２）〜（４）は第２のFIR形フィルタ13の第３〜第
１ステージ、（５）は第１のFIR形フィルタ10の動作タ
イミングを示す。図中→は動作している時間を示す。
（６）は入力時系列データのサンプリング周期（1/fs）
を表わす。各フィルタは入力データが２個得られた段階
で動作される。この図からわかるように、第１のFIR形
フィルタの動作は入力時系列データのサンプリング周期
の２倍（一般的にはＭ倍）になり、かつ第２、第３のFI
R形フィルタ13、14の動作タイミングが重ならないよう
にできる。
体のステージ数を５（第２のFIR形フィルタ13のステー
ジ数＝３）の場合の各ステージの動作タイミングを示
す。この図において、（１）は第３図のFIR形フィルタ1
4、（２）〜（４）は第２のFIR形フィルタ13の第３〜第
１ステージ、（５）は第１のFIR形フィルタ10の動作タ
イミングを示す。図中→は動作している時間を示す。
（６）は入力時系列データのサンプリング周期（1/fs）
を表わす。各フィルタは入力データが２個得られた段階
で動作される。この図からわかるように、第１のFIR形
フィルタの動作は入力時系列データのサンプリング周期
の２倍（一般的にはＭ倍）になり、かつ第２、第３のFI
R形フィルタ13、14の動作タイミングが重ならないよう
にできる。
第４図に本発明の他の実施例を示す。なお、第１図と同
じ要素には同一符号を付し、説明を省略する。この図に
おいて、19はメモリであり第１のFIR形フィルタ10の出
力および第２のFIR形フィルタ13の各ステージの出力が
入力され、格納される。各ステージはＭワードの格納領
域を有しそのアドレスがあらかじめ決められている。20
はマルチプレクサであり、入力時系列データおよびメモ
リ19に格納されたデータが入力され、選択されて第３の
FIR形フィルタ14に出力する。21はコントローラであ
り、第２のFIR形フィルタ13、メモリ19、マルチプレク
サ20を制御する。動作は第１図実施例と同じなので省略
する。この実施例では各フィルタの出力を１つのメモリ
の対応するアドレスに格納することによって構成を簡略
化している。
じ要素には同一符号を付し、説明を省略する。この図に
おいて、19はメモリであり第１のFIR形フィルタ10の出
力および第２のFIR形フィルタ13の各ステージの出力が
入力され、格納される。各ステージはＭワードの格納領
域を有しそのアドレスがあらかじめ決められている。20
はマルチプレクサであり、入力時系列データおよびメモ
リ19に格納されたデータが入力され、選択されて第３の
FIR形フィルタ14に出力する。21はコントローラであ
り、第２のFIR形フィルタ13、メモリ19、マルチプレク
サ20を制御する。動作は第１図実施例と同じなので省略
する。この実施例では各フィルタの出力を１つのメモリ
の対応するアドレスに格納することによって構成を簡略
化している。
第５図にさらに他の実施例を示す。なお第４図と同じ要
素には同一符号を付し、説明を省略する。第３図からわ
かるように、第２のFIR形フィルタ13と第３のFIR形フィ
ルタ14の動作タイミングは重複しないようにできる。こ
の実施例は第２のFIR形フィルタ13と第３のFIR形フィル
タ14を共用して構成の簡略化を計ったものである。第５
図において、22はFIR形フィルタであり、第２、第３のF
IR形フィルタ13、14と同様な構成をしている。23、24は
それぞれ第２、第３のFIR形フィルタ用係数格納部であ
り、各フィルタのインパルス応答係数が格納されてい
る。25はマルチプレクサであり、これら第２、第３のFI
R形フィルタ用係数格納部23、24に格納された係数を洗
濯してFIR形フィルタ22に出力する。26はコントローラ
であり、メモリ19、マルチプレクサ20、25、FIR形フィ
ルタ22を制御する。すなわちFIR形フィルタを第２のFIR
形フィルタとして使用するときは第２のFIR形フィルタ
用係数格納部23を選び、第３のFIR形フィルタとして使
用するときは第３のフィルタ用係数格納部24を選択す
る。その他の動作は第４図実施例と同じなので省略す
る。
素には同一符号を付し、説明を省略する。第３図からわ
かるように、第２のFIR形フィルタ13と第３のFIR形フィ
ルタ14の動作タイミングは重複しないようにできる。こ
の実施例は第２のFIR形フィルタ13と第３のFIR形フィル
タ14を共用して構成の簡略化を計ったものである。第５
図において、22はFIR形フィルタであり、第２、第３のF
IR形フィルタ13、14と同様な構成をしている。23、24は
それぞれ第２、第３のFIR形フィルタ用係数格納部であ
り、各フィルタのインパルス応答係数が格納されてい
る。25はマルチプレクサであり、これら第２、第３のFI
R形フィルタ用係数格納部23、24に格納された係数を洗
濯してFIR形フィルタ22に出力する。26はコントローラ
であり、メモリ19、マルチプレクサ20、25、FIR形フィ
ルタ22を制御する。すなわちFIR形フィルタを第２のFIR
形フィルタとして使用するときは第２のFIR形フィルタ
用係数格納部23を選び、第３のFIR形フィルタとして使
用するときは第３のフィルタ用係数格納部24を選択す
る。その他の動作は第４図実施例と同じなので省略す
る。
なお、これらの実施例では第１〜第３のFIR形フィルタ1
0、13、14の間引き率を同じ数としたが異なるようにし
てもよい。
0、13、14の間引き率を同じ数としたが異なるようにし
てもよい。
〈発明の効果〉 以上実施例に基づいて具体的に説明したように、この発
明ではフィルタとしてFIR形のフィルタを用い、かつ初
段の第１のFIR形フィルタ、マルチステージで用いる第
２のFIR形フィルタ、最終段の第３のFIR形フィルタにわ
けて構成するようにした。そのため、第１、第２のFIR
形フィルタは最終段にならないので次数を大きくしなく
てもよく、構成を簡単にすることができ、また乗算回数
を減らすことができる。
明ではフィルタとしてFIR形のフィルタを用い、かつ初
段の第１のFIR形フィルタ、マルチステージで用いる第
２のFIR形フィルタ、最終段の第３のFIR形フィルタにわ
けて構成するようにした。そのため、第１、第２のFIR
形フィルタは最終段にならないので次数を大きくしなく
てもよく、構成を簡単にすることができ、また乗算回数
を減らすことができる。
また第１のFIR形フィルタを別に設け、初段専用とし
た。そのため第２、第３のFIR形フィルタのサンプリン
グ周波数は初段の入力周波数に比べて1/Mになるので、
動作速度の遅いフィルタが使用できる。また、第１のフ
ィルタもFIR形であるため、現実の動作速度は入力周波
数の1/Mになる。
た。そのため第２、第３のFIR形フィルタのサンプリン
グ周波数は初段の入力周波数に比べて1/Mになるので、
動作速度の遅いフィルタが使用できる。また、第１のフ
ィルタもFIR形であるため、現実の動作速度は入力周波
数の1/Mになる。
第１図は本発明に係るデジタルフィルタの一実施例を示
すブロック図、第２図はFIR形フィルタの構成を示すブ
ロック図、第３図は動作タイミングを示す図、第４図、
第５図は他の実施例を示すブロック図、第６図は従来の
デジタルフィルタの構成を示すブロック図、第７図はII
R形フィルタの構成を示すブロック図である。 10……第１のFIR形フィルタ、11,12,20,25……マルチプ
レクサ、13……第２のFIR形フィルタ、14……第３のFIR
形フィルタ、19……メモリ、21,26……コントローラ。2
2……FIR形フィルタ、23……第２のFIR形フィルタ用係
数格納部、24……第３のFIR形フィルタ用係数格納部。
すブロック図、第２図はFIR形フィルタの構成を示すブ
ロック図、第３図は動作タイミングを示す図、第４図、
第５図は他の実施例を示すブロック図、第６図は従来の
デジタルフィルタの構成を示すブロック図、第７図はII
R形フィルタの構成を示すブロック図である。 10……第１のFIR形フィルタ、11,12,20,25……マルチプ
レクサ、13……第２のFIR形フィルタ、14……第３のFIR
形フィルタ、19……メモリ、21,26……コントローラ。2
2……FIR形フィルタ、23……第２のFIR形フィルタ用係
数格納部、24……第３のFIR形フィルタ用係数格納部。
Claims (2)
- 【請求項１】時系列データにデジタル演算処理を施しこ
の時系列データのサンプリングレートを下げるデジタル
フィルタにおいて、 前記時系列データが入力される第１のFIR形フィルタ
と、 第１のマルチプレクサの出力が入力される第２のFIR形
フィルタと、 第２のマルチプレクサの出力が入力される第３のFIR形
フィルタと、 前記第１及び前記第２のFIR形フィルタの出力が入力さ
れる前記第１のマルチプレクサと、 前記時系列データ、前記第１及び前記第２のFIR形フィ
ルタの出力が入力される前記第２のマルチプレクサと を有することを特徴とするデジタルフィルタ。 - 【請求項２】前記第２のFIR形フィルタと前記第３のFIR
形フィルタを共用することを特徴とする特許請求の範囲
第１項記載のデジタルフィルタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62036397A JPH0695628B2 (ja) | 1987-02-19 | 1987-02-19 | デジタルフイルタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62036397A JPH0695628B2 (ja) | 1987-02-19 | 1987-02-19 | デジタルフイルタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63204160A JPS63204160A (ja) | 1988-08-23 |
| JPH0695628B2 true JPH0695628B2 (ja) | 1994-11-24 |
Family
ID=12468718
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62036397A Expired - Lifetime JPH0695628B2 (ja) | 1987-02-19 | 1987-02-19 | デジタルフイルタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0695628B2 (ja) |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5847322A (ja) * | 1981-09-17 | 1983-03-19 | Nec Corp | デジタルフイルタ |
| JPS61100015A (ja) * | 1984-10-22 | 1986-05-19 | Nippon Precision Saakitsutsu Kk | 標本化周波数変換用デイジタルフイルタ |
| JPS61192113A (ja) * | 1985-02-20 | 1986-08-26 | Nec Home Electronics Ltd | レ−ト変換デイジタル・フイルタ |
-
1987
- 1987-02-19 JP JP62036397A patent/JPH0695628B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63204160A (ja) | 1988-08-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6279021B1 (en) | Digital filters | |
| EP0372350B1 (en) | Programmable digital filter | |
| JPH0635990B2 (ja) | デジタル・ストレージ・オシロスコープ | |
| US5262972A (en) | Multichannel digital filter apparatus and method | |
| US4766561A (en) | Method and apparatus for implementing multiple filters with shared components | |
| EP0285317B1 (en) | Phase coordinated multistage digital filter | |
| US4947363A (en) | Pipelined processor for implementing the least-mean-squares algorithm | |
| US4972356A (en) | Systolic IIR decimation filter | |
| US6788738B1 (en) | Filter accelerator for a digital signal processor | |
| KR970001314B1 (ko) | 디지탈 필터 | |
| JP3320542B2 (ja) | デジタル信号をろ波する方法及びデジタル・フィルタ・アーキテクチャ | |
| JPH0695628B2 (ja) | デジタルフイルタ | |
| JP2003158445A (ja) | Ｎ次デジタルｆｉｒフィルタ及びフィルタリング方法 | |
| US5854756A (en) | Digital filters | |
| JP2622962B2 (ja) | Ｆｆｔアナライザのズーミング装置 | |
| JP3177358B2 (ja) | デジタルフィルタ | |
| JPH0453307A (ja) | 標本化周波数変換器 | |
| JPS58147223A (ja) | デイジタルフイルタ | |
| JP3243831B2 (ja) | Ｆｉｒ型フィルタ | |
| GB2126450A (en) | Time compression of sampled signals | |
| JP2590292B2 (ja) | 切換型ｉｉｒフィルタ | |
| KR950002072B1 (ko) | 디지틀 대역 분할 주파수 변환에서의 필터 계수 배열 방법 | |
| JP2864827B2 (ja) | ウエーブレット変換装置 | |
| JPH11220358A (ja) | デジタルフィルタ | |
| RU2024183C1 (ru) | Цифровой фильтр |