JPH0697669B2 - 電荷結合素子 - Google Patents
電荷結合素子Info
- Publication number
- JPH0697669B2 JPH0697669B2 JP59190301A JP19030184A JPH0697669B2 JP H0697669 B2 JPH0697669 B2 JP H0697669B2 JP 59190301 A JP59190301 A JP 59190301A JP 19030184 A JP19030184 A JP 19030184A JP H0697669 B2 JPH0697669 B2 JP H0697669B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- potential
- electrodes
- semiconductor substrate
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D44/00—Charge transfer devices
- H10D44/40—Charge-coupled devices [CCD]
- H10D44/45—Charge-coupled devices [CCD] having field effect produced by insulated gate electrodes
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Description
【発明の詳細な説明】 （イ）産業上の利用分野 本発明は電荷結合素子（以下CCDと称す）に関する。
（ロ）従来の技術 この種CCDは遅延素子、アナログメモリの他に例えば特
公昭57-32548号公報に示されている如く固体撮像装置と
しての利用が注目されており、テレビカメラの小型化に
寄与するものである。
公昭57-32548号公報に示されている如く固体撮像装置と
しての利用が注目されており、テレビカメラの小型化に
寄与するものである。
第２図（イ），（ロ）にこの種従来CCDの平面図、及び
そのA-A線断面図を示す。これ等の図に於いて、（１）
はシリコン基板、（２）はシリコン酸化膜、（31）（3
2）（31）（32）…は多結晶シリコンからなる第１電
極、（41）（42）（41）（42）…は同じく多結晶シリコ
ンからなる第２電極である。これ等第１電極と第２電極
とが交互に配置された電極列は、連続した多数の電極対
（41）（31），（42）（32），（41）（31），…を構成
し、奇数番目の電極対（41）（31），（41）（31），…
にはクロックパルスΦ1が供給され、偶数番目の電極対
（42）（32），（42）（32），…にクロックパルスΦ2
が供給されている。これ等電極（41）（31）（42）（3
2）…下のＰ型のシリコン基板（１）表面部には、燐あ
るいは砒素を導入した埋込みチャンネル層（141）（13
1）（142）（132）…が設けられており、第２電極（4
1）（42）…下の埋込みチャンネル層（141）（142）…
のＮ型化された領域は、逆にＰ型化させるような硼素を
導入する事に依って第１電極（31）（32）…下のＮ型不
純物領域の埋込みチャンネル層（131）（132）…よりＮ
型化の弱められたN-型不純物領域となっている。尚、同
図（イ）の平面図に於ける領域（ａ）（ａ）…は並列配
置された同図（ロ）の断面図に示す如きチャンネル領域
であり、これ等領域（ａ）（ａ）…間はP+型不純物から
なるチャンネルストッパ領域（ｂ）（ｂ）…が設けられ
ている。
そのA-A線断面図を示す。これ等の図に於いて、（１）
はシリコン基板、（２）はシリコン酸化膜、（31）（3
2）（31）（32）…は多結晶シリコンからなる第１電
極、（41）（42）（41）（42）…は同じく多結晶シリコ
ンからなる第２電極である。これ等第１電極と第２電極
とが交互に配置された電極列は、連続した多数の電極対
（41）（31），（42）（32），（41）（31），…を構成
し、奇数番目の電極対（41）（31），（41）（31），…
にはクロックパルスΦ1が供給され、偶数番目の電極対
（42）（32），（42）（32），…にクロックパルスΦ2
が供給されている。これ等電極（41）（31）（42）（3
2）…下のＰ型のシリコン基板（１）表面部には、燐あ
るいは砒素を導入した埋込みチャンネル層（141）（13
1）（142）（132）…が設けられており、第２電極（4
1）（42）…下の埋込みチャンネル層（141）（142）…
のＮ型化された領域は、逆にＰ型化させるような硼素を
導入する事に依って第１電極（31）（32）…下のＮ型不
純物領域の埋込みチャンネル層（131）（132）…よりＮ
型化の弱められたN-型不純物領域となっている。尚、同
図（イ）の平面図に於ける領域（ａ）（ａ）…は並列配
置された同図（ロ）の断面図に示す如きチャンネル領域
であり、これ等領域（ａ）（ａ）…間はP+型不純物から
なるチャンネルストッパ領域（ｂ）（ｂ）…が設けられ
ている。
斯様な従来CCDに於いては第３図に示す如き２相のクロ
ックパルスΦ1，Φ2にて駆動され第１電極（31）（32）
（31）（32）…とこれと電極対をなす第２電極（41）
（42）（41）（42）…とには同一のクロックパルスΦ1
又はΦ2が印加される事となるが、上述の如くチャンネ
ル層の不純物濃度が異なる為に第１電極（31）（32）
（31）（32）…下のポテンシャルが第２電極（41）（4
2）（41）（42）…下のそれよりも深く形成される。即
ち、第３図の時刻t1（Φ1＝H,Φ2＝Ｌ）でのポテンシャ
ル形態は第４図t1で示す如く、偶数番目の電極対の第２
電極（42）（42）…下のポテンシャルがポテンシャル障
壁を形成するべく最も浅くなり、奇数番目の電極対の第
１電極（31）（31）…下のポテンシャルがポテンシャル
井戸を形成するべく最も深くなる。又時刻t2（Φ1＝L,
Φ2＝Ｈ）でのポテンシャル形態は第４図t2で示す如
く、奇数番目の電極対の第２電極（41）（41）…下のポ
テンシャルがポテンシャル障壁を形成すると共に偶数番
目の電極対の第１電極（32）（32）…下のポテンシャル
がポテンシャル井戸を形成する事となる。この様に同図
のt1の状態とt2の状態とがくり返されるとキャリアであ
る電子がポテンシャル井戸の移動に従って同図の矢印で
示す如く左から右へと転送されるのである。
ックパルスΦ1，Φ2にて駆動され第１電極（31）（32）
（31）（32）…とこれと電極対をなす第２電極（41）
（42）（41）（42）…とには同一のクロックパルスΦ1
又はΦ2が印加される事となるが、上述の如くチャンネ
ル層の不純物濃度が異なる為に第１電極（31）（32）
（31）（32）…下のポテンシャルが第２電極（41）（4
2）（41）（42）…下のそれよりも深く形成される。即
ち、第３図の時刻t1（Φ1＝H,Φ2＝Ｌ）でのポテンシャ
ル形態は第４図t1で示す如く、偶数番目の電極対の第２
電極（42）（42）…下のポテンシャルがポテンシャル障
壁を形成するべく最も浅くなり、奇数番目の電極対の第
１電極（31）（31）…下のポテンシャルがポテンシャル
井戸を形成するべく最も深くなる。又時刻t2（Φ1＝L,
Φ2＝Ｈ）でのポテンシャル形態は第４図t2で示す如
く、奇数番目の電極対の第２電極（41）（41）…下のポ
テンシャルがポテンシャル障壁を形成すると共に偶数番
目の電極対の第１電極（32）（32）…下のポテンシャル
がポテンシャル井戸を形成する事となる。この様に同図
のt1の状態とt2の状態とがくり返されるとキャリアであ
る電子がポテンシャル井戸の移動に従って同図の矢印で
示す如く左から右へと転送されるのである。
斯様な従来のCCDを多数ビットを必要とする固体撮像素
子あるいはメモリとして用いる場合、多数ビット即ち多
数チャンネルとなる為に、大面積化を招き、多結晶シリ
コンからなる各電極（31）（32）（41）（42）…の長さ
が1cm近くなり、又この電極数も増加するので、１本の
電極巾も数μｍと細くなり、斯る電極（31）（32）（4
1）（42）…１本１本の電気抵抗が無視できない程大き
な値となっているのが現状である。
子あるいはメモリとして用いる場合、多数ビット即ち多
数チャンネルとなる為に、大面積化を招き、多結晶シリ
コンからなる各電極（31）（32）（41）（42）…の長さ
が1cm近くなり、又この電極数も増加するので、１本の
電極巾も数μｍと細くなり、斯る電極（31）（32）（4
1）（42）…１本１本の電気抵抗が無視できない程大き
な値となっているのが現状である。
一方、上述の如き２相駆動方式のCCDに於いては、第２
電極（41）（42）…はキャリアである電子の逆流を防止
する目的を達成する為のポテンシャル障壁を形成できれ
ばよいので、電極巾は極力細く設定してCCD全体の小型
集積化を図るのが一般的であるが、この場合第２電極
（41）（42）…の電気抵抗値が第１電極（31）（32）…
のそれよりもさらに大きくなってしまう欠点が生じる。
電極（41）（42）…はキャリアである電子の逆流を防止
する目的を達成する為のポテンシャル障壁を形成できれ
ばよいので、電極巾は極力細く設定してCCD全体の小型
集積化を図るのが一般的であるが、この場合第２電極
（41）（42）…の電気抵抗値が第１電極（31）（32）…
のそれよりもさらに大きくなってしまう欠点が生じる。
即ち、この場合第２電極（41）（42）…の電気抵抗値が
第１電極（31）（32）…のそれより大きいので、第５図
に示す如くクロックパルスΦ1及びΦ2に依る第２電極
（41）（42）…位置への印加電圧Φ12，及びΦ22の立上
り又は立下り時の時定数がクロックパルスΦ1及びΦ2に
依る第１電極（31）（32）…位置への印加電圧Φ11及び
Φ21のそれよりも長くなる。従って第２電極（41）（4
2）…下に形成されるポテンシャル障壁の応答時間が第
１電極（31）（32）…下に形成されるポテンシャル井戸
の応答時間より遅くなるので、ポテンシャル井戸の移動
が完了してからポテンシャル障壁の移動が完了するまで
の間の遅延差時間にキャリアである電子が逆流してしま
う不都合があった。この様子は第６図に示しており，同
図に依れば第５図の時刻t1でのポテンシャル形態から時
刻t3でのポテンシャル形態に移る途中の上記遅延差時間
に於ける時刻t3での電子の逆流現象が理解できる。この
様にクロックパルスの変形に依って、電子の逆流転送が
生じるとただ単に転送効率の低下を来たすだけでなくこ
の逆流電子がノイズとなり、CCD固体撮像装置に於いて
は再生画像のコントラストの劣化を招いたり、CCDメモ
リに於いては記憶内容の破壊を引き起こす原因となって
いた。
第１電極（31）（32）…のそれより大きいので、第５図
に示す如くクロックパルスΦ1及びΦ2に依る第２電極
（41）（42）…位置への印加電圧Φ12，及びΦ22の立上
り又は立下り時の時定数がクロックパルスΦ1及びΦ2に
依る第１電極（31）（32）…位置への印加電圧Φ11及び
Φ21のそれよりも長くなる。従って第２電極（41）（4
2）…下に形成されるポテンシャル障壁の応答時間が第
１電極（31）（32）…下に形成されるポテンシャル井戸
の応答時間より遅くなるので、ポテンシャル井戸の移動
が完了してからポテンシャル障壁の移動が完了するまで
の間の遅延差時間にキャリアである電子が逆流してしま
う不都合があった。この様子は第６図に示しており，同
図に依れば第５図の時刻t1でのポテンシャル形態から時
刻t3でのポテンシャル形態に移る途中の上記遅延差時間
に於ける時刻t3での電子の逆流現象が理解できる。この
様にクロックパルスの変形に依って、電子の逆流転送が
生じるとただ単に転送効率の低下を来たすだけでなくこ
の逆流電子がノイズとなり、CCD固体撮像装置に於いて
は再生画像のコントラストの劣化を招いたり、CCDメモ
リに於いては記憶内容の破壊を引き起こす原因となって
いた。
（ハ）発明が解決しようとする問題点 本発明は上述の点に鑑みてなされたものであり、キャリ
アの逆流現象を解消したCCDを提供するものである。
アの逆流現象を解消したCCDを提供するものである。
（ニ）問題点を解決するための手段 本発明のCCDは半導体基板上に絶縁膜を介して電極列を
配置した電荷結合素子に於いて、該電極列は共通の電圧
源からの印加電圧に依って半導体基板中にポテンシャル
井戸を形成する為の第１電極とこれと隣接してポテンシ
ャル障壁を形成する為の第２電極とからなる２枚１組の
電極対からなり、上記第１電極の電気抵抗を第２電極の
電気抵抗より大ならしめたものである。
配置した電荷結合素子に於いて、該電極列は共通の電圧
源からの印加電圧に依って半導体基板中にポテンシャル
井戸を形成する為の第１電極とこれと隣接してポテンシ
ャル障壁を形成する為の第２電極とからなる２枚１組の
電極対からなり、上記第１電極の電気抵抗を第２電極の
電気抵抗より大ならしめたものである。
（ホ）作用 本発明に依ればポテンシャル井戸を形成する為の第１電
極の電気抵抗をポテンシャル井戸を形成する為の第２電
極のそれよりも大ならしめる事に依り、ポテンシャル障
壁形成の為の応答時間をポテンシャル井戸形成の為の応
答時間より短くしてこのポテンシャル障壁にてキャリア
の逆流現象を解消する事ができる。
極の電気抵抗をポテンシャル井戸を形成する為の第２電
極のそれよりも大ならしめる事に依り、ポテンシャル障
壁形成の為の応答時間をポテンシャル井戸形成の為の応
答時間より短くしてこのポテンシャル障壁にてキャリア
の逆流現象を解消する事ができる。
（ヘ）実施例 第１図（イ）（ロ）に本発明のCCDの一実施例の平面
図、及びそのA-A線断面図を示す。同図に於いて、第２
図（イ）（ロ）の従来CCDと同一部分には第１図（イ）
（ロ）と同一符号を付している。本発明実施例CCDが従
来CCDと異なるところは、第２電極（41′）（42′）…
の膜厚を第１電極（31）（32）…のそれより大きくする
事に依って、第１電極（31）（32）…の電気抵抗を第２
電極（41′）（42′）…のそれより大ならしめた点にあ
る。
図、及びそのA-A線断面図を示す。同図に於いて、第２
図（イ）（ロ）の従来CCDと同一部分には第１図（イ）
（ロ）と同一符号を付している。本発明実施例CCDが従
来CCDと異なるところは、第２電極（41′）（42′）…
の膜厚を第１電極（31）（32）…のそれより大きくする
事に依って、第１電極（31）（32）…の電気抵抗を第２
電極（41′）（42′）…のそれより大ならしめた点にあ
る。
斯る実施例CCDは、ポテンシャル障壁を形成する為の第
２電極（41′）（42′）…の電極巾をポテンシャル井戸
を形成する為の第１電極（31）（32）…の電極巾の約2/
3に狭めてCCD全体の集積化を図ったものに於いて、電極
巾の短縮に依る電気抵抗の増大分を電極の膜厚を約２倍
にまで厚くする事に依って、ポテンシャル井戸を形成す
る為に電極巾が大きく形成されている第１電極（31）
（32）…の断面積を上記第２電極（41′）（42′）のそ
れより小さく設定しているのである。
２電極（41′）（42′）…の電極巾をポテンシャル井戸
を形成する為の第１電極（31）（32）…の電極巾の約2/
3に狭めてCCD全体の集積化を図ったものに於いて、電極
巾の短縮に依る電気抵抗の増大分を電極の膜厚を約２倍
にまで厚くする事に依って、ポテンシャル井戸を形成す
る為に電極巾が大きく形成されている第１電極（31）
（32）…の断面積を上記第２電極（41′）（42′）のそ
れより小さく設定しているのである。
従って、同一の多結晶シリコン材料（比抵抗約10-3Ωc
m）からなる第１及び第２電極（31）（32），（41′）
（42′）であっても第１電極（31）（32）の電気抵抗が
第２電極（41′）（42′）のそれよりも大きくなるの
で、電極対（31）（41′）に共通の電圧源である第３図
図示のクロックパルスΦ1が、又電極対（32）（42′）
に共通の電圧源である第３図図示のクロックパルスΦ2
が印加された場合、各電極（41′）（31）（42′）（3
2）には第７図に示す如き遅延現象を有する電圧
Φ′12，Φ′11，Φ′22，Φ′21が印加される事とな
る。
m）からなる第１及び第２電極（31）（32），（41′）
（42′）であっても第１電極（31）（32）の電気抵抗が
第２電極（41′）（42′）のそれよりも大きくなるの
で、電極対（31）（41′）に共通の電圧源である第３図
図示のクロックパルスΦ1が、又電極対（32）（42′）
に共通の電圧源である第３図図示のクロックパルスΦ2
が印加された場合、各電極（41′）（31）（42′）（3
2）には第７図に示す如き遅延現象を有する電圧
Φ′12，Φ′11，Φ′22，Φ′21が印加される事とな
る。
第８図に第７図に於ける時刻t1,t2,t3,t4時の印加電圧
Φ′12，Φ′11，Φ′22，Φ′21に応答するポテンシャ
ル形態の状態変化を示す。同図に依れば、印加電圧Φ′
12，Φ′22，の立上り時又は立下り時（時刻t1,t2）の
時定数、即ち遅延時間が印加電圧Φ′11，Φ′21のそれ
よりも小さいので、時刻t1から時刻t4に至るポテンシャ
ル井戸の移動形成に常に先んじてポテンシャル障壁の移
動形成が行なわれる事がわかる。従ってキャリアである
電子は上述のポテンシャル障壁に依って常に転送方向が
規制される事となり、この電子の逆流転送はない。
Φ′12，Φ′11，Φ′22，Φ′21に応答するポテンシャ
ル形態の状態変化を示す。同図に依れば、印加電圧Φ′
12，Φ′22，の立上り時又は立下り時（時刻t1,t2）の
時定数、即ち遅延時間が印加電圧Φ′11，Φ′21のそれ
よりも小さいので、時刻t1から時刻t4に至るポテンシャ
ル井戸の移動形成に常に先んじてポテンシャル障壁の移
動形成が行なわれる事がわかる。従ってキャリアである
電子は上述のポテンシャル障壁に依って常に転送方向が
規制される事となり、この電子の逆流転送はない。
（ト）発明の効果 本発明のCCDは共通電圧源からの印加電圧に依って半導
体基板中にポテンシャル井戸を形成する為の第１電極と
これと隣接してポテンシャル障壁を形成する為の第２電
極とからなる２枚１組の電極対からなる電極列を備え、
第１電極の電気抵抗を第２電極の電気抵抗より大ならし
めているので、第１電極に依って形成されるポテンシャ
ル井戸よりも第２電極に依って形成されるポテンシャル
障壁の方が応答時間が短くなり、このポテンシャル障壁
にて転送方向が決定されるキャリアの逆流転送を解消す
る事ができる。従って本発明に係るCCD固体撮像装置に
於いては、逆流キャリアの解消に依って再生画像のコン
トラストの劣化を防止でき、CCDメモリに於いては記憶
内容が破壊される惧れはない。
体基板中にポテンシャル井戸を形成する為の第１電極と
これと隣接してポテンシャル障壁を形成する為の第２電
極とからなる２枚１組の電極対からなる電極列を備え、
第１電極の電気抵抗を第２電極の電気抵抗より大ならし
めているので、第１電極に依って形成されるポテンシャ
ル井戸よりも第２電極に依って形成されるポテンシャル
障壁の方が応答時間が短くなり、このポテンシャル障壁
にて転送方向が決定されるキャリアの逆流転送を解消す
る事ができる。従って本発明に係るCCD固体撮像装置に
於いては、逆流キャリアの解消に依って再生画像のコン
トラストの劣化を防止でき、CCDメモリに於いては記憶
内容が破壊される惧れはない。
第１図（イ），（ロ）は本発明のCCDの一実施例の平面
図、及び断面図、第２図（イ）（ロ）は従来のCCDの平
面図、及び断面図、第３図及び第４図はクロックパルス
の波形図、及びそれに伴う理論的なポテンシャル図、第
５図及び第６図は従来CCDに於ける各電極の電圧波形
図、及びそれに伴う実際のポテンシャル図、第７図及び
第８図は本発明CCDに於ける各電極の電圧波形図、及び
それに伴う実際のポテンシャル図である。 （１）……シリコン基板、（２）……シリコン酸化膜、
（31）（32）……第１電極、（41）（42）（41′）（4
2′）……第２電極。
図、及び断面図、第２図（イ）（ロ）は従来のCCDの平
面図、及び断面図、第３図及び第４図はクロックパルス
の波形図、及びそれに伴う理論的なポテンシャル図、第
５図及び第６図は従来CCDに於ける各電極の電圧波形
図、及びそれに伴う実際のポテンシャル図、第７図及び
第８図は本発明CCDに於ける各電極の電圧波形図、及び
それに伴う実際のポテンシャル図である。 （１）……シリコン基板、（２）……シリコン酸化膜、
（31）（32）……第１電極、（41）（42）（41′）（4
2′）……第２電極。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭53−30282（ＪＰ，Ａ) 特開 昭51−78179（ＪＰ，Ａ) 特開 昭57−5361（ＪＰ，Ａ)
Claims (1)
- 【請求項１】半導体基板上に絶縁膜を介して電極列を配
置し、この電極列に沿って上記半導体基板中の電荷を一
方向に転送する電荷結合素子に於いて、上記電極列は、
共通の電圧源からの印加電圧に依って半導体基板中に所
定の深さのポテンシャル井戸を形成する為の第１電極
と、この第１電極に対して電荷転送方向の上流側に隣接
して配置され、上記第１電極と同一の印加電圧に依って
上記ポテンシャル井戸よりも浅いポテンシャル障壁を形
成する為の第２電極とからなる２枚１組の電極対からな
り、この電極対の偶数番目と奇数番目とに交互に印加さ
れる２相のクロックパルスに応答して上記半導体基板中
の電荷を上記電極列に沿って転送すると共に、上記第１
電極及び第２電極を同一材料により形成し、且つ、上記
第２電極の幅を上記第１電極の幅より狭くする一方で上
記第２電極の膜厚を上記第１電極の膜厚より厚くして上
記第２電極の電気抵抗を上記第１電極の電気抵抗より小
さくし、上記電極対を成す上記第１電極及び上記第２電
極に同時に上記印加電圧が与えられると上記半導体基板
中のポテンシャル形態を上記第２電極下で上記第１電極
下より先んじて変動せしめる事を特徴とする電荷結合素
子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59190301A JPH0697669B2 (ja) | 1984-09-11 | 1984-09-11 | 電荷結合素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59190301A JPH0697669B2 (ja) | 1984-09-11 | 1984-09-11 | 電荷結合素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6167963A JPS6167963A (ja) | 1986-04-08 |
| JPH0697669B2 true JPH0697669B2 (ja) | 1994-11-30 |
Family
ID=16255880
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59190301A Expired - Lifetime JPH0697669B2 (ja) | 1984-09-11 | 1984-09-11 | 電荷結合素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0697669B2 (ja) |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5178179A (ja) * | 1974-12-27 | 1976-07-07 | Sony Corp | |
| JPS5330282A (en) * | 1976-09-01 | 1978-03-22 | Hitachi Ltd | Semiconductor device |
| JPS575361A (en) * | 1980-06-11 | 1982-01-12 | Toshiba Corp | Charge transfer device |
-
1984
- 1984-09-11 JP JP59190301A patent/JPH0697669B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6167963A (ja) | 1986-04-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| GB2026769A (en) | Charge transfer image sensors | |
| US4669100A (en) | Charge-coupled device having a buffer electrode | |
| US3996600A (en) | Charge coupled optical scanner with blooming control | |
| JP2010177588A (ja) | 電子増倍機能内蔵型の固体撮像素子 | |
| JPH04273449A (ja) | 電荷転送装置 | |
| US6111279A (en) | CCD type solid state image pick-up device | |
| JPH02211640A (ja) | 電荷転送装置 | |
| JPH0697669B2 (ja) | 電荷結合素子 | |
| JPH0695536B2 (ja) | 電荷転送装置 | |
| JP3301176B2 (ja) | 電荷転送装置 | |
| JPS6149472A (ja) | 電荷転送装置 | |
| JP2697246B2 (ja) | 固体撮像素子 | |
| JP2909158B2 (ja) | 電荷結合装置 | |
| JPH08330573A (ja) | 電荷転送装置 | |
| JP3060649B2 (ja) | 半導体装置及びその駆動方法 | |
| JPS6169173A (ja) | 電荷結合素子 | |
| JP2723063B2 (ja) | 電荷転送装置 | |
| JP2713975B2 (ja) | 固体撮像装置およびその製造方法 | |
| JPH03246952A (ja) | 電荷結合素子 | |
| JP2907841B2 (ja) | ラインセンサ | |
| JPH079982B2 (ja) | 電荷転送装置 | |
| JP2685282B2 (ja) | 固体撮像装置の駆動方法 | |
| JP2892547B2 (ja) | 電荷結合素子 | |
| JP3360735B2 (ja) | 電荷結合素子およびその駆動方法 | |
| JP2848257B2 (ja) | 電荷転送型固体撮像装置の撮像部とその駆動方法 |