JPH0697966A - 転送制御装置 - Google Patents

Abstract

(57)【要約】 【目的】 本発明は、送信バッファ及び受信バッファを
介して情報の送受を行う際の効率的な情報転送を実現す
ることのできる転送制御装置を提供することを目的とす
る。 【構成】 本発明の転送制御装置は、送信バッファを有
する送信側装置と受信バッファを有する受信側装置が転
送路を介して情報の授受を行う際に、転送すべき情報を
冗長性を持つ符号に符号化して転送する転送制御装置に
おいて、送信すべき情報が送信バッファに未書き込み状
態であることを検出する検出手段と、この検出手段で未
書き込み状態であることが検出されたときには、当該情
報が送信バッファに書き込まれるまでの間、所定の符号
を転送路に送出する送出手段と、この送出手段から送出
される所定の符号が転送路を介して受信されるときに
は、当該符号化情報の受信バッファへの書き込みを抑止
する制御手段とを備えて構成される。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、送信バッファ及び受信
バッファを介して情報の送受を行う際の効率的な情報転
送を実現する転送制御装置に関するものである。

【０００２】

【従来の技術】従来、送信側装置と受信側装置との間で
情報の送受を行う場合、送信側装置及び受信側装置にそ
れぞれ送信バッファ及び受信バッファを設け、送信側装
置から送信バッファへ送信情報を一旦書き込んだ後、送
信バッファから連続して当該送信情報を転送する方式が
採用されている。

【０００３】この送信バッファを介して送信情報を転送
する方式の概念を図３及び図４を参照して説明する。こ
こでは、転送路の転送速度を１００Ｍｂｐｓ、送信側装
置から送信バッファへの書き込み速度を５０Ｍｂｐｓ、
転送単位を４０９６ｂｉｔとして、２つの場合を考え
る。

【０００４】まず、図３を参照して、送信バッファへの
書き込みが連続して行われる場合について説明する。こ
の場合、４０９６ｂｉｔの情報を送信バッファに書き込
むのに要する時間は８１．９２μｓであり、４０９６ｂ
ｉｔの情報を転送するのに要する時間は４０．９６μｓ
である。従って、送信バッファへの書き込み開始後、最
低４０．９６μｓ（×２＝８１．９２μｓ）経過後に転
送を開始すれば情報の転送は問題なく完了する。

【０００５】次に、図４を参照して、送信バッファへの
書き込みが中断する場合について、説明する。この場
合、書込の中断により送信バッファへの書き込み速度が
実効的に２５Ｍｂｐｓに落ちた場合を仮定している。こ
の場合、４０９６ｂｉｔの情報を送信バッファへ書き込
むのに要する時間は１６３．８４μｓであり、４０９６
ｂｉｔの情報を転送するのに要する時間は図３に示す場
合と同様に、４０．９６μｓである。従って、送信バッ
ファへの書き込み開始後、最低１２２．８８μｓ後まで
転送開始時刻を遅らせる必要が生じる。

【０００６】

【発明が解決しようとする課題】上述したように、送信
バッファへの書き込みが何らかの理由により中断する場
合、中断による遅れ分だけ送信バッファからの転送開始
時刻を遅らせる必要があるため、従来はバッファへの書
き込みが中断する可能性があるときには、中断による遅
れが最大となる場合を想定して転送開始時刻を決定する
ようにしていた。従って、書き込みの中断がない場合及
びこの想定された中断による遅れが最大とならない場合
は、不必要な転送開始待ち時間が存在することになる。
そのため、転送路の転送速度が高速になればなる程、こ
の不必要な転送開始待ちによる影響は大きくなるという
問題点があった。

【０００７】換言すれば、送信バッファへの書き込み中
断時間に応じて、ダイナミックに転送開始時刻を制御す
ることができれば、不必要な転送開始待ち時間を無くす
ことができ、効率的な情報の転送が可能となる。

【０００８】本発明の目的は、送信バッファへの書き込
み中断時間の長さに応じてダイナミックに転送開始時刻
を制御する手段を提供することにより、不必要な転送開
始待ち時間を無くし、効率的な情報の転送を実現するこ
とを目的とするものである。

【０００９】

【課題を解決するための手段】本発明は、送信バッファ
を有する送信側装置と受信バッファを有する受信側装置
が転送路を介して情報の授受を行う際に、転送すべき情
報を冗長性を持つ符号に符号化して転送する転送制御装
置において、送信すべき情報が送信バッファに未書き込
み状態であることを検出する検出手段と、この検出手段
で未書き込み状態であることが検出されたときには、当
該情報が送信バッファに書き込まれるまでの間、所定の
符号を転送路に送出する送出手段と、この送出手段から
送出される所定の符号が転送路を介して受信されるとき
には、当該符号化情報の受信バッファへの書き込みを抑
止する制御手段とを有することを要旨とする。

【００１０】

【作用】本発明の転送制御装置は、転送すべき情報が送
信バッファに書き込まれると、書き込みが完了した情報
から逐次、符号化され転送される。このとき、検出手段
は送信バッファへの書き込み状態を検出しており、送信
すべき情報が送信バッファへ未書き込みであることを検
出すると、特定の信号を符号化し転送路へ送出する。こ
に転送路を介して送られてきた情報が受信され、この情
報が予め定義された所定の情報であるときには、制御手
段は、受信バッファへの書き込みを抑止する。

【００１１】

【実施例】以下、本発明に係る一実施例を図面を参照し
て説明する。図１は本発明に係る転送制御装置の構成を
示したブロック図である。

【００１２】図１に示すように、本実施例の転送制御装
置は送信側は送信側装置１１、この送信側装置１１と接
続されるメモリ１３、このメモリ１３と接続される符号
器１５、メモリ１３と符号器１５に接続される検出器１
７及び符号器１５と接続される並／直列変換器１９から
なり、受信側は受信側装置２１、この受信側装置２１と
接続されるメモリ２３、このメモリ２３と接続される復
号器２５、メモリ２３と復号器２５に接続される書込制
御部２７及び復号器２５と接続される直／並列変換器２
９からなる。また、送信側の並／直列変換器１９と受信
側の直／並列変換器２９との間は転送路Ｌを介して接続
される。

【００１３】次に、本実施例の動作をその作用と共に説
明する。送信側装置１１からの送信情報は全て、一旦メ
モリ１３に書き込まれる。メモリ１３は、書き込みアク
セスと独立に読出しアクセスが可能な記憶媒体であり、
送信バッファを構成するものである。このメモリ１３に
書き込まれた送信情報は、続いて行われる書き込みアク
セスとは独立して読み出され、符号器１５へ入力され
る。

【００１４】このとき信号線Ｌ１とＬ２を介して、メモ
リ１３への書き込みアドレスとメモリ１３からの読出し
アドレスが検出器１７へ入力される。検出器１７は信号
線Ｌ１からの書き込みアドレスと信号線Ｌ２からの読出
しアドレスとの比較を行い、「書き込みアドレス」≦
「読出しアドレス」である期間、所定の信号を発生する
ように動作する。

【００１５】この所定の信号は信号線Ｌ３を通して符号
器１５へ入力される。すなわち、メモリ１３から符号器
１５へ入力すべき情報が送信側装置から未着であること
を検出すると、検出器１７から信号線Ｌ３を通して制御
信号が符号器１５へ入力される。

【００１６】符号器１５は検出器１７からの信号が存在
しない期間は、メモリ１３からの送信情報を冗長性のあ
る符号に変換して転送路Ｌへ送出するように動作する
が、検出器１７からの信号が存在する期間は、符号器１
５は予め定義しておいた無効情報を作成し、転送路Ｌへ
送出するように動作する。

【００１７】この符号器１５は、図２に示すような符号
変換則に従って符号化した情報を転送路Ｌに送出するよ
うに動作する。無効情報に関しては図２に示した２種類
の無効パターンを交互に送出すればよい。

【００１８】ここで、符号化に関して説明する。尚、符
号化に関しては、転送すべき情報を確実に転送するため
に、送信側で予めある規則に則って情報に手を加えて符
号化した後転送し、受信側で元の形式に直すものであ
り、代表的な符号化形式として、ＣＭＩ（Coded Mark I
nversion）、ＤＭＩ（Differential Mode Inversion
）、ＰＭ（Phase Modulation）、ｍＢｎＢ等が知られ
ている。

【００１９】例えば、ｍＢｎＢは入力情報をｍビット毎
のブロックとし、２^m 個ある入力ワードをｎビットの符
号列に対応させて転送符号とするものであり、通常４Ｂ
５Ｂというようにｎ＝ｍ＋１として、入力ワードの２倍
出力コードの中から全０や、全１を除外し、０と１のバ
ランスのとれたコードを極力選択するものである。図２
に示すものは、４Ｂ５Ｂの変換例である。

【００２０】転送路Ｌを介してビットシリアルに転送さ
れた送信情報は、直／並列変換器２９によりワード長に
対応したビット幅に変換され、復号器２５へ入力され
る。復号器２５は、図２に示した符号変換則に従って符
号化された情報を元の情報に逆変換するように動作す
る。また、このとき転送されてきた情報が予め定義した
無効情報である場合に所定の信号を発生するように動作
する。この所定の信号は信号線Ｌ４を通して、書込制御
器２７に入力される。書込制御器２７は信号線Ｌ４を通
して復号器２５からの信号を受け取ると、信号を発生
し、該信号は信号線Ｌ５を通してメモリへ入力され、メ
モリ２３に対する書込み動作を抑止するような制御信号
として働く。

【００２１】一方、転送されてきた情報が有効な情報の
場合、復号器２５からは何ら信号は発生されない。従っ
て、書込制御器２７からの制御信号も発生せず、メモリ
２３に対して有効な情報の書込みが行われる。メモリ２
３はメモリ１３と同様に書き込みアクセスと独立に読出
アクセスが可能な記憶媒体であり、受信バッファを構成
するものである。受信側装置はメモリ２３へ書込まれた
情報を逐次読み出すことにより、送信側装置１１から送
信される情報を入手することができる。

【００２２】尚、上記の実施例では送信すべき情報が未
書き込み状態であることが検出器で検出され、当該情報
がメモリに書き込まれるまでの間、所定の符号を転送路
に送出し続けるものとして説明したが、本発明はこれに
限定されること無く、例えば送信すべき情報が未書き込
み状態であることが検出されたときと、当該情報がメモ
リに書き込まれ、書き込みが終了したときに所定の信号
を送出するようにしても良い。

【００２３】

【発明の効果】以上説明したように本発明は、送信バッ
ファへの書き込み中断時間の長さに応じてダイナミック
に転送開始時刻を制御することが可能となり、不必要な
転送開始待ち時間を無くし、効率的な情報の転送を実現
することができる。

【図面の簡単な説明】

【図１】本発明の一実施例を示すブロック図である。

【図２】符号変換則を示す図である。

【図３】送信バッファへの書き込みが連続して行われる
場合のタイミングチャートである。

【図４】送信バッファへの書き込みが中断する場合のタ
イミングチャートである。

【符号の説明】 １１ 送信側装置 １３ メモリ １５ 符号器 １７ 検出器 １９ 並／直列変換器 ２１ 受信側装置 ２３ メモリ ２５ 復号器 ２７ 書込制御部 ２９ 直／並列変換器

Claims (1)

【特許請求の範囲】
1. 【請求項１】 送信バッファを有する送信側装置と受信
   バッファを有する受信側装置が転送路を介して情報の授
   受を行う際に、転送すべき情報を冗長性を持つ符号に符
   号化して転送する転送制御装置において、 送信すべき情報が送信バッファに未書き込み状態である
   ことを検出する検出手段と、 この検出手段で未書き込み状態であることが検出された
   ときには、当該情報が送信バッファに書き込まれるまで
   の間、所定の符号を転送路に送出する送出手段と、 この送出手段から送出される所定の符号が転送路を介し
   て受信されるときには、当該符号化情報の受信バッファ
   への書き込みを抑止する制御手段とを有することを特徴
   とする転送制御装置。