JPH07101392B2 - トレーサ - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は情報処理装置のハードウエアの情報をRAMに予
め設定された条件にしたがつて書込む手段を有するトレ
ーサに係り、時にトレーサの読出し方式に関するもので
ある。

〔従来の技術〕

従来、この種のトレーサは、トレーサ読出し手段からの
トレーサアドレス更新手段と，並列読出しパスを有し、
トレーサ読出し手段からの指示にしたがつて、１アドレ
ス（１ワードずつ）のデータを並列パスで読んでいた。

〔発明が解決しようとする課題〕

上述した従来のトレーサでは、並列パスを使用していた
ため、トレーサ読出し手段が複数の情報処理装置の制御
を実施する場合には、並列パスが情報処理装置台数分必
要となり、ピンネツクでハードウエア量が増大するとい
う課題があつた。

〔課題を解決するための手段〕

本発明のトレーサは、情報処理装置のハードウエアの情
報をRAMに予め設定された条件にしたがつて書込む情報
書込手段を有するトレーサにおいて、予め決められた条
件が発生するとRAMへの情報の書込みを停止する書込停
止手段と、RAMへの情報の書込みが停止したことをトレ
ーサデータ読出し手段に通知する書込停止通知手段と、
この書込停止通知手段からの通知を受けてトレーサデー
タ読出し手段において読出し指示を生成する第１の読出
指示生成手段と、トレーサデータ読出し手段からの読出
し指示により、アドレスレジスタに格納されているその
時のRAMアドレスで指示されるRAM中の１ワードのトレー
スデータをシフトレジスタに設定するトレースデータ設
定手段と、このトレースデータ設定手段によるシフトレ
ジスタへのトレースデータの設定時にアドレスレジスタ
に格納されているRAMアドレスを更新するRAMアドレス更
新手段と、トレーサデータ読出し手段からの第１の読出
指示生成手段の生成する読出し指示と共に出力され始め
るシフトクロックによりシフトレジスタの内容を該トレ
ーサデータ読出し手段にシフトアウトするシフトアウト
手段と、１ワードのトレースデータ分のシフトクロック
が出力される毎にトレーサデータ読出し手段において読
出し指示を生成する第２の読出指示生成手段と、トレー
サデータ読出し手段へのRAM中の全データのシフトアウ
ト後に該RAMへの書込みを再開する書込再開手段とを備
えてなるものである。

〔作用〕

本発明においては、シフトパスによりトレーサデータを
読取り、１ワードごとにトレーサデータをシフトレジス
タに設定して、連続してトレーサデータを読出す。

〔実施例〕 以下、図面に基づき本発明の実施例を詳細に説明する。

第１図は本発明の実施例のトレーサ部のブロツク図であ
る。

図において、１はトレース用RAM、２はセレクタ、３はR
AM1用アドレスレジスタ、４はアドレス更新用アダー、
５はRAM1からの読出しデータを保持するシフトレジス
タ、12はトレースモードレジスタ、13はトレーサ書込み
制御回路である。なお、100,101・・・107,110,113,11
4,116,117,118は信号線を示し、108はパスを示す。ま
た、CS1アドレスおよびCS2アドレスはそれぞれ制御記憶
（１）アドレスおよび制御記憶（２）アドレス、ICは命
令カウンタである。

第２図は本発明の実施例のトレーサデータ読出し手段の
ブロツク図である。

この第２図において第１図と同一符号のものは相当部分
を示し、８はカウンタ、９はトレーサシフトモードフリ
ツプフロツプ、10はアンドゲート、11はシフトレジス
タ、14はトレーサ読出制御回路、15は立下り微分回路、
16は立上り／立下り微分回路、17はオアゲートである。
なお、105,106,112,119は信号線を示す。

そして、トレース用RAM1とセレクタ２およびトレースモ
ードレジスタ12ならびにトレーサ書込制御回路13は情報
処理装置のハードウエアの情報をRAMに予め設定された
条件にしたがつて書込む情報書込手段を構成し、また、
トレースモードレジスタ12とトレーサ書込制御回路13は
予め決められた条件が発生すると書込みを停止する書込
停止手段を構成し、トレーサ書込制御回路13と信号線11
6は停止したことをトレーサデータ読出し手段に通知す
る書込停止通知手段を構成している。

トレーサ読出制御回路14は書込停止手段からの通知を受
けて読出し指示を生成する第１の読出指示生成手段を構
成し、オアゲート17および信号線105ならびに信号線119
は、トレーサデータ読出し手段からの読出し指示によ
り、アドレスレジスタ３に格納されているその時のRAM
アドレスで指示されるRAM1中の１ワードのトレースデー
タをシフトレジスタ５に設定するトレースデータ設定手
段を構成し、また、アドレス更新用アダー４はシフトレ
ジスタ５へのトレースデータの設定時にアドレスレジス
タ３に格納されているRAMアドレスを更新するRAMアドレ
ス更新手段を構成している。シフトレジスタ５とアンド
ゲート10およびシフトレジスタ11ならびに信号線106と
シフトパス108はトレーサデータ読出し手段からのシフ
トクロックによりシフトレジスタ５の内容をそのトレー
ザデータ読出し手段にシフトアウトするシフトアウト手
段を構成している。また、カウンタ８と立上り／立下り
微分回路16は１ワードのトレースデータ分のシフトクロ
ックが出力される毎に読出し指示を生成する第２の読出
指示生成手段を構成し、カウンタ８とトレーサシフトモ
ードフリップフロップ９および立下り微分回路15はトレ
ーサデータ読出し手段へのRAM1への全データのシフトア
ウト後にRAM1への書込みを再開する書込再開手段を構成
している。

つぎにこの第１図および第２図に示す実施例の動作を説
明する。

まず、サービスプロセツサからトレースモードレジスタ
12にトレースモードを予め初期設定時にセツトしてお
く。そして、このトレースモードレジスタ12により指示
されるデータを、例えば、CS1アドレスを毎クロツクト
レースするモードの場合には、セレクタ２でCS1アドレ
スをセレクトし、信号線107を通し書込み制御回路13か
らの出力指示で毎クロツクRAM1に書込む。ここで、停止
条件、例えばエラー発生によつて停止条件が整うと信号
線114を通る信号が有効となり、書込み制御回路13では
書込みを停止する。そして、この停止したことは第２図
に示すトレーサデータ読出し手段に信号線116を通る信
号により通知し、読出し制御回路14からの信号線119を
通る読出し指示信号により、トレーサシフトモードフリ
ツプフロツプ９をセツトし、クロツク信号とアンドゲー
ト10でアンドして、シフトクロツク信号を信号線106を
通じてトレーサ部に送り始める。

また、これと同時に、信号線119を通る読出し指示信号
がオアゲート17を通じて信号線105経由でトレース部へ
送られる。トレース部では、送られてくる読出し指示信
号を受けて、アドレスレジスタ３に格納されているその
時のRAMアドレス（書込停止時のRAMアドレス）で指示さ
れるRAM1中の１ワードのトレースデータをシフトレジス
タ５にセツトすると同時にアドレスレジスタ３の内容を
アドレス更新用アダー４により＋１する。そして、シフ
トクロック信号は信号線106を通じてその後連続的に出
力され、シフトレジスタ５からシフトレジスタ11にシフ
トパス108を通じてシフトアウトされる。そして、１ワ
ード分のデータ16ビットが出力されると、すなわち１ワ
ードのトレースデータ分のシフトクロックが出力される
と、カウンタ８の途中の出力を立上り／立下り微分回路
16で微分をとって読出し指示信号が生成され、この読出
し指示信号がオアゲート17を介してトレース部へ送られ
る。トレース部では、送られてくる読出し指示信号を受
けて、アドレスレジスタ３に格納されているその時のRA
Mアドレス（＋１されたRAMアドレス）で指示されるRAM1
中の１ワードのトレースデータをシフトレジスタ５にセ
ットすると同時に、アドレスレジスタ３の内容をアドレ
ス更新用アダー４により＋１する。

カウンタ８は、シフトクロックの数をカウントし、RAM1
中の全データがシフトレジスタ11へシフトアウトされた
ならば、トレーサシフトモードフリップフロップ９をリ
セットする。これにより、シフトクロック信号の送出が
停止すると共に、立下り微分回路15によりパルスが信号
線117に出力されて、トレーサ書込み制御回路13に書込
み開始が指示される。

そして、トレーサデータ読出し手段では、シフトアウト
されたデータを編集して、デイスクに格納しておき、サ
ービスプロセツサからの読出し指示に備える。

なお、この実施例では、１ワード毎の読出し指示を出す
ときに１ビツトのダミーデータがシフトレジスタ11に読
込まれることになるが、このダミービツトは編集時に取
除かれることになる。

〔発明の効果〕

以上説明したように、本発明は、シフトパスによりトレ
ーサデータを読取る手段と１ワードごとにトレーサデー
タをシフトレジスタに設定して、連続してトレーサデー
タを読出す手段を有することにより、トレーサデータの
読出しをシフトパス１本を使つて、なおかつ高速に読出
せる効果がある。

【図面の簡単な説明】

第１図は本発明の実施例のトレーサ部のブロツク図、第
２図は本発明の実施例のトレーサデータ読出し手段のブ
ロツク図である。 １……トレース用RAM、２……セレクタ、３……アドレ
スレジスタ、４……アドレス更新用アダー、５……シフ
トレジスタ、８……カウンタ、９……トレーサシフトモ
ードフリツプフロツプ、10……アンドゲート、11……シ
フトレジスタ、12……トレースモードレジスタ、13……
トレーサ書込み制御回路、14……トレーサ読出し制御回
路、15……立下り微分回路、16……立上り／立下り微分
回路、17……オアゲート。

Claims (1)

【特許請求の範囲】
1. 【請求項１】情報処理装置のハードウェアの情報をRAM
   に予め設定された条件にしたがって書込む情報書込手段
   を有するトレーサにおいて、 予め決められた条件が発生すると前記RAMへの情報の書
   込みを停止する書込停止手段と、 前記RAMへの情報の書込みが停止したことをトレーサデ
   ータ読出し手段に通知する書込停止通知手段と、 この書込停止通知手段からの通知を受けて前記トレーサ
   データ読出し手段において読出し指示を生成する第１の
   読出指示生成手段と、 前記トレーサデータ読出し手段からの読出し指示によ
   り、アドレスレジスタに格納されているその時のRAMア
   ドレスで指示される前記RAM中の１ワードのトレースデ
   ータをシフトレジスタに設定するトレースデータ設定手
   段と、 このトレースデータ設定手段によるシフトレジスタへの
   トレースデータの設定時に前記アドレスレジスタに格納
   されているRAMアドレスを更新するRAMアドレス更新手段
   と、 前記トレーサデータ読出し手段からの前記第１の読出指
   示生成手段の生成する読出し指示と共に出力され始める
   シフトクロックにより前記シフトレジスタの内容を該ト
   レーサデータ読出し手段にシフトアウトするシフトアウ
   ト手段と、 １ワードのトレースデータ分の前記シフトクロックが出
   力される毎に前記トレーサデータ読出し手段において読
   出し指示を生成する第２の読出指示生成手段と、 前記ドレーサデータ読出し手段への前記RAM中の全デー
   タのシフトアウト後に該RAMへの書込みを再開する書込
   再開手段と を備えてなることを特徴とするトレーサ。