JPS5917468B2 - プログラムカウンタ軌跡記憶装置 - Google Patents
プログラムカウンタ軌跡記憶装置Info
- Publication number
- JPS5917468B2 JPS5917468B2 JP51100527A JP10052776A JPS5917468B2 JP S5917468 B2 JPS5917468 B2 JP S5917468B2 JP 51100527 A JP51100527 A JP 51100527A JP 10052776 A JP10052776 A JP 10052776A JP S5917468 B2 JPS5917468 B2 JP S5917468B2
- Authority
- JP
- Japan
- Prior art keywords
- program counter
- address
- storage device
- microprogram
- common bus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Debugging And Monitoring (AREA)
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明はプログラムカウンタ軌跡記憶装置に係り、特に
、マイクロプログラム制御される計算機のプログラムカ
ウンタ軌跡記憶装置に関する。
、マイクロプログラム制御される計算機のプログラムカ
ウンタ軌跡記憶装置に関する。
〔発明の背景〕従来のプログラムカウンタ軌跡記憶装置
では、第１図に示すように、計算機本体６内のトレース
の対象となるプログラムカウンタ１の出力信号線２を別
に用意した記憶装置３に接続し、プログラムカウンタ１
から記憶装置３へのデータ転送は、マイクロプログラム
制御と専用回路４とで行なうか、あるいは専用回路４の
みにより行なつてい！このうちマイクロプログラム制御
と専用回路４とによる方法は、プログラムカウンタの出
力信号線２およびマイクロプログラム制御用信号線５が
標準的に計算機本体６から出力されているときに用いら
れるが、この方法では第２図に示すように、命令内の複
数ステップのマイクロプログラムＴが実行された後に、
さらにトレース用の複数ステップのマイクロプログラム
８が各命令ごとに実行され、こうしてプログラムカウン
タ１の内容が記憶装置３に転送される。
では、第１図に示すように、計算機本体６内のトレース
の対象となるプログラムカウンタ１の出力信号線２を別
に用意した記憶装置３に接続し、プログラムカウンタ１
から記憶装置３へのデータ転送は、マイクロプログラム
制御と専用回路４とで行なうか、あるいは専用回路４の
みにより行なつてい！このうちマイクロプログラム制御
と専用回路４とによる方法は、プログラムカウンタの出
力信号線２およびマイクロプログラム制御用信号線５が
標準的に計算機本体６から出力されているときに用いら
れるが、この方法では第２図に示すように、命令内の複
数ステップのマイクロプログラムＴが実行された後に、
さらにトレース用の複数ステップのマイクロプログラム
８が各命令ごとに実行され、こうしてプログラムカウン
タ１の内容が記憶装置３に転送される。
したがつて、この方法によると、トレース用のマイクロ
プログラムの分だけ命令の実行時間が長くなり、特にオ
ンラインでトレースを行う場合には著しいデータの処理
遅れが生じ、又正しいデバッグも困難になるという欠点
があつた。一方専用回路のみによる場合は、命令の実行
時間には影響を与えないが、プログラムカウンタ１の出
力信号線２に加えてトレース制御用の特殊な信号線９を
特に外部に引出す必要があり、特にトレース機能のため
だけに多くの標準でない特殊な信号線を計算機本体６の
外へ引出さねばならないという欠点があつた。〔発明の
目的〕 本発明の目的は、上記した従来技術の欠点をなくし、計
算機内のプログラムカウンタのトレースを行うにあたり
、特にこの目的だけのために多くの特殊な信号線を外部
に出力することなしに、また命令実行時間にも影響を全
く与えることなくトレースができるプログラムカウンタ
軌跡記憶装置を提供するにある。
プログラムの分だけ命令の実行時間が長くなり、特にオ
ンラインでトレースを行う場合には著しいデータの処理
遅れが生じ、又正しいデバッグも困難になるという欠点
があつた。一方専用回路のみによる場合は、命令の実行
時間には影響を与えないが、プログラムカウンタ１の出
力信号線２に加えてトレース制御用の特殊な信号線９を
特に外部に引出す必要があり、特にトレース機能のため
だけに多くの標準でない特殊な信号線を計算機本体６の
外へ引出さねばならないという欠点があつた。〔発明の
目的〕 本発明の目的は、上記した従来技術の欠点をなくし、計
算機内のプログラムカウンタのトレースを行うにあたり
、特にこの目的だけのために多くの特殊な信号線を外部
に出力することなしに、また命令実行時間にも影響を全
く与えることなくトレースができるプログラムカウンタ
軌跡記憶装置を提供するにある。
上記の目的を達成するために、本発明に訃いては第３図
のプロツク図に示すように、マイクロプログラムで制御
される計算機が通常、データ共通母線１０、メモリアド
レス共通母線１１、マイクロプログラムアドレス共通母
線１２を標準信号線として外部に出力していること、お
よびトレースの対象となるプログラムカウンタはマイク
ロプログラムアドレス共通母線上のマイクロプログラム
アドレスによつて指定され、しかも１命令実行毎に必ず
１回は指定され、その時のプログラムカウンタの内容が
メモリアドレス共通母線に出力されることに着目し、マ
イクロプログラムアドレス共通母線１２上のプログラム
カウンタ指定アドレスを検出する毎に、メモリアドレス
共通母線１１の内容を別に用意した記憶装置３に順次書
込んでゆくことにより、該プログラムカウンタの軌跡を
記憶するようにしたことを特徴とするものである〇〔発
明の実施例〕以下、本発明の詳細を実施例を用いて説明
する。
のプロツク図に示すように、マイクロプログラムで制御
される計算機が通常、データ共通母線１０、メモリアド
レス共通母線１１、マイクロプログラムアドレス共通母
線１２を標準信号線として外部に出力していること、お
よびトレースの対象となるプログラムカウンタはマイク
ロプログラムアドレス共通母線上のマイクロプログラム
アドレスによつて指定され、しかも１命令実行毎に必ず
１回は指定され、その時のプログラムカウンタの内容が
メモリアドレス共通母線に出力されることに着目し、マ
イクロプログラムアドレス共通母線１２上のプログラム
カウンタ指定アドレスを検出する毎に、メモリアドレス
共通母線１１の内容を別に用意した記憶装置３に順次書
込んでゆくことにより、該プログラムカウンタの軌跡を
記憶するようにしたことを特徴とするものである〇〔発
明の実施例〕以下、本発明の詳細を実施例を用いて説明
する。
第４図は本発明になるプログラムカウンタ軌跡記憶装置
の１実施例を示す図であり、特にデバツグ時等に重要な
プログラムをトレースするためにプログラムの命令のア
ドレスを示すプログラムカウンタの内容をトレースする
場合の実施例である〇第４図において、プログラムカウ
ンタ軌跡記憶装置２１は、例えばプラグイン一枚で構成
され、データ共通母線１０、メモリアドレス共通母線１
１、マイクロプログラムアドレス共通母線１２、メモリ
駆動信号線２０、および主記憶装置出力禁止信号線１９
のいずれも標準信号線として計算機本体と接続されてい
る。アドレス共通母線１１には、記憶装置としての１６
ビツト・１キロワードのシフトレジスタ３が接続され、
マイクロプログラムアドレス共通母線１２には、プログ
ラムカウンタを指定するマイクロプログラムアドレスを
検出する検出器１３が接続され、該検出器１３の出力線
は遅延回路１６を通つてシフトレジスタ３に接続されて
いる。シフトレジスタ３の出力線は、一時記憶用レジス
タ１４に接続され、本レジスタ１４の出力はデータ共通
母線１０に出力するための駆動回路１５に接続されてい
る。メモリアドレス共通母線１１にはさらに、本記憶装
置の内容を読み出すときに用いるメモリアドレス検出器
１７が接続され、この出力はアンドゲート１８を通りデ
ータ共通母線駆動回路１５に接続されている。このよう
な構成の回路の動作タイムチヤートを第５図および第６
図に示す。ただし第５図はプログラムカウンタの内容を
シフトレジスタ３に格納する場合を示し、第６図はシフ
トレジスタ３に記憶づれた内容を読み出す場合を示して
いる。一般に計算機で命令を実行する場合、その実行は
、その命令を主記憶装置から取出してくる段階（命令フ
エツチ段階）と、そのあとの命令実行段階とに分けられ
る。命令フエツチ段階では、命令の格納されている主記
憶装置のアドレスを示すプログラムカウンタの゛内容が
、メモリアドレス共通母線１１に出力されるが、これを
実行するマイクロプログラムのアドレスは特定のものに
限られているＯそこで、マイクロプログラムアドレス共
通母線１２に接続されたアドレス検出器１３でこのアド
レス２２を検出し、一定時間後このマイクロプログラム
が実行される、すなわちプログラムカウンタの内容２３
がメモリアドレス共通母線１１に出力されるときに、本
共通母線１１に接続されたシフトレジスタ３に書込みか
つシフトさせるための信号２４を出力する。遅延回路１
６は、この時間関係を調節するためのもので、例えば、
１マイクロプログラム実行に要する時間を遅延させる０
本マイクロプログラム以外のマイクロプログラムが動作
しているときは、検出器１３が検出しないのでシフトレ
ジスタ３は動作しない。次の命令を実行するときは、や
はり同じ動作で、シフトレジスタ３の次の行にプログラ
ムカウンタの内容が記憶？れる。このようにして、この
場合は１キロステツプ分の命令のアドレスの軌跡が格納
されることになる。そして１キロステツプを超えると、
また元に戻り、新しくプログラムカウンタの内容を格納
することになるので、絶えず、最新の１キロステツプの
軌跡が格納されていることになる〇次に、このシフトレ
ジスタ３の内容を読出すときは、あらかじめ固定アドレ
スを決めて卦き、メモリアドレス検出器１７をそのよう
に設定しておく。この設定したメモリアドレスを読出す
命令を実行するとき、まずフエツチ段階で１キロステツ
プ前の命令のアドレス２７が一時記憶用レジスタ１４に
シフトづれ、次に実行段階で本メモリアドレスがメモリ
アドレス共通母線１１に出力され、メモリアドレス検出
器１７により検出づれ、メモリ駆動信号２５が来るとア
ンド・ゲート１８が開かれ、１駆動回路１５が開き、一
時記憶レジスタ１４の内容がデータ共通母線１０に出力
され読出される。このとき、主記憶装置の同一メモリア
ドレスの内容が読出されないように、主記憶装置出力禁
止信号線１９に信号２６を出力する。この動作を１キロ
回続ければ、１キロステツプの命令の軌跡がわかる。以
上のようにして、本実施例によれば、プラグイン１枚を
計算機本体の入出力装置用標準スロツトに挿入するだけ
で、システムに全く影響を与えずにプログラムカウンタ
のトレースができる。
の１実施例を示す図であり、特にデバツグ時等に重要な
プログラムをトレースするためにプログラムの命令のア
ドレスを示すプログラムカウンタの内容をトレースする
場合の実施例である〇第４図において、プログラムカウ
ンタ軌跡記憶装置２１は、例えばプラグイン一枚で構成
され、データ共通母線１０、メモリアドレス共通母線１
１、マイクロプログラムアドレス共通母線１２、メモリ
駆動信号線２０、および主記憶装置出力禁止信号線１９
のいずれも標準信号線として計算機本体と接続されてい
る。アドレス共通母線１１には、記憶装置としての１６
ビツト・１キロワードのシフトレジスタ３が接続され、
マイクロプログラムアドレス共通母線１２には、プログ
ラムカウンタを指定するマイクロプログラムアドレスを
検出する検出器１３が接続され、該検出器１３の出力線
は遅延回路１６を通つてシフトレジスタ３に接続されて
いる。シフトレジスタ３の出力線は、一時記憶用レジス
タ１４に接続され、本レジスタ１４の出力はデータ共通
母線１０に出力するための駆動回路１５に接続されてい
る。メモリアドレス共通母線１１にはさらに、本記憶装
置の内容を読み出すときに用いるメモリアドレス検出器
１７が接続され、この出力はアンドゲート１８を通りデ
ータ共通母線駆動回路１５に接続されている。このよう
な構成の回路の動作タイムチヤートを第５図および第６
図に示す。ただし第５図はプログラムカウンタの内容を
シフトレジスタ３に格納する場合を示し、第６図はシフ
トレジスタ３に記憶づれた内容を読み出す場合を示して
いる。一般に計算機で命令を実行する場合、その実行は
、その命令を主記憶装置から取出してくる段階（命令フ
エツチ段階）と、そのあとの命令実行段階とに分けられ
る。命令フエツチ段階では、命令の格納されている主記
憶装置のアドレスを示すプログラムカウンタの゛内容が
、メモリアドレス共通母線１１に出力されるが、これを
実行するマイクロプログラムのアドレスは特定のものに
限られているＯそこで、マイクロプログラムアドレス共
通母線１２に接続されたアドレス検出器１３でこのアド
レス２２を検出し、一定時間後このマイクロプログラム
が実行される、すなわちプログラムカウンタの内容２３
がメモリアドレス共通母線１１に出力されるときに、本
共通母線１１に接続されたシフトレジスタ３に書込みか
つシフトさせるための信号２４を出力する。遅延回路１
６は、この時間関係を調節するためのもので、例えば、
１マイクロプログラム実行に要する時間を遅延させる０
本マイクロプログラム以外のマイクロプログラムが動作
しているときは、検出器１３が検出しないのでシフトレ
ジスタ３は動作しない。次の命令を実行するときは、や
はり同じ動作で、シフトレジスタ３の次の行にプログラ
ムカウンタの内容が記憶？れる。このようにして、この
場合は１キロステツプ分の命令のアドレスの軌跡が格納
されることになる。そして１キロステツプを超えると、
また元に戻り、新しくプログラムカウンタの内容を格納
することになるので、絶えず、最新の１キロステツプの
軌跡が格納されていることになる〇次に、このシフトレ
ジスタ３の内容を読出すときは、あらかじめ固定アドレ
スを決めて卦き、メモリアドレス検出器１７をそのよう
に設定しておく。この設定したメモリアドレスを読出す
命令を実行するとき、まずフエツチ段階で１キロステツ
プ前の命令のアドレス２７が一時記憶用レジスタ１４に
シフトづれ、次に実行段階で本メモリアドレスがメモリ
アドレス共通母線１１に出力され、メモリアドレス検出
器１７により検出づれ、メモリ駆動信号２５が来るとア
ンド・ゲート１８が開かれ、１駆動回路１５が開き、一
時記憶レジスタ１４の内容がデータ共通母線１０に出力
され読出される。このとき、主記憶装置の同一メモリア
ドレスの内容が読出されないように、主記憶装置出力禁
止信号線１９に信号２６を出力する。この動作を１キロ
回続ければ、１キロステツプの命令の軌跡がわかる。以
上のようにして、本実施例によれば、プラグイン１枚を
計算機本体の入出力装置用標準スロツトに挿入するだけ
で、システムに全く影響を与えずにプログラムカウンタ
のトレースができる。
トレース内容を読出すときは、データタイプライタで主
記憶装置の内容を読出すときと全く同じ方法で行なえる
。すなわち、特定１メモリアドレスの内容を続けて１０
００回読出せばよい。〔発明の効果〕 以上の説明から明らかなように、本発明によれぱ、計算
機本体から標準信号線として出力されている以外に特に
外部へ線を引き出すことなく、また命令の処理時間に全
く影響することなく必要なプログラムカウンタの内容を
トレースすることが可能となる。
記憶装置の内容を読出すときと全く同じ方法で行なえる
。すなわち、特定１メモリアドレスの内容を続けて１０
００回読出せばよい。〔発明の効果〕 以上の説明から明らかなように、本発明によれぱ、計算
機本体から標準信号線として出力されている以外に特に
外部へ線を引き出すことなく、また命令の処理時間に全
く影響することなく必要なプログラムカウンタの内容を
トレースすることが可能となる。
第１図は従来のプログラムカウンタ軌跡記憶装置の構成
を示すプロツク図、第２図は第１図の装置の動作説明図
、第３図は本発明になるプログラムカウンタ軌跡記憶装
置の原理的構成を示す図、第４図は本発明になるプログ
ラムカウンタ軌跡記憶装置の１実施例を示す図、第５図
｝よび第６図は第４図の装置の動作説明用タイムチヤー
ト軌跡記憶装置である。 ３・・・・・・記憶装置、１０・・・・・・データ共通
母線、１１・・・・・・メモリアドレス共通母線、１２
・・・・・・マイクロプログラムアドレス共通母線、１
３・・・・・・マイクロプログラムアドレス検出器、２
１・・・・・・プログラムカウンタ軌跡記憶装置。
を示すプロツク図、第２図は第１図の装置の動作説明図
、第３図は本発明になるプログラムカウンタ軌跡記憶装
置の原理的構成を示す図、第４図は本発明になるプログ
ラムカウンタ軌跡記憶装置の１実施例を示す図、第５図
｝よび第６図は第４図の装置の動作説明用タイムチヤー
ト軌跡記憶装置である。 ３・・・・・・記憶装置、１０・・・・・・データ共通
母線、１１・・・・・・メモリアドレス共通母線、１２
・・・・・・マイクロプログラムアドレス共通母線、１
３・・・・・・マイクロプログラムアドレス検出器、２
１・・・・・・プログラムカウンタ軌跡記憶装置。
Claims (1)
- １ マイクロプログラムアドレス共通母線上のマイクロ
プログラムアドレスによつてプログラムカウンタが指定
され、プログラムカウンタの内容がメモリアドレス共通
母線に出力される計算機のプログラムカウンタ軌跡記憶
装置において、マイクロプログラムアドレス共通母線上
のプログラムカウンタ指定アドレスを検出するマイクロ
プログラムアドレス検出器と、該マイクロプログラムア
ドレス検出器がプログラムカウンタ指定アドレスを検出
する毎にメモリアドレス共通母線上の内容を順次記憶す
る記憶装置を設け、１命令実行毎のプログラムカウンタ
の内容をトレース用として記憶するようにしたことを特
徴とするプログラムカウンタ軌跡装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP51100527A JPS5917468B2 (ja) | 1976-08-25 | 1976-08-25 | プログラムカウンタ軌跡記憶装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP51100527A JPS5917468B2 (ja) | 1976-08-25 | 1976-08-25 | プログラムカウンタ軌跡記憶装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5326547A JPS5326547A (en) | 1978-03-11 |
| JPS5917468B2 true JPS5917468B2 (ja) | 1984-04-21 |
Family
ID=14276424
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP51100527A Expired JPS5917468B2 (ja) | 1976-08-25 | 1976-08-25 | プログラムカウンタ軌跡記憶装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5917468B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2574029Y2 (ja) * | 1992-11-27 | 1998-06-11 | 有限会社憲進製函 | 自動製函機における折返し翼片の検知確認装置 |
| JP3542463B2 (ja) | 1997-07-29 | 2004-07-14 | Ｎｅｃエレクトロニクス株式会社 | 集積回路装置、その動作制御方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5537030B2 (ja) * | 1972-08-30 | 1980-09-25 | ||
| JPS50120529A (ja) * | 1974-03-08 | 1975-09-20 |
-
1976
- 1976-08-25 JP JP51100527A patent/JPS5917468B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5326547A (en) | 1978-03-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3673573A (en) | Computer with program tracing facility | |
| US4747045A (en) | Information processing apparatus having an instruction prefetch circuit | |
| KR880014761A (ko) | 직접 메모리 억세스용 데이타 전송 제어장치 | |
| US5287483A (en) | Prefetched operand storing system for an information processor | |
| JPS5917468B2 (ja) | プログラムカウンタ軌跡記憶装置 | |
| KR910001708B1 (ko) | 중앙처리장치 | |
| JPS5939783B2 (ja) | 論理状態追跡装置 | |
| JP2758624B2 (ja) | マイクロプログラムの調速方式 | |
| JPH0654505B2 (ja) | 並列型演算処理装置 | |
| JPS62279438A (ja) | トレ−ス回路 | |
| JPS6242301B2 (ja) | ||
| JP2536238B2 (ja) | 情報処理装置 | |
| JPS63129432A (ja) | プログラム・アドレス・トレ−ス装置 | |
| JPH01166144A (ja) | ファームウェア・プログラムのデバッグ方式 | |
| JPS62130436A (ja) | トレ−ス制御装置 | |
| JPS6052449B2 (ja) | 割込み処理方式 | |
| JP3366235B2 (ja) | データ読み出し制御装置 | |
| JPS6014335A (ja) | 情報処理装置 | |
| JPS5936853A (ja) | 演算処理装置 | |
| JPS6158049A (ja) | エラ−検出方式 | |
| JPS60193046A (ja) | 命令例外検出方式 | |
| JPS626341A (ja) | 情報処理装置 | |
| JPS58166454A (ja) | デ−タ処理装置 | |
| JPH0561803A (ja) | 情報処理装置 | |
| JPH07200349A (ja) | アドレストレース方式 |