JPH07101736B2 - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JPH07101736B2 JPH07101736B2 JP17122390A JP17122390A JPH07101736B2 JP H07101736 B2 JPH07101736 B2 JP H07101736B2 JP 17122390 A JP17122390 A JP 17122390A JP 17122390 A JP17122390 A JP 17122390A JP H07101736 B2 JPH07101736 B2 JP H07101736B2
- Authority
- JP
- Japan
- Prior art keywords
- tin
- solder
- lead
- nickel film
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
- H10W20/482—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes for individual devices provided for in groups H10D8/00 - H10D48/00, e.g. for power transistors
- H10W20/484—Interconnections having extended contours, e.g. pads having mesh shape or interconnections comprising connected parallel stripes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/20—Conductive package substrates serving as an interconnection, e.g. metal plates
- H10W70/24—Conductive package substrates serving as an interconnection, e.g. metal plates characterised by materials
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/01—Manufacture or treatment
- H10W72/019—Manufacture or treatment of bond pads
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/30—Die-attach connectors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/073—Connecting or disconnecting of die-attach connectors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/073—Connecting or disconnecting of die-attach connectors
- H10W72/07331—Connecting techniques
- H10W72/07336—Soldering or alloying
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/30—Die-attach connectors
- H10W72/351—Materials of die-attach connectors
- H10W72/352—Materials of die-attach connectors comprising metals or metalloids, e.g. solders
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/59—Bond pads specially adapted therefor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/851—Dispositions of multiple connectors or interconnections
- H10W72/874—On different surfaces
- H10W72/884—Die-attach connectors and bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/931—Shapes of bond pads
- H10W72/934—Cross-sectional shape, i.e. in side view
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/951—Materials of bond pads
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
- H10W90/736—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked lead frame, conducting package substrate or heat sink
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S428/00—Stock material or miscellaneous articles
- Y10S428/901—Printed circuit
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T428/00—Stock material or miscellaneous articles
- Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
- Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
- Y10T428/24917—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including metal layer
Landscapes
- Die Bonding (AREA)
- Physical Vapour Deposition (AREA)
- Electrodes Of Semiconductors (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体装置の裏面電極に半田を形成したもの
に係わり、半導体装置にパワー素子を形成したものに有
効に使用できるものである。
に係わり、半導体装置にパワー素子を形成したものに有
効に使用できるものである。
従来、いわゆる裏面電極にスパッタリング法により形成
したニッケル膜を有する半導体装置においては、強い膜
応力が発生し、ウェハの反り、接合強度の低下が生じる
という問題があり、本出願人はこの問題を改善するため
に、先に特願平１-183502号を提案した。特願平１-1835
02号に示される技術は、放電ガスとしてのアルゴンガス
の圧力を15mTorr以上にした状態にてスパッタリングを
行うことにより、（111）結晶面に対する（200）結晶面
のＸ線回折ピーク強度比が10％以上である低応力のニッ
ケル膜を形成し、ウェハの反り低減、接合強度向上を可
能にするものである。
したニッケル膜を有する半導体装置においては、強い膜
応力が発生し、ウェハの反り、接合強度の低下が生じる
という問題があり、本出願人はこの問題を改善するため
に、先に特願平１-183502号を提案した。特願平１-1835
02号に示される技術は、放電ガスとしてのアルゴンガス
の圧力を15mTorr以上にした状態にてスパッタリングを
行うことにより、（111）結晶面に対する（200）結晶面
のＸ線回折ピーク強度比が10％以上である低応力のニッ
ケル膜を形成し、ウェハの反り低減、接合強度向上を可
能にするものである。
しかしながら、特願平１-183502号に示される技術のよ
うにアルゴンガスの圧力を高圧にすると、第６図に示す
ようにニッケル膜の密度が低減している為に、このニッ
ケル膜上に裏面電極接合用の半田を形成すると半田中の
錫・鉛のニッケル膜への拡散が速くなり、その結果強度
劣化が発生するという問題点を有していた。第７図は半
田の成分として錫（Sn）を40wt％、鉛（Pb）を60wt％の
ものを用いて耐久寿命を測定した結果であり、この図か
らアルゴンガスの圧力が15mTorr以上になると耐久寿命
が極端に劣化していることがわかる。この理由として以
下の事が推定される。第８図に強度劣化した錫40wt％の
サンプルの剥離面のオージェ分析デプスプロファイル結
果をしめす。この結果からわかることは錫40wt％のサン
プルの剥離面は、基板であるシリコンとニッケル膜との
間に形成したチタン膜と、半田の鉛との間であり、鉛が
錫中に固溶した状態で存在し、それが高温放置試験によ
りニッケル膜中を拡散通過し、チタン膜との界面に到達
し、チタン中に鉛が拡散しにくいことからこの部分が強
度劣化したものと考えられる。
うにアルゴンガスの圧力を高圧にすると、第６図に示す
ようにニッケル膜の密度が低減している為に、このニッ
ケル膜上に裏面電極接合用の半田を形成すると半田中の
錫・鉛のニッケル膜への拡散が速くなり、その結果強度
劣化が発生するという問題点を有していた。第７図は半
田の成分として錫（Sn）を40wt％、鉛（Pb）を60wt％の
ものを用いて耐久寿命を測定した結果であり、この図か
らアルゴンガスの圧力が15mTorr以上になると耐久寿命
が極端に劣化していることがわかる。この理由として以
下の事が推定される。第８図に強度劣化した錫40wt％の
サンプルの剥離面のオージェ分析デプスプロファイル結
果をしめす。この結果からわかることは錫40wt％のサン
プルの剥離面は、基板であるシリコンとニッケル膜との
間に形成したチタン膜と、半田の鉛との間であり、鉛が
錫中に固溶した状態で存在し、それが高温放置試験によ
りニッケル膜中を拡散通過し、チタン膜との界面に到達
し、チタン中に鉛が拡散しにくいことからこの部分が強
度劣化したものと考えられる。
このように強度劣化する可能性のある構造を有する装置
を、例えば、車載用の半導体装置として採用する場合に
は、車載用では使用環境温度が高い（100℃以上）の
で、半田の拡散による強度劣化は切実な問題である。
を、例えば、車載用の半導体装置として採用する場合に
は、車載用では使用環境温度が高い（100℃以上）の
で、半田の拡散による強度劣化は切実な問題である。
そこで本発明は、上記の問題点に鑑みて成されたもので
あって、半導体装置の裏面電極に、アルゴンガスの圧力
を15mTorr以上にした状態にてスパッタリングを行うこ
とによりニッケル膜を形成したものにおいて、接合強度
が高い半田を形成した長寿命の半導体装置およびその製
造方法を提供するものである。
あって、半導体装置の裏面電極に、アルゴンガスの圧力
を15mTorr以上にした状態にてスパッタリングを行うこ
とによりニッケル膜を形成したものにおいて、接合強度
が高い半田を形成した長寿命の半導体装置およびその製
造方法を提供するものである。
上記目的を達成するために、本発明の半導体装置は、半
導体基板と、該半導体基板の一主面上に形成され、（11
1）結晶面に対する（200）結晶面のＸ線回折ピーク強度
比が10％以上であるニッケル膜と、該ニッケル膜上に形
成され、少なくとも錫および鉛を含み、該錫の含有量が
30重量％以下である半田とを備えることを特徴としてい
る。
導体基板と、該半導体基板の一主面上に形成され、（11
1）結晶面に対する（200）結晶面のＸ線回折ピーク強度
比が10％以上であるニッケル膜と、該ニッケル膜上に形
成され、少なくとも錫および鉛を含み、該錫の含有量が
30重量％以下である半田とを備えることを特徴としてい
る。
又、本発明の半導体装置の製造方法は、半導体基板を用
意する工程と、放電ガスとしてのアルゴンガスの圧力を
15mTorr以下にした状態にてスパッタリングを行い、前
記半導体基板の一主面上にニッケル膜を形成する工程
と、少なくとも錫および鉛を含み、該錫の含有量が30重
量％以下である半田を、前記ニッケル膜上に形成する工
程とを備えることを特徴としている。
意する工程と、放電ガスとしてのアルゴンガスの圧力を
15mTorr以下にした状態にてスパッタリングを行い、前
記半導体基板の一主面上にニッケル膜を形成する工程
と、少なくとも錫および鉛を含み、該錫の含有量が30重
量％以下である半田を、前記ニッケル膜上に形成する工
程とを備えることを特徴としている。
又、錫の含有量を20重量％以下としてもよい。
以下、本発明を図面に示す実施例を用いて詳細に説明す
る。
る。
第１図は本発明の一実施例により形成される半導体装置
を示すものであり、同図（ａ）はその上面図、同図
（ｂ）はそのａ−ａ線断面図を示している。以下、この
半導体装置の形成工程を順に説明する。先ず、半導体基
板であるシリコン基板100内に周知の手法によりパワー
（電力用）素子としてのダーリントン接続したバイポー
ラ型トランジスタを形成する。その具体的な工程は省略
するが、図中、１は低抵抗コレクタ層、２は高抵抗コレ
クタ層であり、これらにより前段および後段のコレクタ
領域を構成している。３は前段トランジスタのベース領
域、４は前段トランジスタのエミッタ領域、５は後段ト
ランジスタのベース領域、６は後段トランジスタのエミ
ッタ領域である。７は前段ベースの表面電極、８は前段
エミッタ領域４および後段ベース領域５の表面電極であ
りその両者を電気接続している。９は後段エミッタの表
面電極である。10はPN接合を保護するためにシリコン基
板100の主表面に形成されたシリコン酸化膜、11は表面
保護膜である。尚、このような構造の詳細については、
例えば、特開昭63-114259号公報に開示されている。
を示すものであり、同図（ａ）はその上面図、同図
（ｂ）はそのａ−ａ線断面図を示している。以下、この
半導体装置の形成工程を順に説明する。先ず、半導体基
板であるシリコン基板100内に周知の手法によりパワー
（電力用）素子としてのダーリントン接続したバイポー
ラ型トランジスタを形成する。その具体的な工程は省略
するが、図中、１は低抵抗コレクタ層、２は高抵抗コレ
クタ層であり、これらにより前段および後段のコレクタ
領域を構成している。３は前段トランジスタのベース領
域、４は前段トランジスタのエミッタ領域、５は後段ト
ランジスタのベース領域、６は後段トランジスタのエミ
ッタ領域である。７は前段ベースの表面電極、８は前段
エミッタ領域４および後段ベース領域５の表面電極であ
りその両者を電気接続している。９は後段エミッタの表
面電極である。10はPN接合を保護するためにシリコン基
板100の主表面に形成されたシリコン酸化膜、11は表面
保護膜である。尚、このような構造の詳細については、
例えば、特開昭63-114259号公報に開示されている。
次に、このトランジスタの裏面電極を形成する。先ず、
シリコンとの接合を強固なものにするために、シリコン
基板100の裏面に約2500Åの厚さのチタン（Ti）膜200を
スパッタリングにより形成する。そして、そのチタン膜
200上に、特願平１-183502号に示される技術と同様にし
て約6000Åのニッケル（Ni）膜300を形成する。即ち、
例えばVarian社製（XM−８）のDC平行平板型マグネトロ
ンスパッタリング装置を用いて、ニッケルを含むターゲ
ットを用い、シリコン基板100の基板温度を100〜250℃
に保ち、放電ガスとしてのアルゴン（Ar）の圧力を15mT
orr以上にした状態にてスパッタリングを行う。
シリコンとの接合を強固なものにするために、シリコン
基板100の裏面に約2500Åの厚さのチタン（Ti）膜200を
スパッタリングにより形成する。そして、そのチタン膜
200上に、特願平１-183502号に示される技術と同様にし
て約6000Åのニッケル（Ni）膜300を形成する。即ち、
例えばVarian社製（XM−８）のDC平行平板型マグネトロ
ンスパッタリング装置を用いて、ニッケルを含むターゲ
ットを用い、シリコン基板100の基板温度を100〜250℃
に保ち、放電ガスとしてのアルゴン（Ar）の圧力を15mT
orr以上にした状態にてスパッタリングを行う。
次に、このニッケル膜300上に、ニッケルの酸化防止の
ためにスパッタリングにより約500Åの金（Au）膜400を
形成する。このようにしてトランジスタの裏面（コレク
タ）電極を構成するチタン膜200、ニッケル膜300および
金膜400が形成される。
ためにスパッタリングにより約500Åの金（Au）膜400を
形成する。このようにしてトランジスタの裏面（コレク
タ）電極を構成するチタン膜200、ニッケル膜300および
金膜400が形成される。
こうした上で、この裏面電極をヒートシンク（放熱板）
等のリードフレーム600に電気接続するために半田500を
形成する。この半田500の材質は錫（Sn）および鉛（P
b）より成り、錫の含有量は30wt％以下の例えば20wt％
のものを使用しており、このような材質の半田のリボン
を定寸にカットして金膜400とリードフレーム600との間
に介在させて熱水素中で半田付けを行う。
等のリードフレーム600に電気接続するために半田500を
形成する。この半田500の材質は錫（Sn）および鉛（P
b）より成り、錫の含有量は30wt％以下の例えば20wt％
のものを使用しており、このような材質の半田のリボン
を定寸にカットして金膜400とリードフレーム600との間
に介在させて熱水素中で半田付けを行う。
そこで、このようにして形成された装置の作用・効果を
以下に説明する。
以下に説明する。
第２図は錫の含有量を変化させた場合にパワー素子の裏
面電極と半田接合部の耐久寿命がどのように変化するか
を示すデータであり、横軸に錫の含有量と鉛の含有量
を、縦軸に耐久寿命をとっている。尚、この耐久試験方
法は半導体基板にパワー素子を形成し、使用する場合に
半田が晒される最高温度あたりの150℃高温放置試験で
ある。この第２図より、錫の含有量が30wt％以下になる
と極端に耐久寿命が延びており約10000時間以上にも達
している。このような耐久寿命時間は一般的な自動車の
走行時間の寿命を上回る充分な時間であり、自動車用の
半導体装置として問題無く使用出来るものである。そし
て、上記の実施例においても、錫の含有量が20wt％の半
田を用いているので耐久寿命が充分に長くなるという効
果がある。尚、第２図の測定は垂直引っ張り強度試験を
行ったものであり、強度劣化が発生したものを耐久寿命
とした。また、高温放置試験方法は、恒温槽内、大気圧
中、ヒートシンク上に半田付けしたものをAlケースの中
に設置してその中にシリコーンゲルを充填した状態で放
置したものである。
面電極と半田接合部の耐久寿命がどのように変化するか
を示すデータであり、横軸に錫の含有量と鉛の含有量
を、縦軸に耐久寿命をとっている。尚、この耐久試験方
法は半導体基板にパワー素子を形成し、使用する場合に
半田が晒される最高温度あたりの150℃高温放置試験で
ある。この第２図より、錫の含有量が30wt％以下になる
と極端に耐久寿命が延びており約10000時間以上にも達
している。このような耐久寿命時間は一般的な自動車の
走行時間の寿命を上回る充分な時間であり、自動車用の
半導体装置として問題無く使用出来るものである。そし
て、上記の実施例においても、錫の含有量が20wt％の半
田を用いているので耐久寿命が充分に長くなるという効
果がある。尚、第２図の測定は垂直引っ張り強度試験を
行ったものであり、強度劣化が発生したものを耐久寿命
とした。また、高温放置試験方法は、恒温槽内、大気圧
中、ヒートシンク上に半田付けしたものをAlケースの中
に設置してその中にシリコーンゲルを充填した状態で放
置したものである。
次に、錫の含有量が30wt％以下になると極端に耐久寿命
が延びる理由を第３図〜第５図を用いて説明する。第３
図は錫の含有量が20wt％の半田を用いたサンプルのオー
ジェ分析デプスプロファイル結果であり、この図から錫
の含有量を20wt％にするとチタン界面には鉛が存在して
いないことが分かる。これは錫の含有量を充分少なくす
ると鉛が錫中に充分固溶できなくなり、またニッケル膜
中を拡散しようとするSn−Pb固溶相自身も少なくなり、
たとえ高温に放置したとしても鉛がニッケル膜中を充分
拡散通過することができず、チタン膜との界面に到達で
きなくなった為であると推察出来、その結果、強度劣化
していないものと思われる。この考察が正しいであろう
ことは第４図の錫の含有量を変化させた場合の150℃、5
000時間後のチタン界面の鉛の析出量の関係図、および
第５図の錫の含有量を変化させた場合の150℃、5000時
間後の接合強度の関係図からもわかる。第４図による
と、錫の含有量が30wt％以下になると極端に鉛の析出量
が低減しており、それに対応して第５図では接合強度が
向上しているのがわかる。尚、第５図において、黒丸
（●）プロットはチタンと鉛の間で剥離したものを示し
ており、白丸（○）プロットはシリコンが母材割れを生
じた事、即ち、鉛がチタンとニッケルとの間に介在せず
チタンと鉛の間では剥離しなかったものを示している。
が延びる理由を第３図〜第５図を用いて説明する。第３
図は錫の含有量が20wt％の半田を用いたサンプルのオー
ジェ分析デプスプロファイル結果であり、この図から錫
の含有量を20wt％にするとチタン界面には鉛が存在して
いないことが分かる。これは錫の含有量を充分少なくす
ると鉛が錫中に充分固溶できなくなり、またニッケル膜
中を拡散しようとするSn−Pb固溶相自身も少なくなり、
たとえ高温に放置したとしても鉛がニッケル膜中を充分
拡散通過することができず、チタン膜との界面に到達で
きなくなった為であると推察出来、その結果、強度劣化
していないものと思われる。この考察が正しいであろう
ことは第４図の錫の含有量を変化させた場合の150℃、5
000時間後のチタン界面の鉛の析出量の関係図、および
第５図の錫の含有量を変化させた場合の150℃、5000時
間後の接合強度の関係図からもわかる。第４図による
と、錫の含有量が30wt％以下になると極端に鉛の析出量
が低減しており、それに対応して第５図では接合強度が
向上しているのがわかる。尚、第５図において、黒丸
（●）プロットはチタンと鉛の間で剥離したものを示し
ており、白丸（○）プロットはシリコンが母材割れを生
じた事、即ち、鉛がチタンとニッケルとの間に介在せず
チタンと鉛の間では剥離しなかったものを示している。
尚、第２図および第４図から、錫の含有量が20wt％以下
になると、錫の析出量がほぼ０となる耐久寿命がほぼ飽
和するので、150℃の高温放置試験においては最も望ま
しい錫の含有量範囲である。
になると、錫の析出量がほぼ０となる耐久寿命がほぼ飽
和するので、150℃の高温放置試験においては最も望ま
しい錫の含有量範囲である。
以上、本発明を上記実施例を用いて説明したが、本発明
はそれに限定されることなく、その主旨を逸脱しない限
り例えば以下に示す如く種々変形可能である。
はそれに限定されることなく、その主旨を逸脱しない限
り例えば以下に示す如く種々変形可能である。
（１）上記実施例では、発明の前提条件として、放電ガ
スとしてのアルゴンガスの圧力を15mTorr以上にした状
態にてスパッタリングを行い、シリコン基板の一主面上
にニッケル膜を形成することを述べているが、特願平１
-183502号に示されているように、放電ガスとしてのア
ルゴンガスの圧力を15mTorr以上にした状態にてスパッ
タリングを行うと、（111）結晶面に対する（200）結晶
面のＸ線回折ピーク強度比が10％以上であるニッケル膜
が形成されることから、上記実施例のような製法的な前
提条件の代わりにこのような構造的な前提条件を限定し
た構成であっても良い。
スとしてのアルゴンガスの圧力を15mTorr以上にした状
態にてスパッタリングを行い、シリコン基板の一主面上
にニッケル膜を形成することを述べているが、特願平１
-183502号に示されているように、放電ガスとしてのア
ルゴンガスの圧力を15mTorr以上にした状態にてスパッ
タリングを行うと、（111）結晶面に対する（200）結晶
面のＸ線回折ピーク強度比が10％以上であるニッケル膜
が形成されることから、上記実施例のような製法的な前
提条件の代わりにこのような構造的な前提条件を限定し
た構成であっても良い。
又、アルゴンガスの圧力の上限値についても、特願平１
-183502号に示されているように、比抵抗の値を考慮し
て25mTorrとしても良い。
-183502号に示されているように、比抵抗の値を考慮し
て25mTorrとしても良い。
（２）半導体基板（シリコン基板100）とニッケル膜300
との間に形成されるチタン膜200については、チタンの
代わりに例えばクロムあるいはバナジウム等の膜であっ
ても良く、又、この膜を省略して半導体基板上に直接ニ
ッケル膜を形成しても良い。
との間に形成されるチタン膜200については、チタンの
代わりに例えばクロムあるいはバナジウム等の膜であっ
ても良く、又、この膜を省略して半導体基板上に直接ニ
ッケル膜を形成しても良い。
（３）ニッケル膜300と半田500との間に形成される金膜
400については、金に代わりに例えば銀等の膜であって
も良く、又、この膜を省略してニッケル膜300上に直接
半田500を形成しても良い。
400については、金に代わりに例えば銀等の膜であって
も良く、又、この膜を省略してニッケル膜300上に直接
半田500を形成しても良い。
（４）半田500の材質としては、少なくとも錫および鉛
を含むことは必須要件であるが、これらの他に添加元素
として例えば銀、アンチモン、インジウム、ビスマス、
銅等を含んでいても良い。
を含むことは必須要件であるが、これらの他に添加元素
として例えば銀、アンチモン、インジウム、ビスマス、
銅等を含んでいても良い。
（５）半田の接合方法としては、熱水素中での半田付け
方法の他に、熱板式半田付け方法を採用しても良い。
方法の他に、熱板式半田付け方法を採用しても良い。
又、スパッタリング装置としては平行平板型の他にシリ
ンダー型であっても良い。
ンダー型であっても良い。
（６）半導体基板内に形成するパワー素子として、DMO
S、IGBT等の素子であっても良い。
S、IGBT等の素子であっても良い。
以上述べたように、本発明によると、少なくとも錫およ
び鉛を含み、該錫の含有量が30重量％以下である半田
を、ニッケル膜上に形成しているので、接合強度が高く
なり、長寿命の半導体装置を提供できるという効果があ
る。
び鉛を含み、該錫の含有量が30重量％以下である半田
を、ニッケル膜上に形成しているので、接合強度が高く
なり、長寿命の半導体装置を提供できるという効果があ
る。
第１図は本発明の一実施例により形成される半導体装置
を示すものであり、同図（ａ）はその上面図、同図
（ｂ）はそのａ−ａ線断面図、第２図は錫の含有量を変
化させた場合にパワー素子の裏面電極と半田接合部の耐
久寿命がどのように変化するかを示すデータ、第３図は
錫の含有量が20wt％の半田を用いたサンプルのオージェ
分析デプスプロファイル結果、第４図は錫の含有量を変
化させた場合の150℃、5000時間後のチタン界面の鉛の
析出量の関係図、第５図は錫の含有量を変化させた場合
の150℃、5000時間後の接合強度の関係図、第６図はア
ルゴンの圧力とニッケル膜中の密度との関係図、第７図
は半田の成分として錫（Sn）を40wt％、鉛（Pb）を60wt
％のものを用いて耐久寿命を測定した結果、第８図は強
度劣化した錫40wt％のサンプルの剥離面のオージェ分析
デプスプロファイル結果である。 100……シリコン基板,300……ニッケル膜,500……半
田。
を示すものであり、同図（ａ）はその上面図、同図
（ｂ）はそのａ−ａ線断面図、第２図は錫の含有量を変
化させた場合にパワー素子の裏面電極と半田接合部の耐
久寿命がどのように変化するかを示すデータ、第３図は
錫の含有量が20wt％の半田を用いたサンプルのオージェ
分析デプスプロファイル結果、第４図は錫の含有量を変
化させた場合の150℃、5000時間後のチタン界面の鉛の
析出量の関係図、第５図は錫の含有量を変化させた場合
の150℃、5000時間後の接合強度の関係図、第６図はア
ルゴンの圧力とニッケル膜中の密度との関係図、第７図
は半田の成分として錫（Sn）を40wt％、鉛（Pb）を60wt
％のものを用いて耐久寿命を測定した結果、第８図は強
度劣化した錫40wt％のサンプルの剥離面のオージェ分析
デプスプロファイル結果である。 100……シリコン基板,300……ニッケル膜,500……半
田。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/52 Ｅ
Claims (3)
- 【請求項１】半導体基板と、 該半導体基板の一主面上に形成され、（111）結晶面に
対する（200）結晶面のＸ線回折ピーク強度比が10％以
上であるニッケル膜と、 該ニッケル膜上に形成され、少なくとも錫および鉛を含
み、該錫の含有量が30重量％以下である半田と を備えることを特徴とする半導体装置。 - 【請求項２】半導体基板を用意する工程と、 放電ガスとしてのアルゴンガスの圧力を15mTorr以上に
した状態にてスパッタリングを行い、前記半導体基板の
一主面上にニッケル膜を形成する工程と、 少なくとも錫および鉛を含み、該錫の含有量が30重量％
以下である半田を、前記ニッケル膜上に形成する工程
と、 を備えることを特徴とする半導体装置の製造方法。 - 【請求項３】前記錫の含有量が20重量％以下である請求
項（２）記載の半導体装置の製造方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17122390A JPH07101736B2 (ja) | 1990-06-28 | 1990-06-28 | 半導体装置およびその製造方法 |
| EP19910108262 EP0463362B1 (en) | 1990-06-28 | 1991-05-22 | Semiconductor device having metallic layers |
| DE69122435T DE69122435T2 (de) | 1990-06-28 | 1991-05-22 | Halbleiteranordnung mit Metallschichten |
| US08/463,633 US5614291A (en) | 1990-06-28 | 1995-06-06 | Semiconductor device and method of manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17122390A JPH07101736B2 (ja) | 1990-06-28 | 1990-06-28 | 半導体装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0458561A JPH0458561A (ja) | 1992-02-25 |
| JPH07101736B2 true JPH07101736B2 (ja) | 1995-11-01 |
Family
ID=15919331
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17122390A Expired - Lifetime JPH07101736B2 (ja) | 1990-06-28 | 1990-06-28 | 半導体装置およびその製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5614291A (ja) |
| EP (1) | EP0463362B1 (ja) |
| JP (1) | JPH07101736B2 (ja) |
| DE (1) | DE69122435T2 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0784647B2 (ja) * | 1988-09-15 | 1995-09-13 | 日本電装株式会社 | ニッケル膜およびそれを形成するスパッタリング方法 |
| DE4139908A1 (de) * | 1991-12-04 | 1993-06-09 | Robert Bosch Gmbh, 7000 Stuttgart, De | Halbleiteranordnung mit metallschichtsystem sowie verfahren zur herstellung |
| SE512906C2 (sv) * | 1998-10-02 | 2000-06-05 | Ericsson Telefon Ab L M | Förfarande vid lödning av ett halvledarchip samt RF-power transistor för genomförande därav |
| JP2003069019A (ja) * | 2001-08-29 | 2003-03-07 | Toshiba Corp | 半導体装置およびその製造方法 |
| US8390131B2 (en) * | 2004-06-03 | 2013-03-05 | International Rectifier Corporation | Semiconductor device with reduced contact resistance |
| US7678680B2 (en) * | 2004-06-03 | 2010-03-16 | International Rectifier Corporation | Semiconductor device with reduced contact resistance |
| CN102522326B (zh) * | 2011-12-14 | 2014-09-24 | 杭州立昂微电子股份有限公司 | 一种适于丝网印刷的半导体分立器件背面金属的生产方法 |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3461054A (en) * | 1966-03-24 | 1969-08-12 | Bell Telephone Labor Inc | Cathodic sputtering from a cathodically biased target electrode having an rf potential superimposed on the cathodic bias |
| US3516915A (en) * | 1968-05-01 | 1970-06-23 | Bell Telephone Labor Inc | Sputtering technique |
| US3886585A (en) * | 1973-07-02 | 1975-05-27 | Gen Motors Corp | Solderable multilayer contact for silicon semiconductor |
| US3945903A (en) * | 1974-08-28 | 1976-03-23 | Shatterproof Glass Corporation | Sputter-coating of glass sheets or other substrates |
| IT1075077B (it) * | 1977-03-08 | 1985-04-22 | Ates Componenti Elettron | Metodo pr realizzare contatti su semiconduttori |
| JPS5654046A (en) * | 1979-10-08 | 1981-05-13 | Hitachi Ltd | Semiconductor device |
| JPS586143A (ja) * | 1981-07-02 | 1983-01-13 | Matsushita Electronics Corp | 半導体装置 |
| US4486511A (en) * | 1983-06-27 | 1984-12-04 | National Semiconductor Corporation | Solder composition for thin coatings |
| US4513905A (en) * | 1983-07-29 | 1985-04-30 | The Perkin-Elmer Corporation | Integrated circuit metallization technique |
| US4588343A (en) * | 1984-05-18 | 1986-05-13 | Varian Associates, Inc. | Workpiece lifting and holding apparatus |
| EP0266205B1 (en) * | 1986-10-31 | 1993-12-15 | Nippondenso Co., Ltd. | Semiconductor device constituting bipolar transistor |
| JPH0687464B2 (ja) * | 1986-12-17 | 1994-11-02 | 日本電装株式会社 | アルミニウム合金配線装置およびその製造方法 |
| US4840302A (en) * | 1988-04-15 | 1989-06-20 | International Business Machines Corporation | Chromium-titanium alloy |
| JPH0216789A (ja) * | 1988-07-04 | 1990-01-19 | Nec Corp | プリント板外周トリミング方法及び装置 |
| JPH0784647B2 (ja) * | 1988-09-15 | 1995-09-13 | 日本電装株式会社 | ニッケル膜およびそれを形成するスパッタリング方法 |
-
1990
- 1990-06-28 JP JP17122390A patent/JPH07101736B2/ja not_active Expired - Lifetime
-
1991
- 1991-05-22 EP EP19910108262 patent/EP0463362B1/en not_active Expired - Lifetime
- 1991-05-22 DE DE69122435T patent/DE69122435T2/de not_active Expired - Lifetime
-
1995
- 1995-06-06 US US08/463,633 patent/US5614291A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| DE69122435D1 (de) | 1996-11-07 |
| US5614291A (en) | 1997-03-25 |
| DE69122435T2 (de) | 1997-02-13 |
| JPH0458561A (ja) | 1992-02-25 |
| EP0463362A3 (en) | 1992-11-19 |
| EP0463362B1 (en) | 1996-10-02 |
| EP0463362A2 (en) | 1992-01-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US2959501A (en) | Silicon semiconductor device and method of producing it | |
| JPH07101736B2 (ja) | 半導体装置およびその製造方法 | |
| JPWO1994014190A1 (ja) | 半田接合用表面処理構造体及びそれを用いた無フラックス半田付方法 | |
| JP2893723B2 (ja) | オーミック電極の製造方法 | |
| US3850688A (en) | Ohmic contact for p-type group iii-v semiconductors | |
| JP2878887B2 (ja) | 半導体電極構造体 | |
| JPH06252091A (ja) | 半導体装置およびその製造方法 | |
| US5481137A (en) | Semiconductor device with improved immunity to contact and conductor defects | |
| JPH09213719A (ja) | 半導体基体を支持板上にろう接する方法 | |
| JP2687017B2 (ja) | ショットキバリア半導体装置 | |
| JPH084095B2 (ja) | 半導体装置の製造方法 | |
| JP2867595B2 (ja) | ▲ＩＩＩ▼―Ｖ族化合物半導体のｐ層への電極形成方法 | |
| JP2005026612A (ja) | 半導体装置 | |
| JP2518065B2 (ja) | 半導体素子の製造方法 | |
| JPS61256766A (ja) | 化合物半導体用電極 | |
| JP2578759B2 (ja) | 半導体装置 | |
| JPS607175A (ja) | ３−５化合物半導体素子の電極構造 | |
| JPH07115185A (ja) | 半導体の電極 | |
| JPS62234369A (ja) | ３−ｖ族化合物半導体素子の電極構造 | |
| JPS58154252A (ja) | リ−ドフレ−ム | |
| JPS61156825A (ja) | 半導体装置 | |
| JPH02264474A (ja) | 半導体装置の電極 | |
| JPS56144559A (en) | Compound semiconductor element | |
| JPS59208758A (ja) | 複合半導体装置用半導体素子 | |
| JPH029119A (ja) | オーミック電極の形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101101 Year of fee payment: 15 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101101 Year of fee payment: 15 |