JPH0458561A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法

Info

Publication number
JPH0458561A
JPH0458561A JP2171223A JP17122390A JPH0458561A JP H0458561 A JPH0458561 A JP H0458561A JP 2171223 A JP2171223 A JP 2171223A JP 17122390 A JP17122390 A JP 17122390A JP H0458561 A JPH0458561 A JP H0458561A
Authority
JP
Japan
Prior art keywords
solder
tin
lead
nickel film
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2171223A
Other languages
English (en)
Other versions
JPH07101736B2 (ja
Inventor
Ichiji Kondo
市治 近藤
Yoshiaki Inaguma
稲熊　義明
Zenji Sakamoto
善次 坂本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
NipponDenso Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NipponDenso Co Ltd filed Critical NipponDenso Co Ltd
Priority to JP17122390A priority Critical patent/JPH07101736B2/ja
Priority to EP19910108262 priority patent/EP0463362B1/en
Priority to DE69122435T priority patent/DE69122435T2/de
Publication of JPH0458561A publication Critical patent/JPH0458561A/ja
Priority to US08/463,633 priority patent/US5614291A/en
Publication of JPH07101736B2 publication Critical patent/JPH07101736B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
    • H10W20/482—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes for individual devices provided for in groups H10D8/00 - H10D48/00, e.g. for power transistors
    • H10W20/484—Interconnections having extended contours, e.g. pads having mesh shape or interconnections comprising connected parallel stripes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/20—Conductive package substrates serving as an interconnection, e.g. metal plates
    • H10W70/24—Conductive package substrates serving as an interconnection, e.g. metal plates characterised by materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/019—Manufacture or treatment of bond pads
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/30—Die-attach connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/073—Connecting or disconnecting of die-attach connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/073—Connecting or disconnecting of die-attach connectors
    • H10W72/07331—Connecting techniques
    • H10W72/07336—Soldering or alloying
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/30—Die-attach connectors
    • H10W72/351—Materials of die-attach connectors
    • H10W72/352—Materials of die-attach connectors comprising metals or metalloids, e.g. solders
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/59—Bond pads specially adapted therefor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/874—On different surfaces
    • H10W72/884—Die-attach connectors and bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/931—Shapes of bond pads
    • H10W72/934—Cross-sectional shape, i.e. in side view
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/951—Materials of bond pads
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/736—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked lead frame, conducting package substrate or heat sink
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S428/00—Stock material or miscellaneous articles
    • Y10S428/901—Printed circuit
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24917—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including metal layer

Landscapes

  • Die Bonding (AREA)
  • Physical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体装置の裏面電極に半田を形成したもの
に係わり、半導体装置にパワー素子を形成したものに有
効に使用できるものである。
〔従来技術〕
従来、いわゆる裏面電極にスパッタリング法により形成
したニッケル膜を有する半導体装置においては、強い膜
応力が発生し、ウェハの反り、接合強度の低下が生じる
という問題があり、本出願人はこの問題を改善するため
に１．先に特願平１−１８３５０２号を提案した。特願
平１−１８３５０２号に示される技術は、放電ガスとし
てのアルゴンガスの圧力を１５ｍＴｏｒｒ以上にした状
態にてスパッタリングを行うことにより、（ＩＩＩ）結
晶面に対する（２００）結晶面のＸ線回折ピーク強度比
が１０％以上である低応力のニッケル膜を形成し、ウェ
ハの反り低減、接合強度向上を可能にするものである。
〔発明が解決しようとする課題〕
しかしながら、特願平１−１８３５０２号に示される技
術のようにアルゴンガスの圧力を高圧にすると、第６図
に示すようにニッケル膜の密度が低減している為に、こ
のニッケル膜上に裏面電極接合用の半田を形成すると半
田中の錫・鉛のニッケル膜への拡散が速くなり、その結
果強度劣化が発生するという問題点を有していた。第７
図は半田の成分として錫（Ｓｎ）を４０ｗｔ％、鉛（Ｐ
ｂ）を６０ｗｔ％のものを用いて耐久寿命を測定した結
果であり、この図からアルゴンガスの圧力が１５ｍＴｏ
ｒｒ以上になると耐久寿命が極端に劣化していることが
わかる。この理由として以下の事が推定される。第８図
に強度劣化した錫４０ｗｔ％のサンプルの剥離面のオー
ジェ分析デプスプロファイル結果をしめす。この結果か
られかることは錫４０　ｗ　ｔ％のサンプルの剥離面は
、基板であるシリコンとニッケル膜との間に形成したチ
タン膜と、半田の鉛との間であり、鉛が鍋中に固溶した
状態で存在し、それが高温放置試験によりニッケル膜中
を拡散通過し、チタン膜との界面に到達し、チタン中に
鉛が拡散しにくいことからこの部分が強度劣化したもの
と考えられる。
このように強度劣化する可能性のある構造を有する装置
を、例えば、車載用の半導体装置として採用する場合に
は、車載用では使用環境温度が高い（１００°Ｃ以上）
ので、半田の拡散による強度劣化は情実な問題である。
そこで本発明は、上記の問題点に鑑みて成されたもので
あって、半導体装置の裏面電極に、アルゴンガスの圧力
を１５ｍＴｏｒｒ以上にした状態にてスパッタリングを
行うことによりニッケル膜を形成したものにおいて、接
合強度が高い半田を形成した長寿命の半導体装置および
その製造方法を提供するものである。
（課題を解決するための手段〕 上記目的を達成するために、本発明の半導体装置は、半
導体基板と、該半導体基板の一主面上に形成され、（１
１１）結晶面に対する（２００）結晶面のＸ線回折ピー
ク強度比が１０％以上であるニッケル膜と、該ニッケル
膜上に形成され、少な（とも錫および鉛を含み、該錫の
含有量が３０重量％以下である半田とを備えることを特
徴としている。
又、本発明の半導体装置の製造方法は、半導体基板を用
意する工程と、放電ガスとしてのアルゴンガスの圧力を
１５ｍＴｏｒｒ以上にした状態にてスパッタリングを行
い、前記半導体基板の一主面上にニッケル膜を形成する
工程と、少なくとも錫および鉛を含み、該錫の含有量が
３０重量％以下である半田を、前記ニッケル膜上に形成
する工程とを備えることを特徴としている。
又、錫の含有量を２０重量％以下としてもよい。
〔実施例］ 以下、本発明を図面に示す実施例を用いて詳細に説明す
る。
第１図は本発明の一実施例により形成される半導体装置
を示すものであり、同図（ａ）はその上面図、同図（ｂ
）はそのａ−ａ線断面図を示している。以下、この半導
体装置の形成工程を順に説明する。先ず、半導体基板で
あるシリコン基板１００内に周知の手法によりパワー（
ｔカ用）素子としてのダーリントン接続したバイポーラ
型トランジスタを形成する。その具体的な工程は省略す
るが、図中、ｌは低抵抗コレクタ層、２は高抵抗コレク
タ層であり、これらにより前段および後段のコレクタ領
域を構成している。３は前段トランジスタのベース領域
、４は前段トランジスタのエミッタ領域、５は後段トラ
ンジスタのベース領域１，６は後段トランジスタのエミ
ッタ領域である。７は前段ベースの表面電極、８は前段
エミッタ領域４および後段ベース領域５の表面電極であ
りその両者を電気接続している。、９は後段エミッタの
表面電極である。
１０はＰＮ接合を保護するためにシリコン基板１００の
主表面に形成されたシリコン酸化膜、１１は表面保護膜
である。尚、このような構造の詳細については、例えば
、特開昭６３−１１４２５９号公報に開示されている。
次に、このトランジスタの裏面電極を形成する。
先ず、シリコンとの接合を強固なものにするために、シ
リコン基板１００の裏面に約２５００１の厚さのチタン
（Ｔｉ）膜２００をスパッタリングにより形成する。そ
して、そのチタン膜２００上に、特願平１−１８３５０
２号に示される技術と同様にして約６０００人のニッケ
ル（Ｎｉ）膜３００を形成する。即ち、例えばＶａｒｉ
ａｎ社製（ＸＭ−８）のＤＣ平行平板型マグネトロンス
パッタリング装置を用いて、ニッケルを含むターゲット
を用い、シリコン基板１００の基板温度を１００〜２５
０℃に保ち、放電ガスとしてのアルゴン（Ａｒ）の圧力
を１５ｍＴｏｒｒ以上にした状態にてスパッタリングを
行う。
次に、このニッケル膜３００上に、ニッケルの酸化防止
のためにスパッタリングにより約５００人の金（Ａｕ）
Ｍ２Ｏ３を形成する。このようにしてトランジスタの裏
面（コレクタ）電極を構成するチタン膜２００、ニッケ
ル膜３００および金膜４００が形成される。
こうした上で、この裏面電極をヒートシンク（放熱板）
等のリードフレーム６００に電気接続するために半田５
００を形成する。この半田５００の材質は錫（Ｓｎ）お
よび鉛（Ｐｂ）より成り、錫の含有量は３０ｗｔ％以下
の例えば２０ｗｔ％のものを使用しており、このような
材質の半田のリボンを定寸にカットして金膜４００とリ
ードフレーム６００との間に介在させて熱水素中で半田
付けを行う。
そこで、このようにして形成された装置の作用・効果を
以下に説明する。
第２図は錫の含有量を変化させた場合にパワー素子の裏
面電極と半田接合部の耐久寿命がどのように変化するか
を示すデータであり、横軸に錫の含有量と鉛の含有量を
、縦軸に耐久寿命をとっている。尚、この耐久試験方法
は半導体基板にパワー素子を形成した場合に半田が晒さ
れる最高温度あたりの１５０℃高温放置試験である。こ
の第２図より、錫の含有量が３０ｗｔ％以下になると極
端に耐久寿命が延びており約１００００時間以上にも達
している。このような耐久寿命時間は一般的な自動車の
走行時間の寿命を上回る充分な時間であり、自動車用の
半導体装置として問題無（使用出来るものである。そし
て、上記の実施例においても、錫の含有量が２０ｗｔ％
の半田を用いているので耐久寿命が充分に長くなるとい
う効果がある。尚、第２図の測定は垂直引っ張り強度試
験を行ったものであり、強度劣化が発生したものを耐久
寿命とした。また、高温放置試験方法は、恒温槽内、大
気圧中、ヒートシンク上に半田付けしたものをＡ１ケー
スの中に設置してその中にシリコーンゲルを充填した状
態で放置したものである。
次に、錫の含有量が３０ｗｔ％以下になると極端に耐久
寿命が延びる理由を第３図〜第５図を用いて説明する。
第３図は錫の含有量が２０ｗｔ％の半田を用いたサンプ
ルのオージェ分析デプスプロファイル結果であり、この
図から錫の含有量を２０ｗｔ％にするとチタン界面には
鉛が存在していないことが分かる。これは錫の含有量を
充分少なくすると鉛が湯中に充分固溶できなくなり、た
とえ高温に放置したとしても鉛がニッケル膜中を充分拡
散通過することができず、チタン膜との界面に到達でき
なくなった為であると推察出来、その結果、強度劣化し
ていないものと思われる。この考察が正しいであろうこ
とは第４図の錫の含有量を変化させた場合の１５０℃、
５０００時間後のチタン界面の鉛の析出量の関係図、お
よび第５図の錫の含有量を変化させた場合の１５０℃、
５０００時間後の接合強度の関係図からもわかる。
第４図によると、錫の含有量が３０ｗｔ％以下になると
極端に鉛の析出量が低減しており、それに対応して第５
図では接合強度が向上しているのがわかる。尚、第５図
において、黒丸（・）プロットはチタンと鉛の間で剥離
したものを示しており、白丸（０）プロットはシリコン
が母材割れを生じた事、即ち、鉛がチタンとニッケルと
の間に介在せずチタンと鉛の間では剥離しなかったもの
を示している。
尚、第２図および第４図から、錫の含有量が２０ｗｔ％
以下になると、鉛の析出量がほぼ０となり耐久寿命がほ
ぼ飽和するので、１５０°Ｃの高温放置試験においては
最も望ましい錫の含有量範囲である。
以上、本発明を上記実施例を用いて説明したが、本発明
はそれに限定されることなく、その主旨を逸脱しない限
り例えば以下に示す如く種々変形可能である。
（１）上記実施例では、発明の前提条件として、放電ガ
スとしてのアルゴンガスの圧力を１５ｍＴ。
ｒｒ以上にした状態にてスパッタリングを行い、シリコ
ン基板の一主面上にニッケル膜を形成することを述べて
いるが、特願平１−１８３５０２号に示されているよう
に、放電ガスとしてのアルゴンガスの圧力を１５ｍＴｏ
ｒｒ以上にした状態にてスパッタリングを行うと、（１
１１）結晶面に対する（２００）結晶面のＸ線回折ピー
ク強度比が１０％以上であるニッケル膜が形成されるこ
とから、上記実施例のような製法的な前提条件の代わり
にこのような構造的な前提条件を限定した構成であって
も良い。
又、アルゴンガスの圧力の上限値についても、特願平１
−１８３５０２号に示されているように、比抵抗の値を
考慮して２５ｍＴｏｒｒとしても良い。
（２）半導体基板（シリコン基板１００）とニッケル膜
３００との間に形成されるチタン膜２００については、
チタンの代わりに例えばクロムあるいはバナジウム等の
膜であっても良（、又、この膜を省略して半導体基板上
に直接ニッケル膜を形成しても良い。
（３）ニッケルＷＡ３００と半田５００との間に形成さ
れる金膜４００については、金に代わりに例えば銀等の
膜であっても良く、又、この膜を省略してニッケルＩ！
！３００上に直接半田５００を形成しても良い。
（４）半田５００の材質としては、少な（とも錫および
鉛を含むことは必須要件であるが、これらの他に添加元
素として例えば銀、アンチモン、インジウム、ビスマス
、銅等を含んでいても良い。
（５）半田の接合方法としては、熱水素中での半田付は
方法の他に、熱板式半田付は方法を採用しても良い。
又、スパッタリング装置としては平行平板型の他にシリ
ンダー型であっても良い。
（６）半導体基板内に形成するパワー素子として、ＤＭ
Ｏ５，ＩＧＢＴ等の素子であっても良い。
〔発明の効果〕
以上述べたように、本発明によると、少なくとも錫およ
び鉛を含み、該錫の含有量が３０重量％以下である半田
を、ニッケル膜上に形成しているので、接合強度が高く
なり、長寿命の半導体装置を提供できるという効果があ
る。
【図面の簡単な説明】
第１図は本発明の一実施例により形成される半導体装置
を示すものであり、同図（ａ）はその上面図、同図蔓）
はそのａ−ａ線断面図、第２図は錫の含有量を変化させ
た場合にバワニ素子の裏面電極と半田接合部の耐久寿命
がどのように変化するかを示すデータ、第３図は錫の含
有量が２０ｗｔ％の半田を用いたサンプルのオージェ分
析デプスプロファイル結果、第４図は錫の含有量を変化
させた場合の１５０℃、５０００時間後のチタン界面の
鉛の析出量の関係図、第５図は錫の含有量を変化させた
場合の１５０°Ｃ１５０００時間後の接合強度の関係図
、第６図はアルゴンの圧力とニッケル膜中の密度との関
係図、第７図は半田の成分として錫（Ｓｎ）を４０ｗｔ
％、鉛（Ｐｂ）を６０ｗｔ％のものを用いて耐久寿命を
測定した結果、第８図は強度劣化した錫４０ｗｔ％のサ
ンプルの剥離面のオージェ分析デプスプロファイル結果
である。 ００・・・シリコン基板。 ３００・・・ニッケル膜。 ５００・・・半田。

Claims (3)

    【特許請求の範囲】
  1. （１）半導体基板と、 該半導体基板の一主面上に形成され、（１１１）結晶面
    に対する（２００）結晶面のＸ線回折ピーク強度比が１
    ０％以上であるニッケル膜と、該ニッケル膜上に形成さ
    れ、少なくとも錫および鉛を含み、該錫の含有量が３０
    重量％以下である半田と を備えることを特徴とする半導体装置。
  2. （２）半導体基板を用意する工程と、 放電ガスとしてのアルゴンガスの圧力を１５ｍＴｏｒｒ
    以上にした状態にてスパッタリングを行い、前記半導体
    基板の一主面上にニッケル膜を形成する工程と、 少なくとも錫および鉛を含み、該錫の含有量が３０重量
    ％以下である半田を、前記ニッケル膜上に形成する工程
    と、 を備えることを特徴とする半導体装置の製造方法。
  3. （３）前記錫の含有量が２０重量％以下である請求項（
    ２）記載の半導体装置の製造方法。
JP17122390A 1990-06-28 1990-06-28 半導体装置およびその製造方法 Expired - Lifetime JPH07101736B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP17122390A JPH07101736B2 (ja) 1990-06-28 1990-06-28 半導体装置およびその製造方法
EP19910108262 EP0463362B1 (en) 1990-06-28 1991-05-22 Semiconductor device having metallic layers
DE69122435T DE69122435T2 (de) 1990-06-28 1991-05-22 Halbleiteranordnung mit Metallschichten
US08/463,633 US5614291A (en) 1990-06-28 1995-06-06 Semiconductor device and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17122390A JPH07101736B2 (ja) 1990-06-28 1990-06-28 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JPH0458561A true JPH0458561A (ja) 1992-02-25
JPH07101736B2 JPH07101736B2 (ja) 1995-11-01

Family

ID=15919331

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17122390A Expired - Lifetime JPH07101736B2 (ja) 1990-06-28 1990-06-28 半導体装置およびその製造方法

Country Status (4)

Country Link
US (1) US5614291A (ja)
EP (1) EP0463362B1 (ja)
JP (1) JPH07101736B2 (ja)
DE (1) DE69122435T2 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0784647B2 (ja) * 1988-09-15 1995-09-13 日本電装株式会社 ニッケル膜およびそれを形成するスパッタリング方法
DE4139908A1 (de) * 1991-12-04 1993-06-09 Robert Bosch Gmbh, 7000 Stuttgart, De Halbleiteranordnung mit metallschichtsystem sowie verfahren zur herstellung
SE512906C2 (sv) 1998-10-02 2000-06-05 Ericsson Telefon Ab L M Förfarande vid lödning av ett halvledarchip samt RF-power transistor för genomförande därav
JP2003069019A (ja) * 2001-08-29 2003-03-07 Toshiba Corp 半導体装置およびその製造方法
US7678680B2 (en) * 2004-06-03 2010-03-16 International Rectifier Corporation Semiconductor device with reduced contact resistance
US8390131B2 (en) * 2004-06-03 2013-03-05 International Rectifier Corporation Semiconductor device with reduced contact resistance
CN102522326B (zh) * 2011-12-14 2014-09-24 杭州立昂微电子股份有限公司 一种适于丝网印刷的半导体分立器件背面金属的生产方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3461054A (en) * 1966-03-24 1969-08-12 Bell Telephone Labor Inc Cathodic sputtering from a cathodically biased target electrode having an rf potential superimposed on the cathodic bias
US3516915A (en) * 1968-05-01 1970-06-23 Bell Telephone Labor Inc Sputtering technique
US3886585A (en) * 1973-07-02 1975-05-27 Gen Motors Corp Solderable multilayer contact for silicon semiconductor
US3945903A (en) * 1974-08-28 1976-03-23 Shatterproof Glass Corporation Sputter-coating of glass sheets or other substrates
IT1075077B (it) * 1977-03-08 1985-04-22 Ates Componenti Elettron Metodo pr realizzare contatti su semiconduttori
JPS5654046A (en) * 1979-10-08 1981-05-13 Hitachi Ltd Semiconductor device
JPS586143A (ja) * 1981-07-02 1983-01-13 Matsushita Electronics Corp 半導体装置
US4486511A (en) * 1983-06-27 1984-12-04 National Semiconductor Corporation Solder composition for thin coatings
US4513905A (en) * 1983-07-29 1985-04-30 The Perkin-Elmer Corporation Integrated circuit metallization technique
US4588343A (en) * 1984-05-18 1986-05-13 Varian Associates, Inc. Workpiece lifting and holding apparatus
EP0266205B1 (en) * 1986-10-31 1993-12-15 Nippondenso Co., Ltd. Semiconductor device constituting bipolar transistor
JPH0687464B2 (ja) * 1986-12-17 1994-11-02 日本電装株式会社 アルミニウム合金配線装置およびその製造方法
US4840302A (en) * 1988-04-15 1989-06-20 International Business Machines Corporation Chromium-titanium alloy
JPH0216789A (ja) * 1988-07-04 1990-01-19 Nec Corp プリント板外周トリミング方法及び装置
JPH0784647B2 (ja) * 1988-09-15 1995-09-13 日本電装株式会社 ニッケル膜およびそれを形成するスパッタリング方法

Also Published As

Publication number Publication date
EP0463362B1 (en) 1996-10-02
US5614291A (en) 1997-03-25
EP0463362A2 (en) 1992-01-02
DE69122435T2 (de) 1997-02-13
EP0463362A3 (en) 1992-11-19
JPH07101736B2 (ja) 1995-11-01
DE69122435D1 (de) 1996-11-07

Similar Documents

Publication Publication Date Title
JPS6226593B2 (ja)
JPH10163467A (ja) 半導体装置及び電極形成方法
US3754168A (en) Metal contact and interconnection system for nonhermetic enclosed semiconductor devices
JPH07101736B2 (ja) 半導体装置およびその製造方法
JP3968000B2 (ja) 太陽電池素子の形成方法
JP2802615B2 (ja) 半導体基体を支持板上にろう接する方法
JP2687017B2 (ja) ショットキバリア半導体装置
DE1816748A1 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
JPS5858777A (ja) 半導体素子の製造方法
KR100742672B1 (ko) 반도체용 합금재료, 그 합금재료를 사용한 반도체 칩 및제조방법
KR0146356B1 (ko) 브레이징재
JP3968001B2 (ja) 太陽電池素子の形成方法
JP2005026612A (ja) 半導体装置
JP5336086B2 (ja) 半導体デバイスの製造方法
JP2004179333A (ja) 太陽電池素子の形成方法
JPS61256766A (ja) 化合物半導体用電極
JPH0793329B2 (ja) 半導体ペレツトの固定方法
JPH01313946A (ja) 半導体装置の製造方法
JPS5941867A (ja) 貫通穴を有するセラミックス部品の製造方法
JPS60143636A (ja) 電子部品
JP2004179334A (ja) 太陽電池素子の形成方法
JPH07115185A (ja) 半導体の電極
Scott-Monck et al. Development of processing procedures for advanced silicon solar cells
JPS63289956A (ja) ショットキ・バリア・ダイオ−ドの製造方法
JPH03148847A (ja) 半導体素子の製造方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101101

Year of fee payment: 15

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101101

Year of fee payment: 15