JPS6120145A - マイクロプロセツサ動作解析装置 - Google Patents
マイクロプロセツサ動作解析装置Info
- Publication number
- JPS6120145A JPS6120145A JP59141169A JP14116984A JPS6120145A JP S6120145 A JPS6120145 A JP S6120145A JP 59141169 A JP59141169 A JP 59141169A JP 14116984 A JP14116984 A JP 14116984A JP S6120145 A JPS6120145 A JP S6120145A
- Authority
- JP
- Japan
- Prior art keywords
- program
- microprocessor
- bus
- under test
- system under
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/26—Functional testing
- G06F11/261—Functional testing by simulating additional hardware, e.g. fault simulation
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/36—Prevention of errors by analysis, debugging or testing of software
- G06F11/362—Debugging of software
- G06F11/3648—Debugging of software using additional hardware
- G06F11/3652—Debugging of software using additional hardware in-circuit-emulation [ICE] arrangements
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明はマイクロプロセッサを使用した電子機器のソフ
トウェアおよびハードウェアのデバッグのために使用さ
れる動作解析装置（エミュレータともいう）に関する。
トウェアおよびハードウェアのデバッグのために使用さ
れる動作解析装置（エミュレータともいう）に関する。
これら電子機器のソフトウェアおよびハードウェアのデ
バッグを行うために、電子機器に使用されているマイク
ロプロセッサの内部および外部に有する、プログラムや
データを記憶するためのメモリや、あるいは、各種のデ
ータ等を一時的に保持するためのレジスタに記憶された
内容を読出したり、変更したりしたい場合がある。これ
らの読出しまたは変更の機能は一般には電子機器に使用
されているマイクロプロセッサ自身が有する制御信号で
ある割込み信号およびそのマイクロプロセッサの動作を
一時停止せしめる信号を利用して行っているが、本発明
はこのような割込み信号およびマイクロプロセッサの動
作を一時停止せしめる信号を利用せずに読み出しまたは
変更の機能を達成せしめ、電子機器のデバッグを行わし
めようとする動作解析装置に関する。
バッグを行うために、電子機器に使用されているマイク
ロプロセッサの内部および外部に有する、プログラムや
データを記憶するためのメモリや、あるいは、各種のデ
ータ等を一時的に保持するためのレジスタに記憶された
内容を読出したり、変更したりしたい場合がある。これ
らの読出しまたは変更の機能は一般には電子機器に使用
されているマイクロプロセッサ自身が有する制御信号で
ある割込み信号およびそのマイクロプロセッサの動作を
一時停止せしめる信号を利用して行っているが、本発明
はこのような割込み信号およびマイクロプロセッサの動
作を一時停止せしめる信号を利用せずに読み出しまたは
変更の機能を達成せしめ、電子機器のデバッグを行わし
めようとする動作解析装置に関する。
（従来の技術）
従来の動作解析装置では、一般には、デバッグの際に電
子機器である被測定システムに使用されているマイクロ
プロセッサの内部のレジスタに記憶された値およびマイ
クロプロセッサの内部および外部に備えられているメモ
リに記憶された値が所定の値になっているか否かを確認
するために読出したり、また、所定の値でない場合には
、その部分を所定の値に変更し、その後に続くプログラ
ムを続行せしめていた。このような読出しや変更を行わ
せるプログラムは動作解析装置に内蔵されており、被測
定システムのプログラムとは別個のものである。
子機器である被測定システムに使用されているマイクロ
プロセッサの内部のレジスタに記憶された値およびマイ
クロプロセッサの内部および外部に備えられているメモ
リに記憶された値が所定の値になっているか否かを確認
するために読出したり、また、所定の値でない場合には
、その部分を所定の値に変更し、その後に続くプログラ
ムを続行せしめていた。このような読出しや変更を行わ
せるプログラムは動作解析装置に内蔵されており、被測
定システムのプログラムとは別個のものである。
従来の動作解析装置では、これらのレジスタやメモリの
読出しや変更を行わせるために、被測定システムに使用
されているマイクロプロセッサの有する割込み端子に動
作解析装置から割込要求信号を印加し、それに対する被
測定システムに使用されているマイクロプロセッサの応
答信号を受けて、その応答信号に同期して被測定システ
ムに使用されているマイクロプロセッサのバスを動作解
析装置のバスに切換えて、動作解析装置の有する読出し
や変更のだめのプログラムを被測定システムに実行せし
めていた。
読出しや変更を行わせるために、被測定システムに使用
されているマイクロプロセッサの有する割込み端子に動
作解析装置から割込要求信号を印加し、それに対する被
測定システムに使用されているマイクロプロセッサの応
答信号を受けて、その応答信号に同期して被測定システ
ムに使用されているマイクロプロセッサのバスを動作解
析装置のバスに切換えて、動作解析装置の有する読出し
や変更のだめのプログラムを被測定システムに実行せし
めていた。
しかし、被測定ンステムのプログラムが、割込を禁止す
るようになっている場合には、従来の動作解析装置から
の割込要求信号を受けつけないし、同様に、被測定シス
テムに使用されているマイクロプロセッサに割込信号端
子が付いていない場合は、割込要求信号を印加すること
もできず、レジスタおよびメモリの読出しや変更のため
のプログラムを実行させることができないという問題が
あった。
るようになっている場合には、従来の動作解析装置から
の割込要求信号を受けつけないし、同様に、被測定シス
テムに使用されているマイクロプロセッサに割込信号端
子が付いていない場合は、割込要求信号を印加すること
もできず、レジスタおよびメモリの読出しや変更のため
のプログラムを実行させることができないという問題が
あった。
（発明が解決しようとする問題点）
本発明はこれらの問題を解決するためになされタモノで
、被測定システムのプログラムが割込を禁止するものと
なっている場合や、被測定システムに使用されているマ
イクロプロセッサに割込信号端子がなく、割込信号を印
加することができないような場合であっても、動作解析
装置の有する読出しや変更のだめのプログラムを被測定
システムに実行せしめることによって前記問題点を解決
せんとするものである。
、被測定システムのプログラムが割込を禁止するものと
なっている場合や、被測定システムに使用されているマ
イクロプロセッサに割込信号端子がなく、割込信号を印
加することができないような場合であっても、動作解析
装置の有する読出しや変更のだめのプログラムを被測定
システムに実行せしめることによって前記問題点を解決
せんとするものである。
（問題点を解決するための手段）
動作解析装置の有する読出しや変更のためのプログラム
を、割込信号を受は付けない被測定システムに実行せし
めるために、本発明では割込機能を用いないで、読出し
や変更を行わせるものである０ （作 用） そのために本発明においては、被測定システムの制御信
号を使用しないで、被測定システムのアドレスバス、デ
ータバス、コントロールパス全動作解析装置側に切換え
接続することによって、動作解析装置の保有する読出し
ゃ変更のためのプログラムを被測定システムに実行せし
め、デバッグを行うものである。
を、割込信号を受は付けない被測定システムに実行せし
めるために、本発明では割込機能を用いないで、読出し
や変更を行わせるものである０ （作 用） そのために本発明においては、被測定システムの制御信
号を使用しないで、被測定システムのアドレスバス、デ
ータバス、コントロールパス全動作解析装置側に切換え
接続することによって、動作解析装置の保有する読出し
ゃ変更のためのプログラムを被測定システムに実行せし
め、デバッグを行うものである。
（実施例）
以下、第１図により本発明の一実施例につき説明する。
１０は被測定システムでマイクロプロセッサやメモリを
含んでいる。１１はマイクロプロセッサでその内部には
レジスタおよびメモリを含んでいる。
含んでいる。１１はマイクロプロセッサでその内部には
レジスタおよびメモリを含んでいる。
１２ハ被測定システム１０のマイクロプロセッサが実行
している被測定システム１０に内蔵されているプログラ
ムメモリからの命令などであってバス３ｏを通して印加
される命令でたとえば３バイトからなる命令のうちの第
１バイト目を検出し出力するＭ１検出回路、１３は被測
定システム１０の内蔵するプログラムの実行を停止せし
めるためのストップ信号が入力されたとき、その直後に
加えられる被測定システム１０に内蔵するプログラムメ
モリからの命令の第１バイト目のアドレス（番地）を記
憶し、のちに印加されるスタート信号によって、被測定
システム１０の内蔵プログラムの実行停止をしたアドレ
スに戻ってその後の内蔵プログラムを実行するためのそ
の戻るべきアドレスを送出する戻り番地記憶回路、１４
はストップ信号が印加されてその直後にＭ１検出回路１
２の出力；グ印加されたとき、その瞬間におけるマイク
ロプロセッサ１〕のレジスタに記録されている値を記憶
し、のちにスタート信号が印加されたとき、その値を出
力してストップ信号の印すロされた瞬間の状態にマイク
ロプロセッサ１１を戻すための回路、１５はマイクロプ
ロセッサ１１の内部のレジスタおよびメモリと外部のメ
モリの値を読出したり変更したりする動作解析のだめの
プログラムを記憶せしめておくコントロールプログラム
回路、１６は被測定システム１０に内蔵するプログラム
を実行していない状態であってマイクロプロセッサ１１
のレジスタに変化をもたらすことがないようにするため
の疑似停止状態をつくり出すためのプログラムを記憶せ
しめておくアイドルプログラム回路、１７はストップ信
号あるいはスタート信号が入力されたとき、Ｍ１検出回
路１２からの信号に同期してマイクロプロセッサ１１の
データバス３１、アドレスバス３２、コントロールバス
３３からなるバス３０を被測定システム１０側へ接続し
たりあるいは動作解析装置内部へ切換えたりし、さらに
、コマンド信号が要求する動作解析装置の内蔵するプロ
グラムすなわちコントロールプログラム回路１５および
アイドルプログラム回路１６に記憶されたプログラムあ
るいは被測定システム１０の内蔵するプログラムへのジ
ャンプ命令を発生するバス切換・ジャンプ命令回路、２
１〜２８はバス切換・ジャンプ命令回路１７の信号によ
って動作するスイッチ、１８は１１〜１７．２１〜２８
．および３０〜３３を含む本発明に係る動作解析装置を
特徴ずけるエミュレータユニット部、１９ハ工ミユレー
タ本体部（参考資料；たとえば、岩通技報、パーソナル
μｐ−アナライザ ＭＡ −１００８の概要、発行所岩
崎通信機株式会社、発行昭和５５年１月１５日、Ｖｏｌ
、 １８、Ｎｏ、 ３．１８〜２３頁）であってエミュ
レータユニット部１８に対してストップ信号、スタート
信号、コマンド信号を送出し、エミュレータユニット部
１８とともに一体となって動作解析装置を構成している
。
している被測定システム１０に内蔵されているプログラ
ムメモリからの命令などであってバス３ｏを通して印加
される命令でたとえば３バイトからなる命令のうちの第
１バイト目を検出し出力するＭ１検出回路、１３は被測
定システム１０の内蔵するプログラムの実行を停止せし
めるためのストップ信号が入力されたとき、その直後に
加えられる被測定システム１０に内蔵するプログラムメ
モリからの命令の第１バイト目のアドレス（番地）を記
憶し、のちに印加されるスタート信号によって、被測定
システム１０の内蔵プログラムの実行停止をしたアドレ
スに戻ってその後の内蔵プログラムを実行するためのそ
の戻るべきアドレスを送出する戻り番地記憶回路、１４
はストップ信号が印加されてその直後にＭ１検出回路１
２の出力；グ印加されたとき、その瞬間におけるマイク
ロプロセッサ１〕のレジスタに記録されている値を記憶
し、のちにスタート信号が印加されたとき、その値を出
力してストップ信号の印すロされた瞬間の状態にマイク
ロプロセッサ１１を戻すための回路、１５はマイクロプ
ロセッサ１１の内部のレジスタおよびメモリと外部のメ
モリの値を読出したり変更したりする動作解析のだめの
プログラムを記憶せしめておくコントロールプログラム
回路、１６は被測定システム１０に内蔵するプログラム
を実行していない状態であってマイクロプロセッサ１１
のレジスタに変化をもたらすことがないようにするため
の疑似停止状態をつくり出すためのプログラムを記憶せ
しめておくアイドルプログラム回路、１７はストップ信
号あるいはスタート信号が入力されたとき、Ｍ１検出回
路１２からの信号に同期してマイクロプロセッサ１１の
データバス３１、アドレスバス３２、コントロールバス
３３からなるバス３０を被測定システム１０側へ接続し
たりあるいは動作解析装置内部へ切換えたりし、さらに
、コマンド信号が要求する動作解析装置の内蔵するプロ
グラムすなわちコントロールプログラム回路１５および
アイドルプログラム回路１６に記憶されたプログラムあ
るいは被測定システム１０の内蔵するプログラムへのジ
ャンプ命令を発生するバス切換・ジャンプ命令回路、２
１〜２８はバス切換・ジャンプ命令回路１７の信号によ
って動作するスイッチ、１８は１１〜１７．２１〜２８
．および３０〜３３を含む本発明に係る動作解析装置を
特徴ずけるエミュレータユニット部、１９ハ工ミユレー
タ本体部（参考資料；たとえば、岩通技報、パーソナル
μｐ−アナライザ ＭＡ −１００８の概要、発行所岩
崎通信機株式会社、発行昭和５５年１月１５日、Ｖｏｌ
、 １８、Ｎｏ、 ３．１８〜２３頁）であってエミュ
レータユニット部１８に対してストップ信号、スタート
信号、コマンド信号を送出し、エミュレータユニット部
１８とともに一体となって動作解析装置を構成している
。
以下この動作状態について説明する。
電源投入後、バス切換・ジャンプ命令回路１７け、マイ
クロプロセッサ１１に被測定システム１０のプログラム
を実行させるためにスイッチ２１および２２をオンにし
、他のスイッチ２３〜２８をオフにする。
クロプロセッサ１１に被測定システム１０のプログラム
を実行させるためにスイッチ２１および２２をオンにし
、他のスイッチ２３〜２８をオフにする。
この状態における期間を期間Ｔ１とし、これらスイッチ
のオンオフの状況を第２図に示す。
のオンオフの状況を第２図に示す。
期間ＴＩにおいては、Ｍ１検出回路１２は常時被測定シ
ステム１０に内蔵されているプログラムメモリからの命
令であって、たとえば、３バイトからなる命令のうちの
第１バイト目を検出し、その信号をバス切換回路１７に
送出する〇 ストップ信号がバス切換・ジャンプ命令回路１７に印加
されると、バス切換・ジャンプ命令回路１７はその直後
に受けたＭ１検出回路１２からの信号により、戻り番地
記憶回路１３および戻り状態配憶回路１４を動作させ、
その瞬間における被測定システム１０に内蔵するプログ
ラムメモリからの命令の第１バイト目のアドレスと、そ
の瞬間におけるマイクロプロセッサ１１のレジスタに記
録されてい６値とをそれぞれの回路に記憶せしめて、ス
イッチ２１および２２をオフにし、第２図に示す期間Ｔ
２となる。
ステム１０に内蔵されているプログラムメモリからの命
令であって、たとえば、３バイトからなる命令のうちの
第１バイト目を検出し、その信号をバス切換回路１７に
送出する〇 ストップ信号がバス切換・ジャンプ命令回路１７に印加
されると、バス切換・ジャンプ命令回路１７はその直後
に受けたＭ１検出回路１２からの信号により、戻り番地
記憶回路１３および戻り状態配憶回路１４を動作させ、
その瞬間における被測定システム１０に内蔵するプログ
ラムメモリからの命令の第１バイト目のアドレスと、そ
の瞬間におけるマイクロプロセッサ１１のレジスタに記
録されてい６値とをそれぞれの回路に記憶せしめて、ス
イッチ２１および２２をオフにし、第２図に示す期間Ｔ
２となる。
そののち、バス切換・ジャンプ命令回路１７はスイッチ
２７および２８をオンにし、第２図に示す期間Ｔ３とし
、さらにアイドルプログラム回路１６に記憶せしめであ
るプログラムヘジャンプするためのジャンプ命令をＭ１
検出回路１２からの信号に同期せしめてデータバス３１
により出力し、マイクロプロセッサ１１に、たとえば３
バイト構成からなる前記ジャンプ命令を読込ませる。
２７および２８をオンにし、第２図に示す期間Ｔ３とし
、さらにアイドルプログラム回路１６に記憶せしめであ
るプログラムヘジャンプするためのジャンプ命令をＭ１
検出回路１２からの信号に同期せしめてデータバス３１
により出力し、マイクロプロセッサ１１に、たとえば３
バイト構成からなる前記ジャンプ命令を読込ませる。
その読込み後にスイッチ２３および２４をオンにして、
第２図に示す期間Ｔ４になり、アイドルプログラム回路
１６とマイクロプロセッサ１１を接続し、マイクロプロ
セッサ１１はアイドルプログラム回路１６に記憶されて
いる命令を読み取り実行し、疑似停止状態となる。この
状態においては、被測定システム１０のプログラムを実
行していない状態であす、マイクロプロセッサ１１のレ
ジスタに変化をもたらすことはない。
第２図に示す期間Ｔ４になり、アイドルプログラム回路
１６とマイクロプロセッサ１１を接続し、マイクロプロ
セッサ１１はアイドルプログラム回路１６に記憶されて
いる命令を読み取り実行し、疑似停止状態となる。この
状態においては、被測定システム１０のプログラムを実
行していない状態であす、マイクロプロセッサ１１のレ
ジスタに変化をもたらすことはない。
マイクロプロセッサ１１の内部のレジスタやメモリ捷た
は被測定システム１０の有するメモリの読出しや変更を
選択するためのコマンド信号と、その選択されたプログ
ラムを実行せしめるスタート信号の入力によりバス切換
・ジャンプ命令回路】７はＭ１検出回路１２の信号に同
期してスイッチ２３ 、２４ 。
は被測定システム１０の有するメモリの読出しや変更を
選択するためのコマンド信号と、その選択されたプログ
ラムを実行せしめるスタート信号の入力によりバス切換
・ジャンプ命令回路】７はＭ１検出回路１２の信号に同
期してスイッチ２３ 、２４ 。
２７、および２８をオフにし、第２図に示す期間Ｔ５に
移行し、アイドルプログラム回路１６をバス３０かう切
離し、さらにコントロールプログラム回路１５の選択し
たプログラムに移行せしめるためのジャンプ命令をデー
タバス３１によりマイクロプロセッサ１１に出力する。
移行し、アイドルプログラム回路１６をバス３０かう切
離し、さらにコントロールプログラム回路１５の選択し
たプログラムに移行せしめるためのジャンプ命令をデー
タバス３１によりマイクロプロセッサ１１に出力する。
その後スイッチ２３．２４ 、２５ 、２６をオンにし
、第２図に示す期間Ｔ６に移行し、コントロールプログ
ラム回路１５をマイクロプロセッサ１１に接続する。
、第２図に示す期間Ｔ６に移行し、コントロールプログ
ラム回路１５をマイクロプロセッサ１１に接続する。
これによって、コントロールプログラム回路１５に記憶
しているプログラムに従って、マイクロプロセッサ１１
のレジスタやメモリおよび被測定システム１０のメモリ
に記憶されている値（記憶内容）を読み出したり、また
は変更することができる。
しているプログラムに従って、マイクロプロセッサ１１
のレジスタやメモリおよび被測定システム１０のメモリ
に記憶されている値（記憶内容）を読み出したり、また
は変更することができる。
これらの読出しや変更の内容は、ジャンプ命令によって
なされジャンプすべきコントロールプログラム回路１５
の番地はコマンド信号によって指示されまたは変更する
ことができる。
なされジャンプすべきコントロールプログラム回路１５
の番地はコマンド信号によって指示されまたは変更する
ことができる。
バス切換・ジャンプ命令回路１７は、コマンド信号が要
求したコントロールプログラム回路１５からのプログラ
ムをマイクロプロセッサ１１が実行した後、ストップ信
号によって第２図に示す期間Ｔ７に移行する。
求したコントロールプログラム回路１５からのプログラ
ムをマイクロプロセッサ１１が実行した後、ストップ信
号によって第２図に示す期間Ｔ７に移行する。
その＼ち、バス切換・ジャンプ命令回路１７はスイッチ
２７および２８をオンにし、第２図に示す期間Ｔ８とし
、アイドルプログラム回路１６に記憶せしめであるプロ
グラムヘジャンプするためのジャンプ命令をＭ１検出回
路１２からの信号に同期せしめてデータバス３１により
出力し、マイクロプロセッサ１１に前記ジャンプ命令を
読込ませる。
２７および２８をオンにし、第２図に示す期間Ｔ８とし
、アイドルプログラム回路１６に記憶せしめであるプロ
グラムヘジャンプするためのジャンプ命令をＭ１検出回
路１２からの信号に同期せしめてデータバス３１により
出力し、マイクロプロセッサ１１に前記ジャンプ命令を
読込ませる。
その読込み後にスイッチ２３および２４をオンにして、
第２図に示す期間Ｔ９になり、アイドルプログラム回路
１６とマイクロプロセッサ１１を接続し、マイクロプロ
セッサ１１はアイドルプログラム回路１６に記憶されて
いる命令を読み取り実行し、疑似停止状態となる。
第２図に示す期間Ｔ９になり、アイドルプログラム回路
１６とマイクロプロセッサ１１を接続し、マイクロプロ
セッサ１１はアイドルプログラム回路１６に記憶されて
いる命令を読み取り実行し、疑似停止状態となる。
そこで、マイクロプロセッサ１１の内部のレジスタやメ
モリまたは被測定システム１０の有するメモリの読出し
や変更を選択するためのコマンド信号と、その選択され
たプログラムを実行せしめるスタート信号の入力により
バス切換・ジャンプ命令回路１７はＭ１検出回路１２の
信号に同期してスイッチ２３．２４，２７．および２８
をオフにし第２図に示す期間Ｔ＋ｏに移行し、さらに、
たとえば３ノくイト構成になっているジャンプ命令のジ
ャンプ命令であることを表示する部分である１ノ（イト
目 （オペコードという。）および、ジャンプすべき先
の番地を表示する第２バイト目および第３ノくイト目
（この第２および第３バイト目をオペランドという。）
のうちのオペコードをデータノ（ス３１に送出し、被測
定システム１０のプログラムへのジャンプ命令をバス切
換・ジャンプ命令回路１７からマイクロプロセッサ１１
に読込ませる０ つぎにバス切換・ジャンプ命令回路１７は、前記第２お
よび第３バイト目である２つのオペランドの読込みを行
い、それに同明して戻り状態記憶回路１４と戻り番地記
憶回路１３に記憶せしめである戻るべきもとの状態およ
び戻るべき番地（期間Ｔ２の初期に両記憶回路に記憶し
た値）をバス３０に出力し、その後スイッチ２１および
２２をオンにし、第２図に示す期間Ｔ＋に移行し一連の
エミュレーション動作を終りもとの状態に戻る。
モリまたは被測定システム１０の有するメモリの読出し
や変更を選択するためのコマンド信号と、その選択され
たプログラムを実行せしめるスタート信号の入力により
バス切換・ジャンプ命令回路１７はＭ１検出回路１２の
信号に同期してスイッチ２３．２４，２７．および２８
をオフにし第２図に示す期間Ｔ＋ｏに移行し、さらに、
たとえば３ノくイト構成になっているジャンプ命令のジ
ャンプ命令であることを表示する部分である１ノ（イト
目 （オペコードという。）および、ジャンプすべき先
の番地を表示する第２バイト目および第３ノくイト目
（この第２および第３バイト目をオペランドという。）
のうちのオペコードをデータノ（ス３１に送出し、被測
定システム１０のプログラムへのジャンプ命令をバス切
換・ジャンプ命令回路１７からマイクロプロセッサ１１
に読込ませる０ つぎにバス切換・ジャンプ命令回路１７は、前記第２お
よび第３バイト目である２つのオペランドの読込みを行
い、それに同明して戻り状態記憶回路１４と戻り番地記
憶回路１３に記憶せしめである戻るべきもとの状態およ
び戻るべき番地（期間Ｔ２の初期に両記憶回路に記憶し
た値）をバス３０に出力し、その後スイッチ２１および
２２をオンにし、第２図に示す期間Ｔ＋に移行し一連の
エミュレーション動作を終りもとの状態に戻る。
こ＼で期間Ｔ７． Ｔ８． Ｔ９は第２図に示すごとく
それぞれＴ２． Ｔ３． Ｔ４と同じ状態にある。また
、動作解析と疑似停止とを行うだめの期間Ｔ５〜Ｔ９の
動作は必要があれば何回でも繰り返して行うことが可能
である。
それぞれＴ２． Ｔ３． Ｔ４と同じ状態にある。また
、動作解析と疑似停止とを行うだめの期間Ｔ５〜Ｔ９の
動作は必要があれば何回でも繰り返して行うことが可能
である。
以上の説明において、第２図は、各動作と期間の経過の
順序を示すためのものであって各期間の長さを表してい
るものではない。
順序を示すためのものであって各期間の長さを表してい
るものではない。
（発明の効果）
以上説明したように、本発明によれば、被測定システム
の内蔵するプログラムが割込信号を禁止するなどマスク
している状態であっても、甘たは割込信号端子のないマ
イクロプロセッサを使用している場合であっても、動作
解析装置に使用する特殊なＩＣすなわち割込信号端子を
もつマイクロプロセッサを特に開発することなく、被測
定システムの動作解析をすることのできる動作解析装置
が可能となり、その効果は極めて大きい。
の内蔵するプログラムが割込信号を禁止するなどマスク
している状態であっても、甘たは割込信号端子のないマ
イクロプロセッサを使用している場合であっても、動作
解析装置に使用する特殊なＩＣすなわち割込信号端子を
もつマイクロプロセッサを特に開発することなく、被測
定システムの動作解析をすることのできる動作解析装置
が可能となり、その効果は極めて大きい。
第１図は本発明の一実施例を表す構成図、第２図は第１
図の動作を説明するための各スイッチその他の要素の動
作と期間の経過の順序を示す図である。 １０・・Ｍ 測定システム、１１・・・マイクロプロセ
ッサ、１２・・Ｍ１検出回路、１３・・・戻り番地記憶
回路、１４・・・戻り状態記憶回路、１５・・・コント
ロールプログラム回路、１６・・・アイドルプログラム
回路、１７・・・バス切換・ジャンプ命令回路、１８・
・エミュレータユニット部、１９・・・エミュレータ本
体部、２１〜２８・・・スイッチ、３０・・・バス。
図の動作を説明するための各スイッチその他の要素の動
作と期間の経過の順序を示す図である。 １０・・Ｍ 測定システム、１１・・・マイクロプロセ
ッサ、１２・・Ｍ１検出回路、１３・・・戻り番地記憶
回路、１４・・・戻り状態記憶回路、１５・・・コント
ロールプログラム回路、１６・・・アイドルプログラム
回路、１７・・・バス切換・ジャンプ命令回路、１８・
・エミュレータユニット部、１９・・・エミュレータ本
体部、２１〜２８・・・スイッチ、３０・・・バス。
Claims (1)
- ストップ信号、スタート信号およびコマンド信号の３種
の信号を送出するエミュレータ本体部と、前記３種の信
号を受けて動作するバス切換手段と前記バス切換手段か
ら命令を受けて実行するマイクロプロセッサ手段と被測
定システムの動作を解析するための動作解析プログラム
を記憶するコントロールプログラム手段と、前記バス切
換手段前記マイクロプロセッサ手段前記コントロールプ
ログラム手段および前記被測定システム間を接続するス
イッチ手段を具備したバスを含むエミュレータユニット
部とからなるマイクロプロセッサ動作解析装置において
、前記エミュレータユニット部が前記バスを伝送される
命令信号の第１バイト目を検出し検出信号を出力するＭ
１検出手段と、前記被測定システムの内蔵するプログラ
ムの実行を停止せしめるためのストップ信号が入力され
たときの前記被測定システムの内蔵するプログラムのア
ドレスを記憶し、のちに印加されるスタート信号によっ
て前記記憶したアドレスに戻すためのアドレスを前記バ
スに送出する戻り番地記憶手段と、ストップ信号が印加
されて前記マイクロプロセッサがプログラムの実行を停
止するときの前記マイクロプロセッサに内蔵されたレジ
スタに記録されている値を記憶しのちにスタート信号が
印加されたときに前記記録されている値を前記バスに出
力してストップ信号が印加されたときの状態に前記マイ
クロプロセッサを戻す戻り状態記憶手段と、ストップ信
号によって前記マイクロプロセッサに前記被測定システ
ムの内蔵するプログラムの実行をさせない疑似停止状態
を作り出すためのプログラムを記憶するアイドルプログ
ラム手段とを含み、前記バス切換手段が前記スイッチ手
段を具備したバスを切換えるとともに、ストップ信号に
より疑似停止状態をつくり、コマンド信号およびスター
ト信号により、前記コントロールプログラム手段に記憶
した動作解析プログラムを実行する動作解析状態をつく
り、つぎに印加されるストップ信号により疑似停止状態
をつくり出すためのジャンプ命令を出すことを特徴とす
るマイクロプロセッサ動作解析装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59141169A JPS6120145A (ja) | 1984-07-07 | 1984-07-07 | マイクロプロセツサ動作解析装置 |
| US07/096,201 US4789924A (en) | 1984-07-07 | 1987-09-08 | Microprocessor emulation apparatus for debugging a microprocessor of an electronic system without utilizing an interrupt signal and a stop signal to temporarily stop an operation of the system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59141169A JPS6120145A (ja) | 1984-07-07 | 1984-07-07 | マイクロプロセツサ動作解析装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6120145A true JPS6120145A (ja) | 1986-01-28 |
| JPH0447856B2 JPH0447856B2 (ja) | 1992-08-05 |
Family
ID=15285738
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59141169A Granted JPS6120145A (ja) | 1984-07-07 | 1984-07-07 | マイクロプロセツサ動作解析装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4789924A (ja) |
| JP (1) | JPS6120145A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63217430A (ja) * | 1987-03-05 | 1988-09-09 | Yokogawa Electric Corp | インサ−キツト・エミユレ−タ |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5210832A (en) * | 1986-10-14 | 1993-05-11 | Amdahl Corporation | Multiple domain emulation system with separate domain facilities which tests for emulated instruction exceptions before completion of operand fetch cycle |
| US5179696A (en) * | 1987-07-24 | 1993-01-12 | Nec Corporation | Generator detecting internal and external ready signals for generating a bus cycle end signal for microprocessor debugging operation |
| JPH01137853A (ja) * | 1987-11-25 | 1989-05-30 | Toshiba Corp | 通信制御システム |
| US4914659A (en) * | 1988-02-10 | 1990-04-03 | Hewlett-Packard Company | Method and apparatus for software branch analysis |
| CN1045655A (zh) * | 1988-11-23 | 1990-09-26 | 约翰弗兰克制造公司 | 系统自动诊断的内核测试接口和方法 |
| JP2978189B2 (ja) * | 1989-11-16 | 1999-11-15 | シャープ株式会社 | 自動フローチャート作成装置 |
| FR2656938B3 (fr) * | 1990-01-08 | 1992-04-24 | Jerome Jacky | Carte a microprocesseur avec debogueur partiellement reporte sur un ordinateur. |
| US5345580A (en) * | 1990-11-29 | 1994-09-06 | Kabushiki Kaisha Toshiba | Microprocessor device and emulator device thereof |
| FR2691817B1 (fr) * | 1992-05-27 | 1997-01-31 | Sgs Thomson Microelectronics | Procede et carte electronique pour le developpement d'un circuit integre. |
| US5497456A (en) * | 1992-12-31 | 1996-03-05 | Intel Corporation | Apparatus for transferring information between an interrupt producer and an interrupt service environment |
| US5539901A (en) * | 1993-09-30 | 1996-07-23 | Intel Corporation | Method and apparatus for system management mode support for in-circuit emulators |
| US5551013A (en) * | 1994-06-03 | 1996-08-27 | International Business Machines Corporation | Multiprocessor for hardware emulation |
| US5737578A (en) * | 1994-11-18 | 1998-04-07 | International Business Machines Corp. | Apparatus and method for partitioning multiport rams |
| JP2845155B2 (ja) * | 1995-02-07 | 1999-01-13 | 日本電気株式会社 | シングルチップマイクロコンピュータのエミュレーションチップ |
| CN1639799A (zh) * | 2002-03-05 | 2005-07-13 | 皇家飞利浦电子股份有限公司 | 用于防止错误的数据存储的产品和方法 |
| US7228266B1 (en) * | 2003-12-05 | 2007-06-05 | Unisys Corporation | Instruction processor emulator having separate operand and op-code interfaces |
| JP4409349B2 (ja) * | 2004-04-27 | 2010-02-03 | Ｏｋｉセミコンダクタ株式会社 | デバッグ回路およびデバッグ制御方法 |
| US11200098B2 (en) * | 2019-02-19 | 2021-12-14 | Nxp Usa, Inc. | Reduction of interrupt service latency in multi-processor systems |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| IT971304B (it) * | 1972-11-29 | 1974-04-30 | Honeywell Inf Systems | Sistema di accesso a priorita variabile dinamicamente |
| US3937938A (en) * | 1974-06-19 | 1976-02-10 | Action Communication Systems, Inc. | Method and apparatus for assisting in debugging of a digital computer program |
| US3967104A (en) * | 1974-11-26 | 1976-06-29 | Texas Instruments Incorporated | Direct and indirect addressing in an electronic digital calculator |
| US4003033A (en) * | 1975-12-22 | 1977-01-11 | Honeywell Information Systems, Inc. | Architecture for a microprogrammed device controller |
| US4034194A (en) * | 1976-02-13 | 1977-07-05 | Ncr Corporation | Method and apparatus for testing data processing machines |
| US4179737A (en) * | 1977-12-23 | 1979-12-18 | Burroughs Corporation | Means and methods for providing greater speed and flexibility of microinstruction sequencing |
-
1984
- 1984-07-07 JP JP59141169A patent/JPS6120145A/ja active Granted
-
1987
- 1987-09-08 US US07/096,201 patent/US4789924A/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63217430A (ja) * | 1987-03-05 | 1988-09-09 | Yokogawa Electric Corp | インサ−キツト・エミユレ−タ |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0447856B2 (ja) | 1992-08-05 |
| US4789924A (en) | 1988-12-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0447856B2 (ja) | ||
| US6668339B1 (en) | Microprocessor having a debug interruption function | |
| US5870541A (en) | Computer system capable of outputting status data without interrupting execution of program | |
| JPH03204737A (ja) | 信号処理プロセッサのデバッグ回路 | |
| US6877113B2 (en) | Break determining circuit for a debugging support unit in a semiconductor integrated circuit | |
| RU2138075C1 (ru) | Микрокомпьютер с развитыми средствами поддержки | |
| JP2575025B2 (ja) | インサ−キット・エミュレ−タ | |
| JP2581080B2 (ja) | デバック用マイクロプロセッサ | |
| SU1589274A1 (ru) | Внутрисхемный эмул тор | |
| SU763900A1 (ru) | Устройство дл отладки программ | |
| JPS62164140A (ja) | デ−タ処理システムの試験方法 | |
| JPH09319592A (ja) | マイクロコンピュータ | |
| JPS6167148A (ja) | マイクロコンピユ−タ | |
| SU1442990A1 (ru) | Устройство дл адресации пам ти | |
| SU1615715A1 (ru) | Внутрисхемный эмул тор | |
| JP3100013B2 (ja) | プログラムデバッグ装置 | |
| SU1553981A1 (ru) | Устройство дл отладки микроЭВМ | |
| JP2626119B2 (ja) | マイクロコンピュータ開発支援装置 | |
| JPH0659934A (ja) | プログラム評価用マイコン | |
| JPH02136934A (ja) | マイクロコンピュータのエミュレーションチップ | |
| JPS6091454A (ja) | 集積回路 | |
| JPS6168647A (ja) | データ処理装置 | |
| JPH04310138A (ja) | データ伝送装置のデバッグ方法 | |
| JPH03175539A (ja) | デバッグ用マイクロプロセッサ | |
| JPH05274172A (ja) | マイクロコンピュータ |