JPH07104708A - アクティブ型ｌｃｄパネルのデータラインの駆動装置 - Google Patents
アクティブ型ｌｃｄパネルのデータラインの駆動装置Info
- Publication number
- JPH07104708A JPH07104708A JP24961193A JP24961193A JPH07104708A JP H07104708 A JPH07104708 A JP H07104708A JP 24961193 A JP24961193 A JP 24961193A JP 24961193 A JP24961193 A JP 24961193A JP H07104708 A JPH07104708 A JP H07104708A
- Authority
- JP
- Japan
- Prior art keywords
- bit
- signal
- data line
- lcd panel
- shift register
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
Abstract
(57)【要約】
【目的】シフトレジスタの各ビットのサンプリング信号
のオーバラップによって、ＬＣＤパネル面に生じるゴー
ストを防止する。 【構成】シフトレジスタ１とサンプルホールド回路２と
の間に、このシフトレジスタ１の各ビットのサンプリン
グ信号の立ち上がりを、このサンプリング信号の出力の
遅延時間以上に遅延してサンプルホールド回路２に出力
する遅延回路５を設ける。
のオーバラップによって、ＬＣＤパネル面に生じるゴー
ストを防止する。 【構成】シフトレジスタ１とサンプルホールド回路２と
の間に、このシフトレジスタ１の各ビットのサンプリン
グ信号の立ち上がりを、このサンプリング信号の出力の
遅延時間以上に遅延してサンプルホールド回路２に出力
する遅延回路５を設ける。
Description
【０００１】
【産業上の利用分野】本発明は電子装置の表示パネルと
して広く用いられているＬＣＤ（液晶表示）パネルの駆
動装置、特にアクティブマトリクス型ＬＣＤパネルのデ
ータラインの駆動装置に関する。
して広く用いられているＬＣＤ（液晶表示）パネルの駆
動装置、特にアクティブマトリクス型ＬＣＤパネルのデ
ータラインの駆動装置に関する。
【０００２】
【従来の技術】ＬＣＤパネルの各画素に、トランジスタ
などの能動素子を付加することにより高階調表示の可能
な高画質表示ができ、このようなＬＣＤパネルはアクテ
ィブ型ＬＣＤパネルと称される。図８は能動素子として
薄膜トランジスタを用いた一般的なアクティブ型ＬＣＤ
パネルの従来例を示す回路図であり、複数段の走査ライ
ンＳ（Ｓ1 ，Ｓ2 ，・・・Ｓn ）と複数段のデータライ
ンＤ（Ｄ1 ，Ｄ2 ，・・・Ｄn ）の各交点にそれぞれ画
素４１が設けられており、これら画素４１はそのゲート
ｇが走査ラインＳに、そのソースｓがデータラインＤに
接続される薄膜トランジスタ４２と、この薄膜トランジ
スタ４２のドレインｄと基準電圧端子、例えば接地端子
との間に作り込まれた保持コンデンサ４４と、この保持
コンデンサ４４の電圧が印加される液晶４３とからなっ
ている。
などの能動素子を付加することにより高階調表示の可能
な高画質表示ができ、このようなＬＣＤパネルはアクテ
ィブ型ＬＣＤパネルと称される。図８は能動素子として
薄膜トランジスタを用いた一般的なアクティブ型ＬＣＤ
パネルの従来例を示す回路図であり、複数段の走査ライ
ンＳ（Ｓ1 ，Ｓ2 ，・・・Ｓn ）と複数段のデータライ
ンＤ（Ｄ1 ，Ｄ2 ，・・・Ｄn ）の各交点にそれぞれ画
素４１が設けられており、これら画素４１はそのゲート
ｇが走査ラインＳに、そのソースｓがデータラインＤに
接続される薄膜トランジスタ４２と、この薄膜トランジ
スタ４２のドレインｄと基準電圧端子、例えば接地端子
との間に作り込まれた保持コンデンサ４４と、この保持
コンデンサ４４の電圧が印加される液晶４３とからなっ
ている。
【０００３】図９はこのアクティブ型ＬＣＤパネルの一
画素の点灯状態における動作波形図であり、データライ
ンＤに図９（２）に示すようにＴ0 の期間（フレーム期
間と称される）ごとに、接地電圧を中心に反転する波高
値ｖd の短形波交流の信号電圧Ｖd を印加し、走査ライ
ンＳに図９（１）に示すようにフレーム期間Ｔ0 ごと
に、出力期間Ｔ1 ，波高値ｖs のパルス波の信号電圧Ｖ
s を印加する。走査ラインＳに信号電圧Ｖs が印加され
ると薄膜トランジスタ４２はオンし、保持コンデンサ４
４にはデータラインＤの波高値ｖd の信号電圧Ｖd が印
加され、図９（３）に示すように走査ラインＳの信号電
圧Ｖs の出力期間Ｔ1 内に充電されて、データラインＤ
の信号電圧Ｖd の波高値ｖd に達する。走査ラインＳの
信号電圧Ｖ s の出力期間Ｔ1 が経過した後に薄膜トラン
ジスタ４２はオフするが、保持コンデンサ４４の電圧は
充電された電荷によって電圧ｖd を保持し、次のフレー
ム期間で走査ラインＳに信号電圧Ｖs が印加され、デー
タラインＤに反転された波高値−ｖd の信号電圧Ｖd が
印加されると、反転して電圧−ｖd に切り換わる。保持
コンデンサ４４のｖd から−ｖd に変化する交流電圧
は、液晶４３に印加されて点灯状態となる。なお、ＬＣ
Ｄパネルは、通常このように交流電圧によって駆動され
る（直流電圧で駆動すると不可逆な劣化、すなわち電気
化学的変化が生じてしまう）。
画素の点灯状態における動作波形図であり、データライ
ンＤに図９（２）に示すようにＴ0 の期間（フレーム期
間と称される）ごとに、接地電圧を中心に反転する波高
値ｖd の短形波交流の信号電圧Ｖd を印加し、走査ライ
ンＳに図９（１）に示すようにフレーム期間Ｔ0 ごと
に、出力期間Ｔ1 ，波高値ｖs のパルス波の信号電圧Ｖ
s を印加する。走査ラインＳに信号電圧Ｖs が印加され
ると薄膜トランジスタ４２はオンし、保持コンデンサ４
４にはデータラインＤの波高値ｖd の信号電圧Ｖd が印
加され、図９（３）に示すように走査ラインＳの信号電
圧Ｖs の出力期間Ｔ1 内に充電されて、データラインＤ
の信号電圧Ｖd の波高値ｖd に達する。走査ラインＳの
信号電圧Ｖ s の出力期間Ｔ1 が経過した後に薄膜トラン
ジスタ４２はオフするが、保持コンデンサ４４の電圧は
充電された電荷によって電圧ｖd を保持し、次のフレー
ム期間で走査ラインＳに信号電圧Ｖs が印加され、デー
タラインＤに反転された波高値−ｖd の信号電圧Ｖd が
印加されると、反転して電圧−ｖd に切り換わる。保持
コンデンサ４４のｖd から−ｖd に変化する交流電圧
は、液晶４３に印加されて点灯状態となる。なお、ＬＣ
Ｄパネルは、通常このように交流電圧によって駆動され
る（直流電圧で駆動すると不可逆な劣化、すなわち電気
化学的変化が生じてしまう）。
【０００４】図１０はこの種のアクティブ型ＬＣＤパネ
ルのデータラインＤ（Ｄ1 ，Ｄ2 ，・・・Ｄn ）の駆動
装置の従来例を示す回路図である。図１０において、こ
の駆動装置は１パルスからなるスタート信号ｑが入力さ
れるスタート信号端子Ｑ、および所定のパルス数のクロ
ック信号ｃｋが入力されるクロック信号端子ＣＫを有す
るｎビットのシフトレジスタ１と、このシフトレジスタ
に接続されビデオ信号ｐが入力されるビデオ信号端子Ｐ
を有するｎビットのサンプルホールド回路２と、このサ
ンプルホールド回路２に接続されたｎビットの出力バッ
ファ３とからなり、この出力バッファ３の各ビットの出
力端子Ｄ（Ｄ1 ，Ｄ2 ，・・・Ｄn ）は、アクティブマ
トリクス型ＬＣＤパネルのデータラインＤ（Ｄ1 ，
Ｄ2 ，・・・Ｄn ）にそれぞれ接続される（図８に示す
アクティブ型ＬＣＤパネルの回路図参照）。
ルのデータラインＤ（Ｄ1 ，Ｄ2 ，・・・Ｄn ）の駆動
装置の従来例を示す回路図である。図１０において、こ
の駆動装置は１パルスからなるスタート信号ｑが入力さ
れるスタート信号端子Ｑ、および所定のパルス数のクロ
ック信号ｃｋが入力されるクロック信号端子ＣＫを有す
るｎビットのシフトレジスタ１と、このシフトレジスタ
に接続されビデオ信号ｐが入力されるビデオ信号端子Ｐ
を有するｎビットのサンプルホールド回路２と、このサ
ンプルホールド回路２に接続されたｎビットの出力バッ
ファ３とからなり、この出力バッファ３の各ビットの出
力端子Ｄ（Ｄ1 ，Ｄ2 ，・・・Ｄn ）は、アクティブマ
トリクス型ＬＣＤパネルのデータラインＤ（Ｄ1 ，
Ｄ2 ，・・・Ｄn ）にそれぞれ接続される（図８に示す
アクティブ型ＬＣＤパネルの回路図参照）。
【０００５】この駆動回路の動作は次の通りである。シ
フトレジスタ１のスタート信号端子Ｑに入力されたスタ
ート信号ｑは、同時にクロック信号端子ＣＫを通して入
力されたクロック信号ｃｋの各パルスごとにこの各ビッ
トの間を順次転送され、このクロック信号が転送された
ビットから順次サンプリング信号をサンプルホールド回
路２に出力する。サンプルホールド回路２は、このシフ
トレジスタ１の各ビットの出力タイミングでビデオ信号
端子Ｐから入力されたビデオ信号ｐを各ビットにサンプ
ルホールドする。なお、一般にサンプルホールド回路２
はＡおよびＢの２回路を備え、Ａ回路がサンプルホール
ドしたデータを出力している間に、Ｂ回路が次の走査ラ
インのデータをサンプリングするようにしている。サン
プルホールドされた信号電圧は出力バッファ３でインピ
ーダンスが低減され、この出力バッファ３の各出力端子
Ｄ（Ｄ1 ，Ｄ2 ，・・・Ｄn ）からデータラインの信号
電圧Ｖd として、アクティブ型ＬＣＤパネルのデータラ
インＤ（Ｄ1 ，Ｄ2 ，・・・Ｄn ）にそれぞれ出力され
る。
フトレジスタ１のスタート信号端子Ｑに入力されたスタ
ート信号ｑは、同時にクロック信号端子ＣＫを通して入
力されたクロック信号ｃｋの各パルスごとにこの各ビッ
トの間を順次転送され、このクロック信号が転送された
ビットから順次サンプリング信号をサンプルホールド回
路２に出力する。サンプルホールド回路２は、このシフ
トレジスタ１の各ビットの出力タイミングでビデオ信号
端子Ｐから入力されたビデオ信号ｐを各ビットにサンプ
ルホールドする。なお、一般にサンプルホールド回路２
はＡおよびＢの２回路を備え、Ａ回路がサンプルホール
ドしたデータを出力している間に、Ｂ回路が次の走査ラ
インのデータをサンプリングするようにしている。サン
プルホールドされた信号電圧は出力バッファ３でインピ
ーダンスが低減され、この出力バッファ３の各出力端子
Ｄ（Ｄ1 ，Ｄ2 ，・・・Ｄn ）からデータラインの信号
電圧Ｖd として、アクティブ型ＬＣＤパネルのデータラ
インＤ（Ｄ1 ，Ｄ2 ，・・・Ｄn ）にそれぞれ出力され
る。
【０００６】
【発明が解決しようとする課題】一般にシフトレジスタ
は、クロック信号の立ち上がりあるいは立ち下がりに同
期してスタート信号を転送するので、各ビットから順次
出力されるサンプリング信号は図１１の動作波形図に示
すように、サンプリング信号の出力の遅延時間Δｔ0 の
間オーバラップするようになる。なお、図１１の動作波
形図はカラー表示の場合を示し、出力端子Ｄ1 ，Ｄ4 ，
Ｄ7 ・・・から三原色の赤に対応した信号電圧が、出力
端子Ｄ2 ，Ｄ5 ，Ｄ8 ・・・から緑に対応した信号電圧
が、出力端子Ｄ3 ，Ｄ6 ，Ｄ9 ・・・から青に対応した
信号電圧がそれぞれ出力され、例えば出力端子Ｄ1 と出
力端子Ｄ4 との間のサンプリング信号、あるいは出力端
子Ｄ 4 と出力端子Ｄ7 との間のサンプリング信号にオー
バラップを生じる。このようにサンプリング信号がオー
バラップすると、これら二つのビットの間で干渉が生じ
てゴーストを起し、画像表示の品質が低下する。図１２
および図１３はサンプリング信号のオーバラップによっ
て、ゴーストを生じる原理を示したもので、図１２はア
クティブ型カラーＬＣＤパネルのデータライン駆動装置
の詳細を示す要部回路図、図１３はこの駆動回路によっ
て駆動されるアクティブ型カラーＬＣＤパネルのパネル
面の模式図を示す。図１２において、サンプルホールド
回路２はその入力端子がビデオ信号端子Ｐの赤端子
Ｐr ，緑端子Ｐg および青端子Ｐb にそれぞれ順次繰り
返して接続され、その出力端子が出力バッファ３の各ビ
ットの電圧フォロア３１の入力端子にそれぞれ接続さ
れ、シフトレジスタ１の各ビットのサンプリング信号が
それぞれ入力される各ビットのアナログスイッチ２１
と、これらアナログスイッチ２１の出力側と接地間にそ
れぞれ接続された各ビットのコンデンサ２２とからな
り、これら各ビットの電圧フォロア３１の出力端子はこ
の出力バッファ３の出力端子Ｄ（Ｄ1 ，Ｄ2 ，・・・Ｄ
n ）にそれぞれ接続される。
は、クロック信号の立ち上がりあるいは立ち下がりに同
期してスタート信号を転送するので、各ビットから順次
出力されるサンプリング信号は図１１の動作波形図に示
すように、サンプリング信号の出力の遅延時間Δｔ0 の
間オーバラップするようになる。なお、図１１の動作波
形図はカラー表示の場合を示し、出力端子Ｄ1 ，Ｄ4 ，
Ｄ7 ・・・から三原色の赤に対応した信号電圧が、出力
端子Ｄ2 ，Ｄ5 ，Ｄ8 ・・・から緑に対応した信号電圧
が、出力端子Ｄ3 ，Ｄ6 ，Ｄ9 ・・・から青に対応した
信号電圧がそれぞれ出力され、例えば出力端子Ｄ1 と出
力端子Ｄ4 との間のサンプリング信号、あるいは出力端
子Ｄ 4 と出力端子Ｄ7 との間のサンプリング信号にオー
バラップを生じる。このようにサンプリング信号がオー
バラップすると、これら二つのビットの間で干渉が生じ
てゴーストを起し、画像表示の品質が低下する。図１２
および図１３はサンプリング信号のオーバラップによっ
て、ゴーストを生じる原理を示したもので、図１２はア
クティブ型カラーＬＣＤパネルのデータライン駆動装置
の詳細を示す要部回路図、図１３はこの駆動回路によっ
て駆動されるアクティブ型カラーＬＣＤパネルのパネル
面の模式図を示す。図１２において、サンプルホールド
回路２はその入力端子がビデオ信号端子Ｐの赤端子
Ｐr ，緑端子Ｐg および青端子Ｐb にそれぞれ順次繰り
返して接続され、その出力端子が出力バッファ３の各ビ
ットの電圧フォロア３１の入力端子にそれぞれ接続さ
れ、シフトレジスタ１の各ビットのサンプリング信号が
それぞれ入力される各ビットのアナログスイッチ２１
と、これらアナログスイッチ２１の出力側と接地間にそ
れぞれ接続された各ビットのコンデンサ２２とからな
り、これら各ビットの電圧フォロア３１の出力端子はこ
の出力バッファ３の出力端子Ｄ（Ｄ1 ，Ｄ2 ，・・・Ｄ
n ）にそれぞれ接続される。
【０００７】サンプルホールド回路２の各ビットのアナ
ログスイッチ２１は、シフトレジスタ１の各ビットのサ
ンプリング信号によって順次オンし、信号入力端子Ｐの
赤端子Ｐr ，緑端子Ｐg および青端子Ｐb から入力され
るビデオ信号ｐの赤信号ｐr，緑信号ｐg および青信号
ｐb をそれぞれ順次繰り返して各ビットのコンデンサ２
２にサンプルホールドする。そして、各ビットのコンデ
ンサ２２にサンプルホールドされた信号電圧は、出力バ
ッファ３の各電圧フォロア３１で出力インピーダンスが
低減されて、アクティブ型カラーＬＣＤパネルのデータ
ラインＤに信号電圧Ｖd として出力される。
ログスイッチ２１は、シフトレジスタ１の各ビットのサ
ンプリング信号によって順次オンし、信号入力端子Ｐの
赤端子Ｐr ，緑端子Ｐg および青端子Ｐb から入力され
るビデオ信号ｐの赤信号ｐr，緑信号ｐg および青信号
ｐb をそれぞれ順次繰り返して各ビットのコンデンサ２
２にサンプルホールドする。そして、各ビットのコンデ
ンサ２２にサンプルホールドされた信号電圧は、出力バ
ッファ３の各電圧フォロア３１で出力インピーダンスが
低減されて、アクティブ型カラーＬＣＤパネルのデータ
ラインＤに信号電圧Ｖd として出力される。
【０００８】ここで、シフトレジスタ１のサンプリング
信号にオーバラップを生じると、例えば出力端子Ｄ1 の
サンプリング信号と出力端子Ｄ4 のサンプリング信号と
の間にオーバラップを生じると、出力端子Ｄ1 のアナロ
グスイッチ２１がオフする前に出力端子Ｄ4 のアナログ
スイッチ２１がオンし、図１２で矢印Ｈに示すように出
力端子Ｄ1 のコンデンサ２２と出力端子Ｄ4 のコンデン
サ２２との間に循環電流を生じ、これらコンデンサ２２
にサンプルホールドされた信号電圧の値が変化してしま
う。このため、図１３に示すパネル面の模式図で密な斜
線で示した点画像あるいは十字形の画像は、矢印Ａある
いはＢで示すように６画素左２画素下に粗な斜線で示し
たゴーストを生じる。なお、図１３に示すパネル面は、
データラインＤ（Ｄ1 ，Ｄ2 ，・・・Ｄn ）は上下から
一つおきに櫛形に配置され、サンプルホールド回路は１
ビットがＡおよびＢの２回路を備えた場合を示してお
り、６画素左２画素下にゴーストを生じるようになる。
信号にオーバラップを生じると、例えば出力端子Ｄ1 の
サンプリング信号と出力端子Ｄ4 のサンプリング信号と
の間にオーバラップを生じると、出力端子Ｄ1 のアナロ
グスイッチ２１がオフする前に出力端子Ｄ4 のアナログ
スイッチ２１がオンし、図１２で矢印Ｈに示すように出
力端子Ｄ1 のコンデンサ２２と出力端子Ｄ4 のコンデン
サ２２との間に循環電流を生じ、これらコンデンサ２２
にサンプルホールドされた信号電圧の値が変化してしま
う。このため、図１３に示すパネル面の模式図で密な斜
線で示した点画像あるいは十字形の画像は、矢印Ａある
いはＢで示すように６画素左２画素下に粗な斜線で示し
たゴーストを生じる。なお、図１３に示すパネル面は、
データラインＤ（Ｄ1 ，Ｄ2 ，・・・Ｄn ）は上下から
一つおきに櫛形に配置され、サンプルホールド回路は１
ビットがＡおよびＢの２回路を備えた場合を示してお
り、６画素左２画素下にゴーストを生じるようになる。
【０００９】本発明の目的は、アクティブ型ＬＣＤパネ
ルのデータラインの駆動装置において、シフトレジスタ
の各ビットのサンプリング信号のオーバラップによって
ＬＣＤパネル面に生じるゴーストを防止することにあ
る。
ルのデータラインの駆動装置において、シフトレジスタ
の各ビットのサンプリング信号のオーバラップによって
ＬＣＤパネル面に生じるゴーストを防止することにあ
る。
【００１０】
【課題を解決するための手段】前述の目的を達成するた
めに、本発明はスタート信号とクロック信号とが入力さ
れ、前記スタート信号を前記クロック信号の各パルスご
とに各ビットの間を順次転送し、このスタート信号が転
送されたビットから順次サンプリング信号を出力する複
数ビットのシフトレジスタと、このシフトレジスタの各
ビットのサンプリング信号が入力によりビデオ信号をサ
ンプルホールドする各ビットのサンプルホールド回路と
からなり、このサンプルホールド回路の各ビットにサン
プルホールドされた信号電圧をアクティブ型ＬＣＤパネ
ルの各データラインに出力するＬＣＤパネルのデータラ
インの駆動装置において、前記シフトレジスタと前記サ
ンプルホールド回路との間に、このシフトレジスタの各
ビットのサンプリング信号の立ち上がりをこのサンプリ
ング信号の出力の遅延時間以上に遅延して前記サンプル
ホールド回路に出力する遅延回路を設ける。この遅延回
路は、一方の入力端子にシフトレジスタの各ビットのサ
ンプリング信号がそれぞれ入力され、他方の入力端子に
これらサンプリング信号が偶数個直列に接続されたイン
バータを介してそれぞれ入力され、出力端子がサンプル
ホールド回路の各ビットにそれぞれ接続された各ビット
のＡＮＤゲートからなるようにするのがよく、あるい
は、シフトレジスタの各ビットのサンプリング信号を、
前記クロック信号と同時に立ち下がり、このサンプリン
グ信号の出力の遅延時間以上の後に立ち上がる制御信号
との間で、ＡＮＤ条件をとってサンプルホールド回路の
各ビットに出力するＡＮＤ回路からなるのが好ましい。
更に、この制御信号はクロック信号からなるようにする
ことができる。
めに、本発明はスタート信号とクロック信号とが入力さ
れ、前記スタート信号を前記クロック信号の各パルスご
とに各ビットの間を順次転送し、このスタート信号が転
送されたビットから順次サンプリング信号を出力する複
数ビットのシフトレジスタと、このシフトレジスタの各
ビットのサンプリング信号が入力によりビデオ信号をサ
ンプルホールドする各ビットのサンプルホールド回路と
からなり、このサンプルホールド回路の各ビットにサン
プルホールドされた信号電圧をアクティブ型ＬＣＤパネ
ルの各データラインに出力するＬＣＤパネルのデータラ
インの駆動装置において、前記シフトレジスタと前記サ
ンプルホールド回路との間に、このシフトレジスタの各
ビットのサンプリング信号の立ち上がりをこのサンプリ
ング信号の出力の遅延時間以上に遅延して前記サンプル
ホールド回路に出力する遅延回路を設ける。この遅延回
路は、一方の入力端子にシフトレジスタの各ビットのサ
ンプリング信号がそれぞれ入力され、他方の入力端子に
これらサンプリング信号が偶数個直列に接続されたイン
バータを介してそれぞれ入力され、出力端子がサンプル
ホールド回路の各ビットにそれぞれ接続された各ビット
のＡＮＤゲートからなるようにするのがよく、あるい
は、シフトレジスタの各ビットのサンプリング信号を、
前記クロック信号と同時に立ち下がり、このサンプリン
グ信号の出力の遅延時間以上の後に立ち上がる制御信号
との間で、ＡＮＤ条件をとってサンプルホールド回路の
各ビットに出力するＡＮＤ回路からなるのが好ましい。
更に、この制御信号はクロック信号からなるようにする
ことができる。
【００１１】
【作用】本発明のアクティブ型ＬＣＤパネルのデータラ
インの駆動装置においては、シフトレジスタとサンプル
ホールド回路との間に、このシフトレジスタの各ビット
のサンプリング信号の立ち上がりを、このサンプリング
信号の出力の遅延時間以上に遅延してサンプルホールド
回路に出力する遅延回路を設けたので、この各ビットの
サンプリング信号の立ち上がりがこのサンプリング信号
の遅延時間以上に遅延され、各ビットのサンプリング信
号の間にオーバラップを生じることがなくなる。この遅
延回路は、一方の入力端子にシフトレジスタの各ビット
のサンプリング信号がそれぞれ入力され、他方の入力端
子にこれらサンプリング信号が偶数個直列に接続された
インバータを介してそれぞれ入力され、出力端子がサン
プルホールド回路の各ビットにそれぞれ接続された各ビ
ットのＡＮＤゲートで構成することにより、各サンプリ
ング信号の立ち上がりがこれらインバータの遅延時間の
間遅延される。また、シフトレジスタの各ビットのサン
プリング信号を、クロック信号と同時に立ち下がり、こ
のサンプリング信号の出力の遅延時間以上の後に立ち上
がる制御信号との間で、ＡＮＤ条件をとってサンプルホ
ールド回路に出力するＡＮＤ回路により遅延回路を構成
することにより、この各ビットのサンプリング信号の立
ち上がりが、この制御信号の立ち下がりと立ち上がりと
の間の時間遅延されて、各ビットのサンプリング信号の
間にオーバラップを生じることがなくなる。また、クロ
ック信号は、通常その立ち下がりと立ち上がりとの間の
時間がサンプリング信号の出力の遅れ時間より長いの
で、制御信号として用いることができる。
インの駆動装置においては、シフトレジスタとサンプル
ホールド回路との間に、このシフトレジスタの各ビット
のサンプリング信号の立ち上がりを、このサンプリング
信号の出力の遅延時間以上に遅延してサンプルホールド
回路に出力する遅延回路を設けたので、この各ビットの
サンプリング信号の立ち上がりがこのサンプリング信号
の遅延時間以上に遅延され、各ビットのサンプリング信
号の間にオーバラップを生じることがなくなる。この遅
延回路は、一方の入力端子にシフトレジスタの各ビット
のサンプリング信号がそれぞれ入力され、他方の入力端
子にこれらサンプリング信号が偶数個直列に接続された
インバータを介してそれぞれ入力され、出力端子がサン
プルホールド回路の各ビットにそれぞれ接続された各ビ
ットのＡＮＤゲートで構成することにより、各サンプリ
ング信号の立ち上がりがこれらインバータの遅延時間の
間遅延される。また、シフトレジスタの各ビットのサン
プリング信号を、クロック信号と同時に立ち下がり、こ
のサンプリング信号の出力の遅延時間以上の後に立ち上
がる制御信号との間で、ＡＮＤ条件をとってサンプルホ
ールド回路に出力するＡＮＤ回路により遅延回路を構成
することにより、この各ビットのサンプリング信号の立
ち上がりが、この制御信号の立ち下がりと立ち上がりと
の間の時間遅延されて、各ビットのサンプリング信号の
間にオーバラップを生じることがなくなる。また、クロ
ック信号は、通常その立ち下がりと立ち上がりとの間の
時間がサンプリング信号の出力の遅れ時間より長いの
で、制御信号として用いることができる。
【００１２】このようにして、各ビットのサンプリング
信号の間のオーバラップによって、ＬＣＤパネル面に生
じるゴーストを防止することができる。
信号の間のオーバラップによって、ＬＣＤパネル面に生
じるゴーストを防止することができる。
【００１３】
【実施例】図１は本発明のアクティブ型ＬＣＤパネルの
データラインの駆動装置の一実施例を示す回路図であ
る。図１に示す本発明のアクティブ型ＬＣＤパネルのデ
ータラインの駆動装置は、図１０に示す従来のアクティ
ブ型ＬＣＤパネルのデータラインの駆動装置において、
シフトレジスタ１とサンプルホールド回路２との間に遅
延回路５を設けたものである。この遅延回路５は、一方
の入力端子にシフトレジスタ１の各ビットのサンプリン
グ信号がそれぞれ入力され、他方の入力端子にこのサン
プリング信号が直列に接続された偶数個の、図１では４
個のインバータ５２，５３，５４，５５を介してそれぞ
れ入力され、その出力端子がサンプルホールド回路２の
各ビットにそれぞれ接続された各ビットのＡＮＤゲート
５１とからなっている。
データラインの駆動装置の一実施例を示す回路図であ
る。図１に示す本発明のアクティブ型ＬＣＤパネルのデ
ータラインの駆動装置は、図１０に示す従来のアクティ
ブ型ＬＣＤパネルのデータラインの駆動装置において、
シフトレジスタ１とサンプルホールド回路２との間に遅
延回路５を設けたものである。この遅延回路５は、一方
の入力端子にシフトレジスタ１の各ビットのサンプリン
グ信号がそれぞれ入力され、他方の入力端子にこのサン
プリング信号が直列に接続された偶数個の、図１では４
個のインバータ５２，５３，５４，５５を介してそれぞ
れ入力され、その出力端子がサンプルホールド回路２の
各ビットにそれぞれ接続された各ビットのＡＮＤゲート
５１とからなっている。
【００１４】このアクティブ型ＬＣＤパネルのデータラ
インの駆動装置の動作を図６に示す動作波形図を参照し
て説明する。図６に示す動作波形図は、図１１に示す従
来のアクティブ型ＬＣＤパネルのデータラインの駆動装
置の動作波形図に対応するものであり、図６においてシ
フトレジスタ１からの各ビットのサンプリング信号は、
遅延回路５によってそれぞれその立ち上がりが、これら
サンプリング信号の遅延時間Δｔ0 以上の時間Δｔ1 の
間遅延されてサンプルホールド回路２に入力される。こ
のようにして、出力端子Ｄ1 とＤ4 との間のサンプリン
グ信号、あるいは出力端子Ｄ4 とＤ7 との間のサンプリ
ング信号のオーバラップはなくなる。これによって、Ｌ
ＣＤパネル面に生じるゴーストを防止することができ
る。
インの駆動装置の動作を図６に示す動作波形図を参照し
て説明する。図６に示す動作波形図は、図１１に示す従
来のアクティブ型ＬＣＤパネルのデータラインの駆動装
置の動作波形図に対応するものであり、図６においてシ
フトレジスタ１からの各ビットのサンプリング信号は、
遅延回路５によってそれぞれその立ち上がりが、これら
サンプリング信号の遅延時間Δｔ0 以上の時間Δｔ1 の
間遅延されてサンプルホールド回路２に入力される。こ
のようにして、出力端子Ｄ1 とＤ4 との間のサンプリン
グ信号、あるいは出力端子Ｄ4 とＤ7 との間のサンプリ
ング信号のオーバラップはなくなる。これによって、Ｌ
ＣＤパネル面に生じるゴーストを防止することができ
る。
【００１５】図２は本発明のアクティブ型ＬＣＤパネル
のデータラインの駆動装置の異なる実施例を示す回路図
である。一般に出力バッファ３の出力端子Ｄから出力さ
れるアクティブ型ＬＣＤパネルのデータライン駆動用の
信号電圧Ｖd は、５Ｖ系のロジック電圧より高い、例え
ば数十ボルトの電圧となっているので、図２に示す実施
例ではシフトレジスタ１と遅延回路５との間に、シフト
レジスタ１からの出力信号を高電圧系に変換するレベル
シフタ７を設けて、出力バッファ３の出力端子Ｄから出
力される信号電圧Ｖd を昇圧したものである。なお、こ
のレベルシフタ７は、遅延回路５とサンプルホールド回
路２との間に設けてもよい。
のデータラインの駆動装置の異なる実施例を示す回路図
である。一般に出力バッファ３の出力端子Ｄから出力さ
れるアクティブ型ＬＣＤパネルのデータライン駆動用の
信号電圧Ｖd は、５Ｖ系のロジック電圧より高い、例え
ば数十ボルトの電圧となっているので、図２に示す実施
例ではシフトレジスタ１と遅延回路５との間に、シフト
レジスタ１からの出力信号を高電圧系に変換するレベル
シフタ７を設けて、出力バッファ３の出力端子Ｄから出
力される信号電圧Ｖd を昇圧したものである。なお、こ
のレベルシフタ７は、遅延回路５とサンプルホールド回
路２との間に設けてもよい。
【００１６】図３は本発明のアクティブ型ＬＣＤパネル
のデータラインの駆動装置の更に異なる実施例を示す回
路図である。図３は図１に示す駆動装置において、遅延
回路５に変えてＡＮＤ回路６を設けたものである。この
ＡＮＤ回路６は、一方の入力端子にシフトレジスタ１の
各ビットのサンプリング信号がそれぞれ入力され、他方
の入力端子に制御端子Ｒからの制御信号ｒがそれぞれ入
力され、出力端子がサンプルホールド回路２の各ビット
にそれぞれ接続された各ビットのＡＮＤゲート６１から
なっている。
のデータラインの駆動装置の更に異なる実施例を示す回
路図である。図３は図１に示す駆動装置において、遅延
回路５に変えてＡＮＤ回路６を設けたものである。この
ＡＮＤ回路６は、一方の入力端子にシフトレジスタ１の
各ビットのサンプリング信号がそれぞれ入力され、他方
の入力端子に制御端子Ｒからの制御信号ｒがそれぞれ入
力され、出力端子がサンプルホールド回路２の各ビット
にそれぞれ接続された各ビットのＡＮＤゲート６１から
なっている。
【００１７】このアクティブ型ＬＣＤパネルのデータラ
インの駆動装置の動作を図７に示す動作波形図を参照し
て説明する。図７に示す動作波形図は、図１１に示す従
来のアクティブ型ＬＣＤパネルのデータラインの駆動装
置の動作波形図に対応するものであり、図７において制
御端子Ｒから、図７（２）に示すようなクロック信号ｃ
ｋに同期して同時に立ち下がり、サンプリング信号の出
力の遅延時間Δｔ0 以上の時間Δｔ1 の後に立ち上がる
制御信号ｒを入力する。この制御信号ｒはＡＮＤ回路６
の各ＡＮＤゲート６１の他方の端子にそれぞれ入力され
て、この制御信号ｒとシフトレジスタ１からのサンプリ
ング信号とのＡＮＤ条件がとられる。このＡＮＤ条件に
よって、例えば図７（３）に示すシフトレジスタ１から
の出力端子Ｄ1 のサンプリング信号は、図７（４）に示
すようにその立ち上がりが時間Δｔ1 の間遅延されて、
サンプルホールド回路２に入力される。また、図７
（５）および（６）に示す出力端子Ｄ4 およびＤ7 のサ
ンプリング信号も、同様にその立ち上がり時間Δｔ1 の
間遅延されて、サンプルホールド回路２に入力される。
このようにして、出力端子Ｄ1 とＤ4 との間のサンプリ
ング信号、あるいは出力端子Ｄ4 とＤ7 との間のサンプ
リング信号のオーバラップはなくなる。
インの駆動装置の動作を図７に示す動作波形図を参照し
て説明する。図７に示す動作波形図は、図１１に示す従
来のアクティブ型ＬＣＤパネルのデータラインの駆動装
置の動作波形図に対応するものであり、図７において制
御端子Ｒから、図７（２）に示すようなクロック信号ｃ
ｋに同期して同時に立ち下がり、サンプリング信号の出
力の遅延時間Δｔ0 以上の時間Δｔ1 の後に立ち上がる
制御信号ｒを入力する。この制御信号ｒはＡＮＤ回路６
の各ＡＮＤゲート６１の他方の端子にそれぞれ入力され
て、この制御信号ｒとシフトレジスタ１からのサンプリ
ング信号とのＡＮＤ条件がとられる。このＡＮＤ条件に
よって、例えば図７（３）に示すシフトレジスタ１から
の出力端子Ｄ1 のサンプリング信号は、図７（４）に示
すようにその立ち上がりが時間Δｔ1 の間遅延されて、
サンプルホールド回路２に入力される。また、図７
（５）および（６）に示す出力端子Ｄ4 およびＤ7 のサ
ンプリング信号も、同様にその立ち上がり時間Δｔ1 の
間遅延されて、サンプルホールド回路２に入力される。
このようにして、出力端子Ｄ1 とＤ4 との間のサンプリ
ング信号、あるいは出力端子Ｄ4 とＤ7 との間のサンプ
リング信号のオーバラップはなくなる。
【００１８】図４は本発明のアクティブ型ＬＣＤパネル
のデータラインの駆動装置の更に異なる実施例を示す回
路図である。図４は図３における制御端子Ｒを廃止し、
ＡＮＤ回路６の各ＡＮＤゲート６１の他方の端子には、
シフトレジスタ１の端子ＣＲに入力されるクロック信号
ｃｒを入力するようにしたものである。クロック信号の
立ち下がりと立ち上がりの間の時間は、通常サンプリン
グ信号の出力の遅延時間より長いので、同様にサンプリ
ング信号の立ち上がりを遅延できる。
のデータラインの駆動装置の更に異なる実施例を示す回
路図である。図４は図３における制御端子Ｒを廃止し、
ＡＮＤ回路６の各ＡＮＤゲート６１の他方の端子には、
シフトレジスタ１の端子ＣＲに入力されるクロック信号
ｃｒを入力するようにしたものである。クロック信号の
立ち下がりと立ち上がりの間の時間は、通常サンプリン
グ信号の出力の遅延時間より長いので、同様にサンプリ
ング信号の立ち上がりを遅延できる。
【００１９】図５は本発明のアクティブ型ＬＣＤパネル
のデータラインの駆動装置の更に異なる実施例を示す回
路図である。図５は図３に示す駆動装置においてシフト
レジスタ１とＡＮＤ回路６との間に、シフトレジスタ１
からの出力信号を高電圧系に変換するレベルシフタ７を
設けて、出力バッファ３の出力端子Ｄから出力される信
号電圧Ｖd を昇圧したものである。なお、このレベルシ
フタ７は、ＡＮＤ回路６とサンプルホールド回路２との
間に設けてもよい。また、このレベルシフタ７は、図４
に示す駆動装置においても全く同様に設けることができ
る。
のデータラインの駆動装置の更に異なる実施例を示す回
路図である。図５は図３に示す駆動装置においてシフト
レジスタ１とＡＮＤ回路６との間に、シフトレジスタ１
からの出力信号を高電圧系に変換するレベルシフタ７を
設けて、出力バッファ３の出力端子Ｄから出力される信
号電圧Ｖd を昇圧したものである。なお、このレベルシ
フタ７は、ＡＮＤ回路６とサンプルホールド回路２との
間に設けてもよい。また、このレベルシフタ７は、図４
に示す駆動装置においても全く同様に設けることができ
る。
【００２０】
【発明の効果】本発明のアクティブ型ＬＣＤパネルのデ
ータラインの駆動装置は、シフトレジスタの各ビットの
サンプリング信号のオーバラップによって、ＬＣＤパネ
ル面に生じるゴーストを防止したので、画像の品質が著
るしく向上する。
ータラインの駆動装置は、シフトレジスタの各ビットの
サンプリング信号のオーバラップによって、ＬＣＤパネ
ル面に生じるゴーストを防止したので、画像の品質が著
るしく向上する。
【図１】本発明のアクティブ型ＬＣＤパネルのデータラ
インの駆動装置の一実施例を示す回路図
インの駆動装置の一実施例を示す回路図
【図２】本発明のアクティブ型ＬＣＤパネルのデータラ
インの駆動装置の異なる実施例を示す回路図
インの駆動装置の異なる実施例を示す回路図
【図３】本発明のアクティブ型ＬＣＤパネルのデータラ
インの駆動装置の更に異なる実施例を示す回路図
インの駆動装置の更に異なる実施例を示す回路図
【図４】本発明のアクティブ型ＬＣＤパネルのデータラ
インの駆動装置の更に異なる実施例を示す回路図
インの駆動装置の更に異なる実施例を示す回路図
【図５】本発明のアクティブ型ＬＣＤパネルのデータラ
インの駆動装置の更に異なる実施例を示す回路図
インの駆動装置の更に異なる実施例を示す回路図
【図６】図１に示す本発明のアクティブ型ＬＣＤパネル
のデータラインの駆動装置の動作波形図
のデータラインの駆動装置の動作波形図
【図７】図３に示す本発明のアクティブ型ＬＣＤパネル
のデータラインの駆動装置の動作波形図
のデータラインの駆動装置の動作波形図
【図８】一般的なアクティブ型ＬＣＤパネルの回路図
【図９】図８に示すアクティブ型ＬＣＤパネルの一画素
の動作波形図
の動作波形図
【図１０】従来のアクティブ型ＬＣＤパネルのデータラ
インの駆動装置の一例を示す回路図
インの駆動装置の一例を示す回路図
【図１１】図１０に示す従来のアクティブ型ＬＣＤパネ
ルのデータラインの駆動装置の動作波形図
ルのデータラインの駆動装置の動作波形図
【図１２】従来のアクティブ型カラーＬＣＤパネルのデ
ータラインの駆動装置の詳細を示す要部回路図
ータラインの駆動装置の詳細を示す要部回路図
【図１３】従来のアクティブ型カラーＬＣＤパネルのパ
ネル面の模式図
ネル面の模式図
１ シフトレジスタ ２ サンプルホールド回路 ５ 遅延回路 ５１ ＡＮＤゲート ５２ インバータ ５３ インバータ ５４ インバータ ５５ インバータ ６ ＡＮＤ回路
Claims (4)
- 【請求項１】スタート信号とクロック信号とが入力さ
れ、前記スタート信号を前記クロック信号の各パルスご
とに各ビットの間を順次転送し、このスタート信号が転
送されたビットから順次サンプリング信号を出力する複
数ビットのシフトレジスタと、このシフトレジスタの各
ビットのサンプリング信号によりビデオ信号をサンプル
ホールドする各ビットのサンプルホールド回路とからな
り、このサンプルホールド回路の各ビットにサンプルホ
ールドされた信号電圧をアクティブ型ＬＣＤパネルの各
データラインに出力するＬＣＤパネルのデータラインの
駆動装置において、前記シフトレジスタと前記サンプル
ホールド回路との間に、このシフトレジスタの各ビット
のサンプリング信号の立ち上がりをこのサンプリング信
号の出力の遅延時間以上に遅延して前記サンプルホール
ド回路に出力する遅延回路を設けたことを特徴とするア
クティブ型ＬＣＤパネルのデータラインの駆動装置。 - 【請求項２】請求項１記載の装置において、遅延回路
は、一方の入力端子にシフトレジスタの各ビットのサン
プリング信号がそれぞれ入力され、他方の入力端子にこ
れらサンプリング信号が偶数個直列に接続されたインバ
ータを介してそれぞれ入力され、出力端子がサンプルホ
ールド回路の各ビットにそれぞれ接続された各ビットの
ＡＮＤゲートからなることを特徴とするアクティブ型Ｌ
ＣＤパネルのデータラインの駆動装置。 - 【請求項３】請求項１記載の装置において、遅延回路
は、シフトレジスタの各ビットのサンプリング信号を、
前記クロック信号と同時に立ち下がり、このサンプリン
グ信号の出力の遅延時間以上の後に立ち上がる制御信号
との間で、ＡＮＤ条件をとってサンプルホールド回路の
各ビットに出力するＡＮＤ回路からなることを特徴とす
るアクティブ型ＬＣＤパネルのデータラインの駆動装
置。 - 【請求項４】請求項３記載の装置において、制御信号は
クロック信号からなることを特徴とするアクティブ型Ｌ
ＣＤパネルのデータラインの駆動装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24961193A JPH07104708A (ja) | 1993-10-06 | 1993-10-06 | アクティブ型ｌｃｄパネルのデータラインの駆動装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24961193A JPH07104708A (ja) | 1993-10-06 | 1993-10-06 | アクティブ型ｌｃｄパネルのデータラインの駆動装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07104708A true JPH07104708A (ja) | 1995-04-21 |
Family
ID=17195610
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24961193A Pending JPH07104708A (ja) | 1993-10-06 | 1993-10-06 | アクティブ型ｌｃｄパネルのデータラインの駆動装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07104708A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000081862A (ja) * | 1998-07-10 | 2000-03-21 | Toshiba Corp | 液晶表示装置駆動回路 |
| US6697041B1 (en) * | 1999-01-28 | 2004-02-24 | Sharp Kabushiki Kaisha | Display drive device and liquid crystal module incorporating the same |
-
1993
- 1993-10-06 JP JP24961193A patent/JPH07104708A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000081862A (ja) * | 1998-07-10 | 2000-03-21 | Toshiba Corp | 液晶表示装置駆動回路 |
| US6697041B1 (en) * | 1999-01-28 | 2004-02-24 | Sharp Kabushiki Kaisha | Display drive device and liquid crystal module incorporating the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4564222B2 (ja) | 液晶マトリックス表示装置用制御回路 | |
| JP2852042B2 (ja) | 表示装置 | |
| US5579027A (en) | Method of driving image display apparatus | |
| EP0461928B1 (en) | A column electrode driving circuit for a display apparatus | |
| JPH057368A (ja) | シリアルサンプル映像信号駆動装置 | |
| JPH04346390A (ja) | 液晶表示装置並びにその駆動方法及び駆動装置 | |
| JPH0362357B2 (ja) | ||
| US4785297A (en) | Driver circuit for matrix type display device | |
| JPH1124632A (ja) | アクティブマトリクス型画像表示装置及びその駆動方法 | |
| JP2714161B2 (ja) | 液晶ディスプレイ装置 | |
| JP3090922B2 (ja) | 平面表示装置、アレイ基板、および平面表示装置の駆動方法 | |
| JP5138839B2 (ja) | 液晶ディスプレイの駆動方法、その回路及び画像表示装置 | |
| JPH07306660A (ja) | 液晶表示装置の階調駆動回路及びその階調駆動方法 | |
| JPH07104708A (ja) | アクティブ型ｌｃｄパネルのデータラインの駆動装置 | |
| JP2760785B2 (ja) | マトリクス画像表示装置 | |
| JPH0824359B2 (ja) | アクティブマトリクス型画像表示装置 | |
| KR20000001129A (ko) | 액정 표시장치 | |
| JPH04100089A (ja) | アクティブマトリクス液晶ディスプレイの階調表示駆動回路 | |
| JPH0766255B2 (ja) | アクテイブマトリクス型表示装置 | |
| JP2776073B2 (ja) | 表示駆動装置および表示装置 | |
| JP2613370B2 (ja) | カラー液晶装置 | |
| JP2792146B2 (ja) | 液晶パネルの駆動方法ならびに駆動回路 | |
| JPH04358197A (ja) | 液晶ディスプレイの階調駆動回路 | |
| JPS63261389A (ja) | 液晶表示装置 | |
| JP2822991B2 (ja) | 液晶表示装置 |