JPH0824359B2 - アクティブマトリクス型画像表示装置 - Google Patents
アクティブマトリクス型画像表示装置Info
- Publication number
- JPH0824359B2 JPH0824359B2 JP61221842A JP22184286A JPH0824359B2 JP H0824359 B2 JPH0824359 B2 JP H0824359B2 JP 61221842 A JP61221842 A JP 61221842A JP 22184286 A JP22184286 A JP 22184286A JP H0824359 B2 JPH0824359 B2 JP H0824359B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- horizontal scanning
- period
- row
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Video Image Reproduction Devices For Color Tv Systems (AREA)
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Transforming Electric Information Into Light Information (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、マトリクス配置したスイッチング素子と液
晶等の表示要素から成る画素を有するアクティブマトリ
クス型表示装置に関する。
晶等の表示要素から成る画素を有するアクティブマトリ
クス型表示装置に関する。
画面サイズが６形程度以上のカラーテレビ画像表示装
置では、特に解像度が要求されるため、例えばNTSC方式
画像信号を入力とする場合、有効水平走査線数約480本
を表示する必要があり、アクティブマトリクス型テレビ
画像表示装置の垂直方向画素数は約480必要である。NTS
C方式画像信号はフレーム周期30Hzのインタレース信号
であるため、１水平走査周期中に１行の画素しか選択し
ない従来の駆動方法を用いると各画素は１フレームに１
回選択されてその画素に対応した画像信号で駆動される
ことになる。ここで、表示素子として例えば液晶素子を
用いると、その寿命の点から交流駆動する必要があるの
で、フレーム毎に画像信号の極性を反転させて駆動する
ことになるが、この時液晶素子の交流化周波数はフレー
ム周波数の半分15Hzになる。液晶素子を15Hzの交流電圧
で駆動した場合、その周波数が低いためフリッカが生じ
ることが多いので、液晶の交流化周波数として少なくと
も30Hzを確保する必要がある。従って、各画素を１フレ
ーム中に１回選択するのでなく２回、すなわち１フィー
ルド（１フレームは２フィールドで構成される。）に１
回選択し、フィールド毎に画像信号の極性を反転させて
駆動すれば良い。しかしながら、１フィールド中の有効
水平走査線は約240本であり、垂直方向画素数が約480あ
る液晶パネルを駆動する場合、１水平走査周期中に２行
の画素を選択駆動しなければならない。このように１水
平走査周期中に２行の画素を選択駆動して１フィールド
に１回全画素を選択駆動し、液晶交流化周波数を30Hzと
する方法が、電子通信学会技術報告84巻159号（昭和59
年）第19頁から第24頁において論じられている。
置では、特に解像度が要求されるため、例えばNTSC方式
画像信号を入力とする場合、有効水平走査線数約480本
を表示する必要があり、アクティブマトリクス型テレビ
画像表示装置の垂直方向画素数は約480必要である。NTS
C方式画像信号はフレーム周期30Hzのインタレース信号
であるため、１水平走査周期中に１行の画素しか選択し
ない従来の駆動方法を用いると各画素は１フレームに１
回選択されてその画素に対応した画像信号で駆動される
ことになる。ここで、表示素子として例えば液晶素子を
用いると、その寿命の点から交流駆動する必要があるの
で、フレーム毎に画像信号の極性を反転させて駆動する
ことになるが、この時液晶素子の交流化周波数はフレー
ム周波数の半分15Hzになる。液晶素子を15Hzの交流電圧
で駆動した場合、その周波数が低いためフリッカが生じ
ることが多いので、液晶の交流化周波数として少なくと
も30Hzを確保する必要がある。従って、各画素を１フレ
ーム中に１回選択するのでなく２回、すなわち１フィー
ルド（１フレームは２フィールドで構成される。）に１
回選択し、フィールド毎に画像信号の極性を反転させて
駆動すれば良い。しかしながら、１フィールド中の有効
水平走査線は約240本であり、垂直方向画素数が約480あ
る液晶パネルを駆動する場合、１水平走査周期中に２行
の画素を選択駆動しなければならない。このように１水
平走査周期中に２行の画素を選択駆動して１フィールド
に１回全画素を選択駆動し、液晶交流化周波数を30Hzと
する方法が、電子通信学会技術報告84巻159号（昭和59
年）第19頁から第24頁において論じられている。
上記従来技術は、１水平走査周期中に２行の画素を順
番に駆動するために、A/D変換器、ディジタルメモリ、D
/A変換器等を用いてディジタル処理によりインタレース
・テレビ画像信号に対していわゆる倍速変換を行い、ノ
ンインタレース信号を得て水平走査回路に入力し、液晶
パネルを駆動していた。このため、１水平走査周期中に
１行の画素を駆動する場合に比べて水平走査回路の高速
化を図る必要が生じると共に、回路規模が大きくなるデ
ィジタル倍速変換回路を必要としていた。
番に駆動するために、A/D変換器、ディジタルメモリ、D
/A変換器等を用いてディジタル処理によりインタレース
・テレビ画像信号に対していわゆる倍速変換を行い、ノ
ンインタレース信号を得て水平走査回路に入力し、液晶
パネルを駆動していた。このため、１水平走査周期中に
１行の画素を駆動する場合に比べて水平走査回路の高速
化を図る必要が生じると共に、回路規模が大きくなるデ
ィジタル倍速変換回路を必要としていた。
本発明の目的は、水平走査回路を高速化することな
く、またディジタル倍速変換回路を使用することなく、
１水平走査周期中に２行の画素を駆動し、フリッカが少
なく、また長寿命のアクティブマトリクス型液晶画像表
示装置を得ることにある。
く、またディジタル倍速変換回路を使用することなく、
１水平走査周期中に２行の画素を駆動し、フリッカが少
なく、また長寿命のアクティブマトリクス型液晶画像表
示装置を得ることにある。
上記目的は、１列信号電極駆動回路に対し複数のテレ
ビ画像信号サンプルホールド回路を備え、テレビ画像信
号の水平有効表示期間中に各駆動回路当り２個のサンプ
ルホールド回路をサンプリング動作させると共に、複数
のサンプルホールド回路がホールドしている信号電圧を
１水平周期中に２回切換えて出力し、アクティブマトリ
クス型液晶パネルの列信号電極を駆動することにより達
成される。
ビ画像信号サンプルホールド回路を備え、テレビ画像信
号の水平有効表示期間中に各駆動回路当り２個のサンプ
ルホールド回路をサンプリング動作させると共に、複数
のサンプルホールド回路がホールドしている信号電圧を
１水平周期中に２回切換えて出力し、アクティブマトリ
クス型液晶パネルの列信号電極を駆動することにより達
成される。
１水平走査周期中に、前の水平走査周期にサンプリン
グした２つの異なる信号電圧を２回に分けて出力し、ア
クティブマトリクス型液晶パネルの列信号電極を駆動す
るので２行の画素が駆動され従っていわゆるノンインタ
レース倍速変換された画像信号で液晶パネルが駆動され
る。それによって、液晶交流化周波数がフレーム周波数
（例えばNTSCテレビ画像信号が入力された場合、30Hzと
なる。）と等しくなるので、ディジタル倍速変換回路を
使用することなく、フリッカが少なく、また長寿命のテ
レビ画像表示装置を得ることができる。
グした２つの異なる信号電圧を２回に分けて出力し、ア
クティブマトリクス型液晶パネルの列信号電極を駆動す
るので２行の画素が駆動され従っていわゆるノンインタ
レース倍速変換された画像信号で液晶パネルが駆動され
る。それによって、液晶交流化周波数がフレーム周波数
（例えばNTSCテレビ画像信号が入力された場合、30Hzと
なる。）と等しくなるので、ディジタル倍速変換回路を
使用することなく、フリッカが少なく、また長寿命のテ
レビ画像表示装置を得ることができる。
以下、本発明の実施例を図面を用いて説明する。
第１図は本発明によるアクティブマトリクス型表示装
置に使用される倍速線順次走査回路の第一の実施例を示
す構成図、第２図は第１図の回路の動作波形図であっ
て、１は水平走査用シフトレジスタ、２はアンド（AN
D）回路、３はレベルシフタ、４はシフトマトリクス、
５はホールド容量、６はボルテージフォロワ、７はバッ
ファアンプ、８は垂直走査用シフトレジスタ、９は斜め
モザイク状に３原色フィルタを配置したカラー液晶パネ
ル、10はMOSトランジスタ、11は液晶セル、Drは列信号
電極、Gaは行走査電極、Wij,Sij（ｉ＝A,B,C,D、ｊ＝1,
2,3,…）は例えばMOSトランジスタ等で構成されるアナ
ログスイッチである。
置に使用される倍速線順次走査回路の第一の実施例を示
す構成図、第２図は第１図の回路の動作波形図であっ
て、１は水平走査用シフトレジスタ、２はアンド（AN
D）回路、３はレベルシフタ、４はシフトマトリクス、
５はホールド容量、６はボルテージフォロワ、７はバッ
ファアンプ、８は垂直走査用シフトレジスタ、９は斜め
モザイク状に３原色フィルタを配置したカラー液晶パネ
ル、10はMOSトランジスタ、11は液晶セル、Drは列信号
電極、Gaは行走査電極、Wij,Sij（ｉ＝A,B,C,D、ｊ＝1,
2,3,…）は例えばMOSトランジスタ等で構成されるアナ
ログスイッチである。
第１図において、水平走査用シフトレジスタ１には、
テレビ画像信号の水平同期信号に同期し、液晶パネル９
の水平方向の画素数に相当するクロックパルスφＨと、
水平同期信号を遅延させて得られる走査開始信号DHが印
加される。このシフトレジスタ１の各段の出力は、水平
走査周期毎に切換わる互いに論理レベルが反転している
信号H1及びH2と共にアンド（AND）回路２に入力され、
２水平走査周期毎に１回順次選択する信号を形成し、レ
ベルシフタ３でアナログスイッチWij（ｉ＝A,B,C,D、ｊ
＝1,2,3,…）を駆動できる電圧レベルに変換している。
アナログスイッチWijはホールド容量５と共にサンプル
ホールド回路を形成しており、それぞれのサンプルホー
ルド回路は２水平走査周期に１回テレビ画像信号XR,XG,
XBを順次サンプリングし、ホールド容量５にそれぞれ駆
動を担当する列信号電極Drに見合う信号電圧がホールド
される。このホールドされた信号電圧が高入力インピー
ダンス・ボルテージフォロワ６を通して選択アナログス
イッチSij（ｉ＝A,B,C,D、ｊ＝1,2,3,…）に加えられ、
ホールドされた信号電圧を制御信号HA,HB,HC,HDにより
水平走査周期の半分の周期毎に切換えてバッファアンプ
７に入力し、その出力で列信号電極Drを駆動するもので
ある。尚、ボルテージフォロワ６の出力インピーダンス
及びアナログスイッチSijのオン抵抗が十分低い場合
は、バッファアンプ７を省略してもさしつかえない。
テレビ画像信号の水平同期信号に同期し、液晶パネル９
の水平方向の画素数に相当するクロックパルスφＨと、
水平同期信号を遅延させて得られる走査開始信号DHが印
加される。このシフトレジスタ１の各段の出力は、水平
走査周期毎に切換わる互いに論理レベルが反転している
信号H1及びH2と共にアンド（AND）回路２に入力され、
２水平走査周期毎に１回順次選択する信号を形成し、レ
ベルシフタ３でアナログスイッチWij（ｉ＝A,B,C,D、ｊ
＝1,2,3,…）を駆動できる電圧レベルに変換している。
アナログスイッチWijはホールド容量５と共にサンプル
ホールド回路を形成しており、それぞれのサンプルホー
ルド回路は２水平走査周期に１回テレビ画像信号XR,XG,
XBを順次サンプリングし、ホールド容量５にそれぞれ駆
動を担当する列信号電極Drに見合う信号電圧がホールド
される。このホールドされた信号電圧が高入力インピー
ダンス・ボルテージフォロワ６を通して選択アナログス
イッチSij（ｉ＝A,B,C,D、ｊ＝1,2,3,…）に加えられ、
ホールドされた信号電圧を制御信号HA,HB,HC,HDにより
水平走査周期の半分の周期毎に切換えてバッファアンプ
７に入力し、その出力で列信号電極Drを駆動するもので
ある。尚、ボルテージフォロワ６の出力インピーダンス
及びアナログスイッチSijのオン抵抗が十分低い場合
は、バッファアンプ７を省略してもさしつかえない。
次に、垂直走査用シフトレジスタ８には、水平走査周
波数の２倍の周波数のクロックパルスφＶと、垂直同期
信号を遅延させて得られる垂直走査開始信号DVを印加
し、テレビの水平走査線に相当する行走査電極Gaにゲー
トが接続されているMOSトランジスタ10をオンさせて、
液晶セル11に列信号電極Drに与えられた信号電圧を加え
て画像を表示するものである。尚、液晶自体やMOSトラ
ンジスタ10のオフ時のリークが無視できない場合、各画
素の液晶駆動電極に信号保持容量を付加すればよい。
波数の２倍の周波数のクロックパルスφＶと、垂直同期
信号を遅延させて得られる垂直走査開始信号DVを印加
し、テレビの水平走査線に相当する行走査電極Gaにゲー
トが接続されているMOSトランジスタ10をオンさせて、
液晶セル11に列信号電極Drに与えられた信号電圧を加え
て画像を表示するものである。尚、液晶自体やMOSトラ
ンジスタ10のオフ時のリークが無視できない場合、各画
素の液晶駆動電極に信号保持容量を付加すればよい。
また、全ての液晶セルの片方の電極は共通に接続さ
れ、液晶を交流駆動するために信号電圧のほぼ中点電位
が与えられる。
れ、液晶を交流駆動するために信号電圧のほぼ中点電位
が与えられる。
これまでに述べてきた動作を、ｋ（＝3j−2;j＝1,2,
3,…）列目の列信号電極Dr−ｋの駆動回路を取り上げ
て、第２図によりさらに駆動信号について具体的に説明
を加えることにする。ｋ＋1,k＋２列目の列信号電極Dr
−ｋ＋1,Dr−ｋ＋２の駆動回路については、以下の説明
において、（Red,Gre,Blu,R,G,B）をそれぞれ（Gre,Bl
u,Red,G,B,R）と（Blu,Red,Gre,B,R,G）に置き換えれば
同様な動作になるので、説明は省略する。
3,…）列目の列信号電極Dr−ｋの駆動回路を取り上げ
て、第２図によりさらに駆動信号について具体的に説明
を加えることにする。ｋ＋1,k＋２列目の列信号電極Dr
−ｋ＋1,Dr−ｋ＋２の駆動回路については、以下の説明
において、（Red,Gre,Blu,R,G,B）をそれぞれ（Gre,Bl
u,Red,G,B,R）と（Blu,Red,Gre,B,R,G）に置き換えれば
同様な動作になるので、説明は省略する。
ここで、アナログスイッチWAk,WBk,WCk,WDkと各ホー
ルド容量５からなるサンプルホールド回路を、それぞれ
S/H−A,S/H−B,S/H−C,S/H−Ｄと呼ぶことにし、そのサ
ンプリング動作期間を“W"、選択スイッチSAk,SBk,SCk,
SDkがそれぞれ選択されてバッファアンプ７に送られ、
列信号電極Dr−ｋを駆動する出力期間を“R"という記号
をつけて示している。尚、サンプリング期間“W"の後に
続く（ ）内には、各サンプルホールド回路にサンプリ
ングされる３原色信号Red（赤）,Gre（緑）,Blu（青）
の種類を示している。出力期間“R"の後に続く（ ）内
には、駆動する画素が表示する色Ｒ（赤）,G（緑）,B
（青）とその画素の属する行走査電極の番号を示す添字
が記入されている。
ルド容量５からなるサンプルホールド回路を、それぞれ
S/H−A,S/H−B,S/H−C,S/H−Ｄと呼ぶことにし、そのサ
ンプリング動作期間を“W"、選択スイッチSAk,SBk,SCk,
SDkがそれぞれ選択されてバッファアンプ７に送られ、
列信号電極Dr−ｋを駆動する出力期間を“R"という記号
をつけて示している。尚、サンプリング期間“W"の後に
続く（ ）内には、各サンプルホールド回路にサンプリ
ングされる３原色信号Red（赤）,Gre（緑）,Blu（青）
の種類を示している。出力期間“R"の後に続く（ ）内
には、駆動する画素が表示する色Ｒ（赤）,G（緑）,B
（青）とその画素の属する行走査電極の番号を示す添字
が記入されている。
第１フィールドの第１水平走査周期において３原色画
像信号Red,Gre,Bluを入力とするシフトマトリクス回路
４は、XR,XG,XBの各信号線にそれぞれ、Red,Gre,Bluの
信号を出力する。この時、その有効表示期間中にS/H−
Ａ及びＢがそれぞれRed,Bluをサンプリングする。この
時ｋの番号が小さいサンプルホールド回路は有効表示期
間の始め付近でサンプリングし、ｋの番号が大きいサン
プルホールド回路は有効表示期間の終わり付近でサンプ
リングすることになる。このことは、以降に述べるサン
プリング期間でも同様である。
像信号Red,Gre,Bluを入力とするシフトマトリクス回路
４は、XR,XG,XBの各信号線にそれぞれ、Red,Gre,Bluの
信号を出力する。この時、その有効表示期間中にS/H−
Ａ及びＢがそれぞれRed,Bluをサンプリングする。この
時ｋの番号が小さいサンプルホールド回路は有効表示期
間の始め付近でサンプリングし、ｋの番号が大きいサン
プルホールド回路は有効表示期間の終わり付近でサンプ
リングすることになる。このことは、以降に述べるサン
プリング期間でも同様である。
続く第２水平走査周期の前半において、第１行走査電
極Ga−１が選択されると同時に、S/H−Ａから第１行目
の画素に見合う信号R1が列信号電極Dr−ｋに加えられ
る。第２水平走査周期の後半では、第２行走査電極Ga−
２が選択されると同時に、S/H−Ｂから第２行目の画素
に見合う信号B2が列信号電極Dr−ｋに加えられる。ま
た、第２水平走査周期においては、シフトマトリクス回
路４は、XR,XG,XBの各信号線にそれぞれGre,Blu,Redの
信号を出力し、その有効表示期間中にS/H−Ｃ及びＤが
それぞれGre,Redをサンプリングする。
極Ga−１が選択されると同時に、S/H−Ａから第１行目
の画素に見合う信号R1が列信号電極Dr−ｋに加えられ
る。第２水平走査周期の後半では、第２行走査電極Ga−
２が選択されると同時に、S/H−Ｂから第２行目の画素
に見合う信号B2が列信号電極Dr−ｋに加えられる。ま
た、第２水平走査周期においては、シフトマトリクス回
路４は、XR,XG,XBの各信号線にそれぞれGre,Blu,Redの
信号を出力し、その有効表示期間中にS/H−Ｃ及びＤが
それぞれGre,Redをサンプリングする。
第３水平走査周期の前半において、第３行走査電極Ga
−３が選択されると同時に、S/H−Ｃから第３行目の画
素に見合う信号G3が列信号電極Dr−ｋに加えられる。後
半では第４行走査電極Ga−４が選択されると同時に、S/
H−Ｄから第４行目の画素に見合う信号R4が列信号電極D
r−ｋに加えられる。また、第３水平走査周期において
は、シフトマトリクス回路４は、XR,XG,XBの各信号線に
それぞれBlu,Red,Greの信号を出力し、その有効表示期
間中にS/H−Ａ及びＢがそれぞれBlu,Greをサンプリング
する。
−３が選択されると同時に、S/H−Ｃから第３行目の画
素に見合う信号G3が列信号電極Dr−ｋに加えられる。後
半では第４行走査電極Ga−４が選択されると同時に、S/
H−Ｄから第４行目の画素に見合う信号R4が列信号電極D
r−ｋに加えられる。また、第３水平走査周期において
は、シフトマトリクス回路４は、XR,XG,XBの各信号線に
それぞれBlu,Red,Greの信号を出力し、その有効表示期
間中にS/H−Ａ及びＢがそれぞれBlu,Greをサンプリング
する。
以下、同様な動作をくり返し、垂直方向の画素数が例
えば480画素の場合、240の水平走査周期中に３原色画像
信号をサンプリングし、第241水平走査周期までの間に
全ての画素を１回ずつ選択駆動することになる。
えば480画素の場合、240の水平走査周期中に３原色画像
信号をサンプリングし、第241水平走査周期までの間に
全ての画素を１回ずつ選択駆動することになる。
テレビ画像信号として例えばインタレース方式NTSC画
像信号を扱うものとすると、１フィールドは262.5水平
走査周期から構成される。従って、第263水平走査周期
の画像信号による表示は、第１水平走査周期の画像信号
による表示よりも上に位置し、第264水平走査周期の画
像信号による表示は、第１水平走査周期の画像信号によ
る表示よりも下に位置するはずである。この関係を考慮
し、第２フィールドでは第263水平走査周期の画像信号
で第１行の画素のみを駆動し、第264水平走査周期の画
像信号で第２行と第３行の画素を駆動するようにしてい
る。従って、第263水平走査周期中にS/H−Ａが画像信号
Greをサンプリングして得た信号は、画素に印加されな
いことになる。これを第２図ではＲ（Ｘ）と表示してい
る。
像信号を扱うものとすると、１フィールドは262.5水平
走査周期から構成される。従って、第263水平走査周期
の画像信号による表示は、第１水平走査周期の画像信号
による表示よりも上に位置し、第264水平走査周期の画
像信号による表示は、第１水平走査周期の画像信号によ
る表示よりも下に位置するはずである。この関係を考慮
し、第２フィールドでは第263水平走査周期の画像信号
で第１行の画素のみを駆動し、第264水平走査周期の画
像信号で第２行と第３行の画素を駆動するようにしてい
る。従って、第263水平走査周期中にS/H−Ａが画像信号
Greをサンプリングして得た信号は、画素に印加されな
いことになる。これを第２図ではＲ（Ｘ）と表示してい
る。
このようにして、第1,第２フィールドを通して、第50
4水平走査周期までの間に全ての画素を２回選択駆動す
ることになる。従って、第１フィールドに例えば正極性
の画像信号を与え、第２フィールドに負極性の画像信号
を与えておくことにより、液晶セル11の駆動電圧は２フ
ィールド周期すなわちフレーム周期（30Hz）で交流駆動
されることになる。
4水平走査周期までの間に全ての画素を２回選択駆動す
ることになる。従って、第１フィールドに例えば正極性
の画像信号を与え、第２フィールドに負極性の画像信号
を与えておくことにより、液晶セル11の駆動電圧は２フ
ィールド周期すなわちフレーム周期（30Hz）で交流駆動
されることになる。
第１図において、液晶パネル９の水平画素数が６形程
度の画面サイズでは648程度必要になると考えられる
が、この時水平走査用シフトレジスタ１のシフトクロッ
クφＨに要求される周波数Ｈは例えば、NTSCテレビ画
像信号に対して下記のように計算される。
度の画面サイズでは648程度必要になると考えられる
が、この時水平走査用シフトレジスタ１のシフトクロッ
クφＨに要求される周波数Ｈは例えば、NTSCテレビ画
像信号に対して下記のように計算される。
このようにシフトレジスタ１は高速動作が要求され、ま
た消費電力も大きくなると考えられる。このことを考慮
し、シフトクロックの周波数を1/3（4.1MHz）とした３
相クロックφH1，φH2，φH3を用いたリセット端子
（RS）付ダイナミック形シフトレジスタの構成例を第３
図に、その動作波形例を第４図に示す。21はアナログス
イッチであり、ここではCMOS構成としている。22はアナ
ログスイッチがオフの時に、オフになる直前の信号電圧
をホールドするホールド容量であり、寄生容量で代用し
てもよい。23はノンインバーティングバッファであり、
例えばインバータを２個縦続接続したものである。24は
リセット用のNMOSトランジスタであり、帰線期間等の長
い間３相クロックφH1，φH2，φH3が与えられない時に
リセット端子RSに“H"レベルを与えて、シフトレジスタ
出力を安定に非選択状態に保つ働きをする。第１図の水
平走査用シフトレジスタとしてその出力段数が例えば64
8である場合、第３図の回路を648÷３＝216回路縦続接
続したものを使うと、回路規模及び消費電力を低減でき
る。以下に述べる本発明の他の実施例におけるシフトレ
ジスタについても、第３図の回路例が適用できる。
た消費電力も大きくなると考えられる。このことを考慮
し、シフトクロックの周波数を1/3（4.1MHz）とした３
相クロックφH1，φH2，φH3を用いたリセット端子
（RS）付ダイナミック形シフトレジスタの構成例を第３
図に、その動作波形例を第４図に示す。21はアナログス
イッチであり、ここではCMOS構成としている。22はアナ
ログスイッチがオフの時に、オフになる直前の信号電圧
をホールドするホールド容量であり、寄生容量で代用し
てもよい。23はノンインバーティングバッファであり、
例えばインバータを２個縦続接続したものである。24は
リセット用のNMOSトランジスタであり、帰線期間等の長
い間３相クロックφH1，φH2，φH3が与えられない時に
リセット端子RSに“H"レベルを与えて、シフトレジスタ
出力を安定に非選択状態に保つ働きをする。第１図の水
平走査用シフトレジスタとしてその出力段数が例えば64
8である場合、第３図の回路を648÷３＝216回路縦続接
続したものを使うと、回路規模及び消費電力を低減でき
る。以下に述べる本発明の他の実施例におけるシフトレ
ジスタについても、第３図の回路例が適用できる。
この他、第１図の水平走査用シフトレジスタとして、
その出力段数が例えば648である場合、通常の１クロッ
ク入力216段シフトレジスタを３系統備えた回路を用い
てもよい。この場合３系統のシフトレジスタのクロック
はそれぞれ位相が120度異なる３相クロックを用いるこ
とにより、第４図に示した出力波形が得られる。
その出力段数が例えば648である場合、通常の１クロッ
ク入力216段シフトレジスタを３系統備えた回路を用い
てもよい。この場合３系統のシフトレジスタのクロック
はそれぞれ位相が120度異なる３相クロックを用いるこ
とにより、第４図に示した出力波形が得られる。
第５図は、第１図の制御端子H1,H2,HA,HB,HC,HDに与
える信号を形成するための回路例である。25は４進カウ
ンタ、26は２対４デコーダである。４進カウンタ25に、
水平走査周期の半分の周期のクロックH/2（例えば垂直
走査用シフトレジスタのクロックφＶで代用しても良
い。）を与えると、上位ビットQ1には水平走査周期毎に
反転する信号が得られ、同時にその反転信号Q1が得られ
る。これらの信号は、丁度、第１図のH1,H2で要求する
信号に他ならない。また、４進カウンタ25の出力を２対
４デコーダ26に加えて得られる信号O0,O1,O2,O3，は水
平走査周期の半分の時間毎に順次選択して行く信号であ
り、第２図の動作波形を参考にすると、それぞれ、第１
図のHC,HD,HA,HB端子に必要な信号であることがわか
る。尚、４進カウンタ25のリセット端子Ｒには、垂直走
査用シフトレジスタとの同期をとるために垂直同期信号
と同期した信号RVを加える必要がある。第１図の倍速順
次走査回路をIC化する場合、第５図の制御回路を内蔵化
することにより入力端子数を低減できる効果がある。
える信号を形成するための回路例である。25は４進カウ
ンタ、26は２対４デコーダである。４進カウンタ25に、
水平走査周期の半分の周期のクロックH/2（例えば垂直
走査用シフトレジスタのクロックφＶで代用しても良
い。）を与えると、上位ビットQ1には水平走査周期毎に
反転する信号が得られ、同時にその反転信号Q1が得られ
る。これらの信号は、丁度、第１図のH1,H2で要求する
信号に他ならない。また、４進カウンタ25の出力を２対
４デコーダ26に加えて得られる信号O0,O1,O2,O3，は水
平走査周期の半分の時間毎に順次選択して行く信号であ
り、第２図の動作波形を参考にすると、それぞれ、第１
図のHC,HD,HA,HB端子に必要な信号であることがわか
る。尚、４進カウンタ25のリセット端子Ｒには、垂直走
査用シフトレジスタとの同期をとるために垂直同期信号
と同期した信号RVを加える必要がある。第１図の倍速順
次走査回路をIC化する場合、第５図の制御回路を内蔵化
することにより入力端子数を低減できる効果がある。
本発明の他の一実施例を第６図に示し、その動作波形
を第７図に示す。第１図と大きく異なる点は、１列信号
電極駆動回路当りのサンプルホールド回路が４系統から
３系統に減り、バッファアンプ７に代わり、出力を高イ
ンピーダンス状態にできる出力制御付バッファアンプ12
を用い、ホールド容量13を列信号電極Drに接続した点で
ある。尚、列信号電極Drのリークが少ない時、その浮遊
容量をホールド容量13として使用できる場合もある。
を第７図に示す。第１図と大きく異なる点は、１列信号
電極駆動回路当りのサンプルホールド回路が４系統から
３系統に減り、バッファアンプ７に代わり、出力を高イ
ンピーダンス状態にできる出力制御付バッファアンプ12
を用い、ホールド容量13を列信号電極Drに接続した点で
ある。尚、列信号電極Drのリークが少ない時、その浮遊
容量をホールド容量13として使用できる場合もある。
第２図と第７図の動作波形例を比べるとわかるよう
に、第７図のS/H−Ａは、第２図のS/H−ＡとＣの動作を
兼務していることがわかる。このため、第６図の実施例
ではS/H−Ｃに相当するサンプルホールド回路を省略す
ることができている。しかし、第７図においてS/H−Ａ
は、水平有効表示信号期間中は常にサンプリング動作さ
せなければならないため、サンプルホールド回路からの
出力期間は水平帰線期間内にする必要が生じ、第２図に
比べて出力期間が短かくなる。このため、出力制御付バ
ッファアンプ12を用いて、水平帰線期間に相当する時間
だけバッファアンプを動作させて列信号電極Drを駆動
し、残りの期間は列信号電極Drに接続されているホール
ド容量13によりその信号電圧をホールドさせる。S/H−
B,Cについては出力時間の制限はないが、駆動電圧のば
らつき等を考慮して、S/H−Ａと同じ出力時間を用いて
いる。
に、第７図のS/H−Ａは、第２図のS/H−ＡとＣの動作を
兼務していることがわかる。このため、第６図の実施例
ではS/H−Ｃに相当するサンプルホールド回路を省略す
ることができている。しかし、第７図においてS/H−Ａ
は、水平有効表示信号期間中は常にサンプリング動作さ
せなければならないため、サンプルホールド回路からの
出力期間は水平帰線期間内にする必要が生じ、第２図に
比べて出力期間が短かくなる。このため、出力制御付バ
ッファアンプ12を用いて、水平帰線期間に相当する時間
だけバッファアンプを動作させて列信号電極Drを駆動
し、残りの期間は列信号電極Drに接続されているホール
ド容量13によりその信号電圧をホールドさせる。S/H−
B,Cについては出力時間の制限はないが、駆動電圧のば
らつき等を考慮して、S/H−Ａと同じ出力時間を用いて
いる。
第１図の実施例においてバッファアンプ７は常に動作
し続けるものとして説明したが第６図に示したような出
力制御付バッファアンプを用いてもかまわない。尚、ボ
ールテージフォロワ６の出力インピーダンス及びアナロ
グスイッチＳのオン抵抗が十分低ければ、出力制御付バ
ッファアンプ12を省略しても、同様な動作が期得でき
る。
し続けるものとして説明したが第６図に示したような出
力制御付バッファアンプを用いてもかまわない。尚、ボ
ールテージフォロワ６の出力インピーダンス及びアナロ
グスイッチＳのオン抵抗が十分低ければ、出力制御付バ
ッファアンプ12を省略しても、同様な動作が期得でき
る。
このように、第６図の実施例によれば、サンプルホー
ルド回路の数を第１図の実施例に比べて、3/4にするこ
とができるので、倍速線順次走査回路規模を低減できる
効果がある。
ルド回路の数を第１図の実施例に比べて、3/4にするこ
とができるので、倍速線順次走査回路規模を低減できる
効果がある。
第８図は本発明の他の一実施例である。第６図の実施
例と同様に１列信号電極当りのサンプルホールド回路３
が３系統であり、出力制御付バッファアンプ12を用いて
いるが、大きく異なる点は第１図及び第６図の実施例に
用いていたシフトマトリクス４を省略した点である。そ
の他には、３系統のサンプルホールド回路のサンプリン
グ期間を決めるアンド回路２がそれぞれに設けられてい
る点、また、サンプルホールド回路と３原色画像信号Re
d,Gre,Bluとの接続順が異なっている点があげられる。
次に第８図の実施例の動作を、第９図の動作波形例を用
いて、以下説明する。
例と同様に１列信号電極当りのサンプルホールド回路３
が３系統であり、出力制御付バッファアンプ12を用いて
いるが、大きく異なる点は第１図及び第６図の実施例に
用いていたシフトマトリクス４を省略した点である。そ
の他には、３系統のサンプルホールド回路のサンプリン
グ期間を決めるアンド回路２がそれぞれに設けられてい
る点、また、サンプルホールド回路と３原色画像信号Re
d,Gre,Bluとの接続順が異なっている点があげられる。
次に第８図の実施例の動作を、第９図の動作波形例を用
いて、以下説明する。
第９図の動作波形例を見ると、第２図や第７図と比べ
て、各サンプルホールド回路S/H−A,B,Cで扱う３原色画
像信号がそれぞれRed,Blu,Greと固定している点に特徴
がある。このために第８図の実施例の説明において最初
に述べたように、シフトマトリクス回路が省略できる。
他の動作については、第６図の実施例とほぼ同じ動作と
なるので説明は省略する。
て、各サンプルホールド回路S/H−A,B,Cで扱う３原色画
像信号がそれぞれRed,Blu,Greと固定している点に特徴
がある。このために第８図の実施例の説明において最初
に述べたように、シフトマトリクス回路が省略できる。
他の動作については、第６図の実施例とほぼ同じ動作と
なるので説明は省略する。
第10図は、第６図の制御端子H1,H2,HA,HB,HDに与える
信号を形成するための回路例である。第５図の回路例と
同様に、水平走査周期の半分の周期のクロックH/2を４
進カウンタ25に入力し、制御信号H1,H2を形成してい
る。一方、制御信号HA,HB,HDについては第７図のS/H−
A,B,Dの動作波形の“R"部分に対応した選択パルスが必
要であるが、４進カウンタ25の出力と、出力制御信号OE
をアンド（AND）回路27に入力して、必要な制御信号を
得ている。
信号を形成するための回路例である。第５図の回路例と
同様に、水平走査周期の半分の周期のクロックH/2を４
進カウンタ25に入力し、制御信号H1,H2を形成してい
る。一方、制御信号HA,HB,HDについては第７図のS/H−
A,B,Dの動作波形の“R"部分に対応した選択パルスが必
要であるが、４進カウンタ25の出力と、出力制御信号OE
をアンド（AND）回路27に入力して、必要な制御信号を
得ている。
第11図は、第８図の制御端子H1,H2,H3,HA,HB,HCに与
える信号を形成するための回路例である。第５図や第10
図の回路例に用いた４進カウンタに代わり、６進カウン
タ28を用いている。これは第９図の動作波形例を見ると
３水平走査周期毎（すなわち、クロックH/2の６クロッ
ク分）に同じ動作をくり返していることから容易に類推
できる。６進カウンタ28の上位２ビットを２対４デコー
ダ26に入力し、その出力をインバータ29で反転して、第
９図のS/H−A,B,Cの動作波形の“W"部分を含むそれぞれ
の選択制御信号H1,H2,H3を得ている。また、制御信号
HA,HB,HCは、第９図のS/H−A,B,Cの動作波形の“R"部分
に対応した選択パルスとして、６進カウンタ28の出力、
２対４デコーダ26の出力及び出力制御信号をアンド−オ
ア（AND-OR）回路30に入力して得られる。
える信号を形成するための回路例である。第５図や第10
図の回路例に用いた４進カウンタに代わり、６進カウン
タ28を用いている。これは第９図の動作波形例を見ると
３水平走査周期毎（すなわち、クロックH/2の６クロッ
ク分）に同じ動作をくり返していることから容易に類推
できる。６進カウンタ28の上位２ビットを２対４デコー
ダ26に入力し、その出力をインバータ29で反転して、第
９図のS/H−A,B,Cの動作波形の“W"部分を含むそれぞれ
の選択制御信号H1,H2,H3を得ている。また、制御信号
HA,HB,HCは、第９図のS/H−A,B,Cの動作波形の“R"部分
に対応した選択パルスとして、６進カウンタ28の出力、
２対４デコーダ26の出力及び出力制御信号をアンド−オ
ア（AND-OR）回路30に入力して得られる。
第６図や第８図に示した本発明の一実施例による倍速
線順次走査回路をIC化する場合、第10図や第11図の制御
回路を内蔵することにより、入力端子数を低減できる効
果がある。
線順次走査回路をIC化する場合、第10図や第11図の制御
回路を内蔵することにより、入力端子数を低減できる効
果がある。
以上、斜めモザイク状に３原色フィルタを配置したカ
ラー液晶パネルを駆動する場合を例に取り上げて説明し
てきたが、その他の色フィルタ配置についても本発明は
適用可能である。例えば隣接行の色フィルタ配置を1.5
画素ずらしたトライアングル配置の場合においても第12
図に示す本発明の一実施例のように構成できる。第12図
の実施例の動作は第６図の実施例の動作とほぼ同様であ
るので説明は省略する。
ラー液晶パネルを駆動する場合を例に取り上げて説明し
てきたが、その他の色フィルタ配置についても本発明は
適用可能である。例えば隣接行の色フィルタ配置を1.5
画素ずらしたトライアングル配置の場合においても第12
図に示す本発明の一実施例のように構成できる。第12図
の実施例の動作は第６図の実施例の動作とほぼ同様であ
るので説明は省略する。
以上の実施例では、アクティブマトリクス型表示装置
内にマトリクス状に配置された画素スイッチング素子の
リーク等が存在する場合に、表示画面の上下方向の輝度
むらが生じる可能性がある。これは、第24図に動作波形
を示すように、例えば偶数フィールドで正極性、寄数フ
ィールドで負極性の全画素表示画像信号を列信号電極Dr
に印加した時、第１行のゲートパスGa−１に接続された
画素は偶数フィールドのほぼ最初で液晶セル容量VLCD-1
に正極性の信号電圧を書込み保持するので画素スイッチ
ング素子両端にかかる電圧（第24図上でDrとVLCD-1の電
位差）がほぼ０になるが、第480行のゲートパスGa−480
に接続された画素は偶数フィールドのほぼ最後で液晶セ
ル容量VLCD-480に正極性の信号電圧を書込み、寄数フィ
ールドの大半の期間保持するので画素スイッチング素子
両端にかかる電圧（第24図上でDrとVLCD-480の電位差）
が大きくなるため、同じ画像信号電圧で全画素を駆動す
ると、画面上で下方ほど液晶セルに保持される信号電圧
のリークが大きくなることが原因である。
内にマトリクス状に配置された画素スイッチング素子の
リーク等が存在する場合に、表示画面の上下方向の輝度
むらが生じる可能性がある。これは、第24図に動作波形
を示すように、例えば偶数フィールドで正極性、寄数フ
ィールドで負極性の全画素表示画像信号を列信号電極Dr
に印加した時、第１行のゲートパスGa−１に接続された
画素は偶数フィールドのほぼ最初で液晶セル容量VLCD-1
に正極性の信号電圧を書込み保持するので画素スイッチ
ング素子両端にかかる電圧（第24図上でDrとVLCD-1の電
位差）がほぼ０になるが、第480行のゲートパスGa−480
に接続された画素は偶数フィールドのほぼ最後で液晶セ
ル容量VLCD-480に正極性の信号電圧を書込み、寄数フィ
ールドの大半の期間保持するので画素スイッチング素子
両端にかかる電圧（第24図上でDrとVLCD-480の電位差）
が大きくなるため、同じ画像信号電圧で全画素を駆動す
ると、画面上で下方ほど液晶セルに保持される信号電圧
のリークが大きくなることが原因である。
この点を考慮した本発明の他の一実施例を第13図に示
す。第13図の実施例は、縦ストライプ状に色フィルタを
配置したアクティブマトリクス方式液晶パネル91を駆動
する倍速線順次走査回路を示した構成図であり、特に、
ドレインバスに加える信号極性を各行選択毎に反転でき
るようにしたものである。
す。第13図の実施例は、縦ストライプ状に色フィルタを
配置したアクティブマトリクス方式液晶パネル91を駆動
する倍速線順次走査回路を示した構成図であり、特に、
ドレインバスに加える信号極性を各行選択毎に反転でき
るようにしたものである。
第13図において、水平走査用シフトレジスタ１には、
テレビ画像信号の水平同期信号に同期し、液晶パネル91
の水平方向の画素数に相当するクロックパネルφＨと、
水平同期信号を遅延させて得られる走査開始信号DHが印
加される。このシフトレジスタ１の各段の出力は、水平
走査周期毎に切換わる互いに論理レベルが反転している
信号H1及びH2と共に論理積（AND）回路２に入力され、
２水平走査周期毎に１回順次選択する信号を形成し、シ
フトレジスタ１の各段出力と共に、レベルシフタ３に入
力し、アナログスイッチWij（ｉ＝A,B,C、ｊ＝1,2,3,
…）を駆動する。アナログスイッチWijはホールド容量
５と共にサンプルホールド回路を形成しており、アナロ
グスイッチWAjを含むサンプルホールド回路は１水平走
査周期に１回、アナログスイッチWBj,WCjを含むサンプ
ルホールド回路は２水平走査周期中に１回、テレビ画像
信号Ｒ＋,R−等を順次サンプリングし、ホールド容量５
にそれぞれ駆動を担当する列信号電極Drに見合う信号電
圧がホールドされる。このホールドされた信号電圧が高
入力インピーダンス・ボルテージフォロワ６を通して選
択アナログスイッチSij（ｉ＝A,B,C、ｊ＝1,2,3,…）に
加えられ、ホールドされた信号電圧を適当な制御信号
HA,HB,HCにより切換えて、出力制御付バッファアンプ12
に入力し、その出力で列信号電極Drを駆動するものであ
る。尚、ボルテージフォロワ６の出力インピーダンス及
びアナログスイッチSijのオン抵抗が十分低い場合は、
バッファアンプ７を省略してもさしつかえない。
テレビ画像信号の水平同期信号に同期し、液晶パネル91
の水平方向の画素数に相当するクロックパネルφＨと、
水平同期信号を遅延させて得られる走査開始信号DHが印
加される。このシフトレジスタ１の各段の出力は、水平
走査周期毎に切換わる互いに論理レベルが反転している
信号H1及びH2と共に論理積（AND）回路２に入力され、
２水平走査周期毎に１回順次選択する信号を形成し、シ
フトレジスタ１の各段出力と共に、レベルシフタ３に入
力し、アナログスイッチWij（ｉ＝A,B,C、ｊ＝1,2,3,
…）を駆動する。アナログスイッチWijはホールド容量
５と共にサンプルホールド回路を形成しており、アナロ
グスイッチWAjを含むサンプルホールド回路は１水平走
査周期に１回、アナログスイッチWBj,WCjを含むサンプ
ルホールド回路は２水平走査周期中に１回、テレビ画像
信号Ｒ＋,R−等を順次サンプリングし、ホールド容量５
にそれぞれ駆動を担当する列信号電極Drに見合う信号電
圧がホールドされる。このホールドされた信号電圧が高
入力インピーダンス・ボルテージフォロワ６を通して選
択アナログスイッチSij（ｉ＝A,B,C、ｊ＝1,2,3,…）に
加えられ、ホールドされた信号電圧を適当な制御信号
HA,HB,HCにより切換えて、出力制御付バッファアンプ12
に入力し、その出力で列信号電極Drを駆動するものであ
る。尚、ボルテージフォロワ６の出力インピーダンス及
びアナログスイッチSijのオン抵抗が十分低い場合は、
バッファアンプ７を省略してもさしつかえない。
これまでに述べてきた動作をｋ（＝3j−2;j＝1,2,3,
…）列目の列信号電Dr−ｋの駆動回路を取り上げて、第
14図の動作波形図を用い、さらに具体的に説明する。ｋ
＋1,k＋２列目の列信号電極Dr−ｋ＋1,Dr−ｋ＋２の駆
動回路については、以下の説明でＲをそれぞれG,Bに置
き換えれば同様な動作となるため、説明は省略する。
…）列目の列信号電Dr−ｋの駆動回路を取り上げて、第
14図の動作波形図を用い、さらに具体的に説明する。ｋ
＋1,k＋２列目の列信号電極Dr−ｋ＋1,Dr−ｋ＋２の駆
動回路については、以下の説明でＲをそれぞれG,Bに置
き換えれば同様な動作となるため、説明は省略する。
第14図において、サンプリング期間“W"の後に続く
（ ）内には、各サンプルホールド回路にサンプリング
される３原色信号Ｒ＋（赤色正極性）、Ｒ−（赤色負極
性）、Ｇ＋（緑色正極性）、Ｇ−（緑色負極性）、Ｂ＋
（青色正極性）、Ｂ−（青色負極性）の種類を示してい
る。出力期間“R"の後に続く（ ）内には、駆動する画
素が表示する色Ｒ（赤）、Ｇ（緑）、Ｂ（青）とその画
素が属する行走査電極の番号を示す添字を記入してい
る。
（ ）内には、各サンプルホールド回路にサンプリング
される３原色信号Ｒ＋（赤色正極性）、Ｒ−（赤色負極
性）、Ｇ＋（緑色正極性）、Ｇ−（緑色負極性）、Ｂ＋
（青色正極性）、Ｂ−（青色負極性）の種類を示してい
る。出力期間“R"の後に続く（ ）内には、駆動する画
素が表示する色Ｒ（赤）、Ｇ（緑）、Ｂ（青）とその画
素が属する行走査電極の番号を示す添字を記入してい
る。
第１フィールドの第１水平走査周期において、その有
効表示期間中にS/H−Ａ及びＢがそれぞれＲ＋、Ｒ−を
サンプリングする。この時ｋの番号が小さいサンプルホ
ールド回路は有効表示期間の始め付近でサンプリング
し、ｋの番号が大きいサンプルホールド回路は有効表示
期間の終わり付近でサンプリングすることになる。この
ことは、以降に述べるサンプリング期間でも同様であ
る。
効表示期間中にS/H−Ａ及びＢがそれぞれＲ＋、Ｒ−を
サンプリングする。この時ｋの番号が小さいサンプルホ
ールド回路は有効表示期間の始め付近でサンプリング
し、ｋの番号が大きいサンプルホールド回路は有効表示
期間の終わり付近でサンプリングすることになる。この
ことは、以降に述べるサンプリング期間でも同様であ
る。
続く第１水平走査周期の帰線期間において、第１行走
査電極Ga−１が選択されると同時にS/H−Ａから第１行
目の画素に見合う信号R1（Ｒ＋）がバッファアンプ12を
通して列信号電極Dr−ｋに加えられた後、バッファアン
プ12の出力が高インピーダンス状態となり、列信号電極
Dr−ｋが次に駆動されるまでその画素信号をホールド
し、第１行目の液晶セルへその信号が書き込まれる。
査電極Ga−１が選択されると同時にS/H−Ａから第１行
目の画素に見合う信号R1（Ｒ＋）がバッファアンプ12を
通して列信号電極Dr−ｋに加えられた後、バッファアン
プ12の出力が高インピーダンス状態となり、列信号電極
Dr−ｋが次に駆動されるまでその画素信号をホールド
し、第１行目の液晶セルへその信号が書き込まれる。
第２水平走査周期の有効表示期間において、読み出し
動作が終了したS/H−Ａと、待機していたS/H−Ｃが、そ
れぞれＲ＋,R−をサンプリングする。また、この有効表
示期間中の適当な時刻（例えば有効表示期間の最終時刻
より、水平走査周期の半分の時間だけ前の時刻）より、
第１行走査電極Ga−１が非選択となり第２行走査電極Ga
−２が選択されると共に、それまで画素信号をホールド
していたS/H−Ｂから第２行目の画素に見合う信号R
2（Ｒ−）がバッファアンプ12を通して列信号電極Dr−
ｋにある所定の時間（例えば水平帰線時間）加えられた
後、再びバッファアンプ12の出力が高インピーダンス状
態となり、次に駆動されるまでその画素信号をホールド
し、第２行目の液晶セルへその信号が書き込まれる。
動作が終了したS/H−Ａと、待機していたS/H−Ｃが、そ
れぞれＲ＋,R−をサンプリングする。また、この有効表
示期間中の適当な時刻（例えば有効表示期間の最終時刻
より、水平走査周期の半分の時間だけ前の時刻）より、
第１行走査電極Ga−１が非選択となり第２行走査電極Ga
−２が選択されると共に、それまで画素信号をホールド
していたS/H−Ｂから第２行目の画素に見合う信号R
2（Ｒ−）がバッファアンプ12を通して列信号電極Dr−
ｋにある所定の時間（例えば水平帰線時間）加えられた
後、再びバッファアンプ12の出力が高インピーダンス状
態となり、次に駆動されるまでその画素信号をホールド
し、第２行目の液晶セルへその信号が書き込まれる。
続く第２水平走査周期の帰線期間において第２行走査
電極Ga−２が非選択となり、第３行走査電極が選択され
ると共にS/H−Ａから第３行目の画素に見合う信号R
3（Ｒ＋）が列信号電極Dr−ｋに読み出され、第３行目
の液晶セルが駆動される。
電極Ga−２が非選択となり、第３行走査電極が選択され
ると共にS/H−Ａから第３行目の画素に見合う信号R
3（Ｒ＋）が列信号電極Dr−ｋに読み出され、第３行目
の液晶セルが駆動される。
以下同様な動作をくり返し、寄数走査周期の有効表示
期間中ではS/H−ＡとＢが、偶数走査周期の有効表示期
間中ではS/H−ＡとＣが、それぞれＲ＋,R−をサンプリ
ングし、帰線期間中ではS/H−Ａがホールドしている画
素信号（赤色正極性）を読み出し列信号電極Dr−ｋを駆
動する。寄数及び偶数走査周期の有効表示期間中の所定
の期間にはそれぞれS/H−Ｃ、及びS/H−Ｂがホールドし
ている画素信号（赤色負極性）を読み出し列信号電極Dr
−ｋを駆動する。従って、列信号電極Dr−ｋは水平走査
周期の交流波形で駆動されることになる。一方、行走査
電極は列信号電極の駆動に同期して、水平走査周期の半
分の時間毎に順次選択され、選択された行走査電極に接
続された液晶セル各々に画素信号を書き込む。
期間中ではS/H−ＡとＢが、偶数走査周期の有効表示期
間中ではS/H−ＡとＣが、それぞれＲ＋,R−をサンプリ
ングし、帰線期間中ではS/H−Ａがホールドしている画
素信号（赤色正極性）を読み出し列信号電極Dr−ｋを駆
動する。寄数及び偶数走査周期の有効表示期間中の所定
の期間にはそれぞれS/H−Ｃ、及びS/H−Ｂがホールドし
ている画素信号（赤色負極性）を読み出し列信号電極Dr
−ｋを駆動する。従って、列信号電極Dr−ｋは水平走査
周期の交流波形で駆動されることになる。一方、行走査
電極は列信号電極の駆動に同期して、水平走査周期の半
分の時間毎に順次選択され、選択された行走査電極に接
続された液晶セル各々に画素信号を書き込む。
第２フィールドでは、第１図の実施例と同様に第263
水平走査周期の画像信号で第１行の画素のみを駆動し、
第264水平走査周期の画像信号で第２行と第３行の画素
を駆動し、第504水平走査周期までの間に全ての画素を
２回選択駆動することになる。すなわち、第１フィール
ドでは寄数行の画素が正極性，偶数行の画素が負極性で
駆動され、第２フィールドでは寄数行の画素が負極性，
偶数行の画素が正極性で駆動されるため、各液晶セルに
印加される電圧はフィールド毎に極性が反転する、すな
わちフレーム周波数（30Hz）で交流化されることにな
る。
水平走査周期の画像信号で第１行の画素のみを駆動し、
第264水平走査周期の画像信号で第２行と第３行の画素
を駆動し、第504水平走査周期までの間に全ての画素を
２回選択駆動することになる。すなわち、第１フィール
ドでは寄数行の画素が正極性，偶数行の画素が負極性で
駆動され、第２フィールドでは寄数行の画素が負極性，
偶数行の画素が正極性で駆動されるため、各液晶セルに
印加される電圧はフィールド毎に極性が反転する、すな
わちフレーム周波数（30Hz）で交流化されることにな
る。
本発明の他の実施例を第15図に示す。第15図の実施例
は、偶数行の画素を寄数行の画素から右へ1.5画素ずら
し、三角形状に色フィルタを配置したアクティブマトリ
クス方式液晶パネル92を行毎に極性反転した画像信号で
駆動する倍速線順次走査回路を示した構成図である。第
13図の実施例と異なる点は、水平走査用シフトレジスタ
１の各段出力が水平有効表示時間（例えばNTSCテレビ画
像信号の場合52.7μｓ）をほぼ水平画素数で割った画素
相当時間（例えば水平画素数648として81ns）だけ前段
出力より遅れているのに対し、第３図の水平走査用シフ
トレジスタ21の出力数は前者の約２倍あり、その各段出
力が前出の画素相当時間（例えば81ns）の半分の時間だ
け前段出力より遅れており、シフトレジスタ11の出力２
本を用いて１列信号電極を駆動している点である。
は、偶数行の画素を寄数行の画素から右へ1.5画素ずら
し、三角形状に色フィルタを配置したアクティブマトリ
クス方式液晶パネル92を行毎に極性反転した画像信号で
駆動する倍速線順次走査回路を示した構成図である。第
13図の実施例と異なる点は、水平走査用シフトレジスタ
１の各段出力が水平有効表示時間（例えばNTSCテレビ画
像信号の場合52.7μｓ）をほぼ水平画素数で割った画素
相当時間（例えば水平画素数648として81ns）だけ前段
出力より遅れているのに対し、第３図の水平走査用シフ
トレジスタ21の出力数は前者の約２倍あり、その各段出
力が前出の画素相当時間（例えば81ns）の半分の時間だ
け前段出力より遅れており、シフトレジスタ11の出力２
本を用いて１列信号電極を駆動している点である。
動作波形については第14図と同等になり、第13図の実
施例の動作とサンプリングモード中のサンプリングタイ
ミングを除いて、ほぼ同じあるので詳細な説明を省略す
る。偶数行の画像信号サンプリングタイミングは寄数行
に比べて1.5画素分遅延しているため、第１フィールド
において、フィールド判別入力Fiにより制御される選択
スイッチSFが第３図に示した様に導通し、寄数行用画像
信号をS/H−Ａで、偶数行用画像信号をS/H−Ｂ又はＣで
サンプリングする。第２フィールドでは、選択スイッチ
SFが逆に接続され、寄数行用画像信号をS/H−Ｂ又はＣ
で、偶数行用画像信号をS/H−Ａでサンプリングする。
施例の動作とサンプリングモード中のサンプリングタイ
ミングを除いて、ほぼ同じあるので詳細な説明を省略す
る。偶数行の画像信号サンプリングタイミングは寄数行
に比べて1.5画素分遅延しているため、第１フィールド
において、フィールド判別入力Fiにより制御される選択
スイッチSFが第３図に示した様に導通し、寄数行用画像
信号をS/H−Ａで、偶数行用画像信号をS/H−Ｂ又はＣで
サンプリングする。第２フィールドでは、選択スイッチ
SFが逆に接続され、寄数行用画像信号をS/H−Ｂ又はＣ
で、偶数行用画像信号をS/H−Ａでサンプリングする。
本発明のさらに他の実施例を第16図に、その動作波形
を第17図に示す。第16図の実施例は、斜めモザイク状に
色フィルタを配置したアクティブマトリクス方式液晶パ
ネル９を行毎に極性反転した画像信号で駆動する倍速線
順次走査回路を示した構成図である。第13図と第17図の
動作波形の違いは主にサンプルホールド回路のサンプリ
ング順番についてだけであり、基本的な動作がほとんど
同じになるため、詳細説明は省く。第17図において、サ
ンプリングされる信号RA＋，RA−等はそれぞれ、端子RA
に加えられるＲ（赤）原色の＋（正）、−（負）極性を
示しており、端子RA等に印加される原色信号は第18図に
示すように極性が水平走査周期毎に切換わることにな
る。
を第17図に示す。第16図の実施例は、斜めモザイク状に
色フィルタを配置したアクティブマトリクス方式液晶パ
ネル９を行毎に極性反転した画像信号で駆動する倍速線
順次走査回路を示した構成図である。第13図と第17図の
動作波形の違いは主にサンプルホールド回路のサンプリ
ング順番についてだけであり、基本的な動作がほとんど
同じになるため、詳細説明は省く。第17図において、サ
ンプリングされる信号RA＋，RA−等はそれぞれ、端子RA
に加えられるＲ（赤）原色の＋（正）、−（負）極性を
示しており、端子RA等に印加される原色信号は第18図に
示すように極性が水平走査周期毎に切換わることにな
る。
この時各画素に印加される原色信号とその極性は第19
図に示すようになる。＋と−の符号は、それぞれ各原色
信号の極性を示し、上段が第１フィールド、下段が第２
フィールドにおける極性を示している。第19図から明ら
かなように、各画素を駆動する原色信号はフィールド毎
に極性反転しまた、各列信号電極に加えられる原色信号
は各行毎に極性反転している特長がある。
図に示すようになる。＋と−の符号は、それぞれ各原色
信号の極性を示し、上段が第１フィールド、下段が第２
フィールドにおける極性を示している。第19図から明ら
かなように、各画素を駆動する原色信号はフィールド毎
に極性反転しまた、各列信号電極に加えられる原色信号
は各行毎に極性反転している特長がある。
本発明のさらに他の実施例を第20図に、その動作波形
を第21図に示す。第20図の実施例は、第16図の実施例と
同様に斜めモザイク色フィルタ配置液晶パネル９を行毎
に極性が反転した画像信号で駆動する倍速線順次走査回
路を示した構成図である。第16図の実施例と異なる点
は、サンプルホールド回路を各列信号電極駆動回路を４
系統設けており、水平走査周期毎にサンプリングモード
サンプルホールド２系統と読み出しモードサンプリンル
ホールド２系統を切り換えて用いる構成になっている点
と、バッファアンプ７が常に動作状態になっており、ド
レインバスが高インピーダンス状態になることがない点
である。
を第21図に示す。第20図の実施例は、第16図の実施例と
同様に斜めモザイク色フィルタ配置液晶パネル９を行毎
に極性が反転した画像信号で駆動する倍速線順次走査回
路を示した構成図である。第16図の実施例と異なる点
は、サンプルホールド回路を各列信号電極駆動回路を４
系統設けており、水平走査周期毎にサンプリングモード
サンプルホールド２系統と読み出しモードサンプリンル
ホールド２系統を切り換えて用いる構成になっている点
と、バッファアンプ７が常に動作状態になっており、ド
レインバスが高インピーダンス状態になることがない点
である。
第21図の動作波形例は第17図と同様に、6k＋１（ｋ＝
0,1,2,…）番目の列信号電極Dr−6k＋１を駆動する回路
の動作例を示したものである。信号線XR+,XB-にはＲ＋,
G＋等の３原色の正負極性信号が第22図に示すように水
平走査周期毎にシフトマトリクス４によって順次与えら
れ、例えば第１水平走査周期においてS/H−Ａ及びＢが
それぞれＲ＋,B−原色信号をサンプリングし、第２水平
走査周期の前半でS/H−ＡがホールドしているＲ＋信号
を、後半でS/H−ＢがホールドしているＢ−信号をドレ
インバスDr−6k＋１に出力する。第２水平走査周期の前
半では、ゲートバスGa−１が、後半ではゲートバスGa−
２が選択されるので、第１行目の画素にＲ＋、第２行目
の画素Ｂ−信号を書き込むことになる。同時に、第２水
平走査周期ではS/H−Ｃ及びＤがそれぞれＧ＋,R−信号
をサンプリングしている。
0,1,2,…）番目の列信号電極Dr−6k＋１を駆動する回路
の動作例を示したものである。信号線XR+,XB-にはＲ＋,
G＋等の３原色の正負極性信号が第22図に示すように水
平走査周期毎にシフトマトリクス４によって順次与えら
れ、例えば第１水平走査周期においてS/H−Ａ及びＢが
それぞれＲ＋,B−原色信号をサンプリングし、第２水平
走査周期の前半でS/H−ＡがホールドしているＲ＋信号
を、後半でS/H−ＢがホールドしているＢ−信号をドレ
インバスDr−6k＋１に出力する。第２水平走査周期の前
半では、ゲートバスGa−１が、後半ではゲートバスGa−
２が選択されるので、第１行目の画素にＲ＋、第２行目
の画素Ｂ−信号を書き込むことになる。同時に、第２水
平走査周期ではS/H−Ｃ及びＤがそれぞれＧ＋,R−信号
をサンプリングしている。
第３水平走査周期の前半でS/H−Ｃがホールドしてい
るＧ＋信号を後半でS/H−ＤがホールドしているＲ−信
号をドレインバスDr−6k＋１に出力すると共に、前半で
はゲートバスGa−３、後半ではゲートバスGa−４が選択
されるので、第３行目の画素はＧ＋、第４行目の画素は
Ｒ−信号が書き込まれることになる。同時に、第３水平
走査周期ではS/H−Ａ及びＢがそれぞれＢ＋,G−信号を
サンプリングする。
るＧ＋信号を後半でS/H−ＤがホールドしているＲ−信
号をドレインバスDr−6k＋１に出力すると共に、前半で
はゲートバスGa−３、後半ではゲートバスGa−４が選択
されるので、第３行目の画素はＧ＋、第４行目の画素は
Ｒ−信号が書き込まれることになる。同時に、第３水平
走査周期ではS/H−Ａ及びＢがそれぞれＢ＋,G−信号を
サンプリングする。
以下、同様な動作をくり返し、第１フィールドが走査
される。第２フィールドも同様なサンプリング動作及び
読み出し動作、画素書込動作が行われ、第23図に示すよ
うに、各画素はフィールド毎に極性反転した信号で駆動
されると共に、各ドレインバスも水平走査周期の半分毎
に極性反転した信号で駆動できる。
される。第２フィールドも同様なサンプリング動作及び
読み出し動作、画素書込動作が行われ、第23図に示すよ
うに、各画素はフィールド毎に極性反転した信号で駆動
されると共に、各ドレインバスも水平走査周期の半分毎
に極性反転した信号で駆動できる。
以上説明したように、本発明によればディジタル倍速
変換回路を用いることなく、１水平走査周期中に２行の
画素を容易に選択駆動ができるので、例えばNTSCテレビ
画像信号で垂直画素数が約480ある液晶パネルを駆動す
る時、１フィールド毎に画像信号の極性を反転させるこ
とにより液晶セルに印加する電圧は２フィールド（１フ
レーム）周期、すなわち30Hzの交流信号となり、フリッ
カが少なく、また長寿命のアクティブマトリクス型液晶
画像表示装置を提供することができる。
変換回路を用いることなく、１水平走査周期中に２行の
画素を容易に選択駆動ができるので、例えばNTSCテレビ
画像信号で垂直画素数が約480ある液晶パネルを駆動す
る時、１フィールド毎に画像信号の極性を反転させるこ
とにより液晶セルに印加する電圧は２フィールド（１フ
レーム）周期、すなわち30Hzの交流信号となり、フリッ
カが少なく、また長寿命のアクティブマトリクス型液晶
画像表示装置を提供することができる。
【図面の簡単な説明】 第１図は本発明によるアクティブマトリクス型画像表示
装置に使用される倍速線順次走査回路の第一の実施例を
示す構成図、第２図は第１図に示した実施例の動作波形
図、第３図は第１図に示した実施例中のシフトレジスタ
の具体的構成例を示す回路図、第４図は第３図に示した
回路例の動作波形図、第５図は第１図に示した実施例の
制御端子に加える信号を形成する制御回路例を示す構成
図、第６図は本発明によるアクティブマトリクス型画像
表示装置に使用される倍速線順次走査回路の第二の実施
例を示す構成図、第７図は第６図に示した実施例の動作
波形図、第８図は本発明によるアクティブマトリクス型
テレビ画像表示装置用倍速線順次走査回路の第三の実施
例を示す構成図、第９図は第８図に示した実施例の動作
波形図、第10図と第11図はそれぞれ第６図と第８図に示
した実施例の制御端子に加える信号を形成する制御回路
例を示す構成図、第12図は本発明によるアクティブマト
リクス型画像表示装置に使用される倍速線順次走査回路
の第四の実施例を示す構成図、第13図は本発明によるア
クティブマトリクス型画像表示装置に使用される倍速線
順次走査回路の第五の実施例を示す構成図、第14図は第
13図の動作波形を示す波形図、第15図、第16図はそれぞ
れ本発明によるアクティブマトリクス型画像表示装置に
使用される倍速線順次走査回路の第六及び第七の実施例
を示す構成図、第17図、第18図と第19図は第16図の実施
例の動作を説明する説明図、第20図は本発明によるアク
ティブマトリクス型画像表示装置に使用される倍速線順
次走査回路の第八の実施例を示す構成図、第21図と第22
図及び第23図は第20図の実施例の動作を説明する説明
図、第24図は従来の液晶パネル駆動回路によるパネル内
動作波形を説明する図である。 1,21……水平走査用シフトレジスタ、２……論理積回
路、３……レベルシフタ、４……シフトマトリクス、5,
13……ホールド容量、６……ボルテージフォロワ、７…
…バッファアンプ、８……垂直走査用シフトレジスタ、
10……MOSトランジスタ、11……液晶セル、12……出力
制御付バッファアンプ、Ｒ＋,R−,G＋,G−,B＋,B−……
それぞれ赤，緑，青の原色信号の正，負極性、Wij,Sij
（ｉ＝A,B,C,D、ｊ＝1,2,3,…）……アナログスイッ
チ、91……縦ストライプ色フィルタ配置液晶パネル、92
……トライアングル色フィルタ配置液晶パネル、９……
斜めモザイク色フィルタ配置液晶パネル、Ga……行走査
電極、Dr……列信号電極。
装置に使用される倍速線順次走査回路の第一の実施例を
示す構成図、第２図は第１図に示した実施例の動作波形
図、第３図は第１図に示した実施例中のシフトレジスタ
の具体的構成例を示す回路図、第４図は第３図に示した
回路例の動作波形図、第５図は第１図に示した実施例の
制御端子に加える信号を形成する制御回路例を示す構成
図、第６図は本発明によるアクティブマトリクス型画像
表示装置に使用される倍速線順次走査回路の第二の実施
例を示す構成図、第７図は第６図に示した実施例の動作
波形図、第８図は本発明によるアクティブマトリクス型
テレビ画像表示装置用倍速線順次走査回路の第三の実施
例を示す構成図、第９図は第８図に示した実施例の動作
波形図、第10図と第11図はそれぞれ第６図と第８図に示
した実施例の制御端子に加える信号を形成する制御回路
例を示す構成図、第12図は本発明によるアクティブマト
リクス型画像表示装置に使用される倍速線順次走査回路
の第四の実施例を示す構成図、第13図は本発明によるア
クティブマトリクス型画像表示装置に使用される倍速線
順次走査回路の第五の実施例を示す構成図、第14図は第
13図の動作波形を示す波形図、第15図、第16図はそれぞ
れ本発明によるアクティブマトリクス型画像表示装置に
使用される倍速線順次走査回路の第六及び第七の実施例
を示す構成図、第17図、第18図と第19図は第16図の実施
例の動作を説明する説明図、第20図は本発明によるアク
ティブマトリクス型画像表示装置に使用される倍速線順
次走査回路の第八の実施例を示す構成図、第21図と第22
図及び第23図は第20図の実施例の動作を説明する説明
図、第24図は従来の液晶パネル駆動回路によるパネル内
動作波形を説明する図である。 1,21……水平走査用シフトレジスタ、２……論理積回
路、３……レベルシフタ、４……シフトマトリクス、5,
13……ホールド容量、６……ボルテージフォロワ、７…
…バッファアンプ、８……垂直走査用シフトレジスタ、
10……MOSトランジスタ、11……液晶セル、12……出力
制御付バッファアンプ、Ｒ＋,R−,G＋,G−,B＋,B−……
それぞれ赤，緑，青の原色信号の正，負極性、Wij,Sij
（ｉ＝A,B,C,D、ｊ＝1,2,3,…）……アナログスイッ
チ、91……縦ストライプ色フィルタ配置液晶パネル、92
……トライアングル色フィルタ配置液晶パネル、９……
斜めモザイク色フィルタ配置液晶パネル、Ga……行走査
電極、Dr……列信号電極。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 高清水 聡 神奈川県横浜市戸塚区吉田町292番地 株 式会社日立製作所家電研究所内 (56)参考文献 特開 昭61−116393（ＪＰ，Ａ) 特開 昭60−173982（ＪＰ，Ａ)
Claims (1)
- 【請求項１】マトリクス配置したスイッチング素子と表
示要素からなる画素とを有し、このスイッチング素子を
オン、オフすることにより画像を表示するようにしたア
クティブマトリクス型画像表示装置において、 １列の信号電極を駆動する単位駆動回路中に複数のサン
プルホールド回路を備え、 １水平走査周期の間に該単位回路中複数のサンプルホー
ルド回路が画像信号をサンプリング動作するように制御
する制御回路と、 １水平走査周期の間に該単位回路中複数のサンプルホー
ルド回路の出力を複数回切り換えて該信号電極を駆動す
る回路と、を設けた倍速線順次走査線回路を備えたこと
を特徴とするアクティブマトリクス型画像表示装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4396786 | 1986-03-03 | ||
| JP61-43967 | 1986-03-03 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6326084A JPS6326084A (ja) | 1988-02-03 |
| JPH0824359B2 true JPH0824359B2 (ja) | 1996-03-06 |
Family
ID=12678478
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61221842A Expired - Lifetime JPH0824359B2 (ja) | 1986-03-03 | 1986-09-22 | アクティブマトリクス型画像表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0824359B2 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63211979A (ja) * | 1987-02-27 | 1988-09-05 | Casio Comput Co Ltd | 液晶表示装置 |
| JP2581796B2 (ja) * | 1988-04-25 | 1997-02-12 | 株式会社日立製作所 | 表示装置及び液晶表示装置 |
| JPH0219083A (ja) * | 1988-07-07 | 1990-01-23 | Toshiba Corp | サンプルホールド回路 |
| JPH0283584A (ja) * | 1988-09-21 | 1990-03-23 | Hitachi Ltd | 倍速線順次走査回路 |
| EP0416550B1 (en) * | 1989-09-07 | 1996-04-24 | Hitachi, Ltd. | Image display apparatus using non-interlace scanning system |
| JP4232227B2 (ja) * | 1998-03-25 | 2009-03-04 | ソニー株式会社 | 表示装置 |
| JP2007114514A (ja) * | 2005-10-20 | 2007-05-10 | Hitachi Displays Ltd | 表示装置 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0754975B2 (ja) * | 1984-02-17 | 1995-06-07 | セイコーエプソン株式会社 | アクティブマトリクス液晶表示装置 |
-
1986
- 1986-09-22 JP JP61221842A patent/JPH0824359B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6326084A (ja) | 1988-02-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3133216B2 (ja) | 液晶表示装置及びその駆動方法 | |
| JPH0362357B2 (ja) | ||
| JPS5845034B2 (ja) | マトリックスパネル駆動装置 | |
| JPH0824359B2 (ja) | アクティブマトリクス型画像表示装置 | |
| JP2760785B2 (ja) | マトリクス画像表示装置 | |
| JP3519514B2 (ja) | 液晶表示装置とその駆動方法 | |
| JP3376088B2 (ja) | アクティブマトリックス液晶表示装置とその駆動方法 | |
| JPH02170784A (ja) | 液晶パネルを駆動するためのラインメモリ回路 | |
| JPH03280676A (ja) | 液晶表示装置の駆動回路 | |
| JPH09325738A (ja) | 液晶ディスプレイ装置とその駆動方法 | |
| JP2003208133A (ja) | 液晶表示装置及びその駆動方法 | |
| JPH08171373A (ja) | カラー液晶表示装置 | |
| JPH0616223B2 (ja) | 倍速線順次走査回路 | |
| JP3266245B2 (ja) | 画像表示装置の駆動回路 | |
| JPH04195086A (ja) | マトリクス形表示装置及びそれに用いる制御回路 | |
| JP2524112B2 (ja) | 液晶表示装置 | |
| JPS62209515A (ja) | 液晶表示装置 | |
| JP2547314B2 (ja) | 液晶表示装置の駆動回路 | |
| JP3200311B2 (ja) | 液晶表示装置 | |
| JPH0666925B2 (ja) | 液晶パネル駆動回路 | |
| JPH05210086A (ja) | 画像表示装置の駆動方法 | |
| JPH05257435A (ja) | 画像表示装置の駆動方法 | |
| JPH02143298A (ja) | 液晶ディスプレイ装置 | |
| JPS62147488A (ja) | アクテイブマトリクス方式表示装置用駆動回路 | |
| JPH08336090A (ja) | 液晶表示装置 |