JPH07107330A

JPH07107330A - Ｍｕｓｅ受信機

Info

Publication number: JPH07107330A
Application number: JP5250492A
Authority: JP
Inventors: Tatsuo Nagata; 辰雄永田; Noboru Kojima; 昇小島; Takumi Okamura; 巧岡村; Yasutaka Tsuru; 康隆都留; Takaaki Matono; 孝明的野; Takeshi Sakai; 武坂井
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1993-10-06
Filing date: 1993-10-06
Publication date: 1995-04-21

Abstract

(57)【要約】【目的】ＭＵＳＥ受信機において、アナログ入力のＭ
ＵＳＥ信号に対して同期処理を行うだけでなく、ＶＴＲ
からのデジタル形式のＭＵＳＥ信号を取り込む際にも、
それに応じた適切な同期処理が可能である同期処理回路
を実現する。【構成】ＶＴＲからのデジタル形式のＭＵＳＥ信号を
取り込む際は、セレクタ１１４を下側に切り換えてＶＴ
Ｒからの信号を取り込むと共に、セレクタ１１７も下側
に切り換え、それに同期した外部クロックを第二の同期
処理回路１１５に取込み、ここで該外部クロックに同期
した信号処理用クロックを生成してデコーダ（映像処理
回路１２１，Ｄ／Ａ変換器１２２）に供給する。アナロ
グの入力ＭＵＳＥ信号に対してはセレクタ１１４，１１
７を上側に切り換える。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、ＭＵＳＥ信号を受信す
るＭＵＳＥ受信機に関するものであり、更に詳しくは、
アナログ形式で入力されるＭＵＳＥ信号を受信する場合
とデジタル形式で入力されるＭＵＳＥ信号を受信する場
合の、何れにも対応可能な同期処理回路を備えたＭＵＳ
Ｅ受信機に関するものである。

【０００２】

【従来の技術】現行のハイビジョン放送では、広帯域な
ハイビジョン信号を帯域圧縮して伝送するためにＭＵＳ
Ｅ方式が採用されている。このＭＵＳＥ方式では、映像
信号のサンプル値伝送が行われるので、受信機側での同
期再生、即ちリサンプリングを正確に行うためには、そ
のために用いるクロックの安定した再生が不可欠であ
る。

【０００３】一般的には、受信機に入力するＭＵＳＥ信
号をデジタル信号に変換した後、同期信号として特徴的
なパターンを持つフレームパルスをそこから検出して、
これから水平同期信号および各種クロックを再生して、
リサンプリング用等に供する構成が知られている。この
種の構成を用いた、かかる同期処理方式として、例え
ば、二宮祐一著・平成２年１２月１日・社団法人電子
情報通信学会より初版発行の書物・「ＭＵＳＥ−ハイビ
ジョン伝送方式」のＰ．１００〜Ｐ．１１３に記載され
ている技術を、従来技術として挙げることができる。

【０００４】本従来例の構成を図２を参照して以下、概
略説明する。図２は、ＭＵＳＥ受信機における同期処理
回路の従来例を示すブロック図である。同図において、
２０１はＭＵＳＥ信号入力端子、２０２はクランプ回
路、２０３はＡ／Ｄ変換器、２０４は波形等化回路であ
る。２１２は映像処理回路、２１３はＤ／Ａ変換器、２
１４は映像信号出力端子、である。

【０００５】２０１から２０４までが、ＭＵＳＥ受信機
としての前処理部分であり、２１２から２１４までが後
処理部分（デコード処理部分、デコーダ）であり、映像
信号出力端子２１４から図示せざるテレビジョン受像機
回路へ映像信号が導かれる。点線で囲まれた回路部分２
０５が同期処理回路であり、同期検出回路２０６、内部
水平同期発生回路２０７、位相比較回路２０８、クラン
プパルス発生回路２０９、クロック発生回路２１０、電
圧制御型発振器（以下、ＶＣＯと記す）２１１で構成さ
れる。

【０００６】図２において、ＭＵＳＥ信号入力端子２０
１より導かれ入力するＭＵＳＥ信号は、クランプ回路２
０２でクランプ期間を利用してその直流レベルを定めら
れた後に、Ａ／Ｄ変換器２０３でデジタル信号に変換さ
れる。同期処理回路２０５では、Ａ／Ｄ変換後のＭＵＳ
Ｅ信号を取込み、それから水平および垂直同期信号を検
出し、それを用いて上記入力ＭＵＳＥ信号に同期したサ
ンプリングクロックや信号処理用クロックを発生して、
前処理部や後処理部に供給する。以下、この同期処理回
路２０５について説明する。

【０００７】同期処理回路２０５において、同期検出回
路２０６は、Ａ／Ｄ変換器２０３の出力側より導かれる
デジタル信号化したＭＵＳＥ信号中のフレームパルスを
検出し、このフレームパルスの位置から、ＭＵＳＥ信号
中における水平同期位置を確定し、該ＭＵＳＥ信号中の
水平同期信号を抽出して位相比較回路２０８へ供給す
る。この時、同期検出回路２０６では、映像信号のデコ
ード処理に用いられる水平同期タイミング（以下、ＨＤ
と記す），垂直同期タイミング（以下、ＶＤと記す）信
号を作成して、映像処理回路２１２へ供給する。また、
内部フレームパルスを作成して内部水平同期発生回路２
０７へ供給する。

【０００８】位相比較回路２０８では、内部水平同期発
生回路２０７が、ＶＣＯ２１１の発振周波数（例えば、
９７．２ＭＨｚ）に基づきクロック発生回路２１０から
出力されるクロックと、同期検出回路２０６からの内部
フレームパルスと、を用いて作成した内部水平同期信号
と、前記同期検出回路２０６からのＭＵＳＥ信号中の水
平同期信号と、の位相差を検出し、この位相差に応じた
制御電圧信号をＶＣＯ２１１へフィードバックし、制御
する。

【０００９】この位相制御によりＶＣＯ２１１の発振周
波数は、ＭＵＳＥ信号と同期がとれるため、クロック発
生回路２１０で適切なサンプリングクロックおよび信号
処理用クロックを作成することができる。クランプパル
ス発生回路２０９は、内部水平同期発生回路２０７から
の水平同期タイミングにより、ＭＵＳＥ信号の中でグレ
ーレベル（振幅零ボルトのレベル）に定められたクラン
プ期間を設定するためのクランプパルスを発生してクラ
ンプ回路２０２へ供給する。

【００１０】ＶＣＯ２１１の発振周波数は、１６．２Ｍ
Ｈｚの２倍以上の整数倍（例えば、９７．２ＭＨｚ）の
周波数が選ばれる。そして、クロック発生回路２１０に
て適切に分周し、Ａ／Ｄ変換器２０３、伝送路で生じる
伝送歪みを抑圧する波形等化回路２０４のサンプリング
クロック（例えば、１６．２ＭＨｚ）およびインターリ
ーブされた映像信号をデコード処理する映像処理回路２
１２、デコード処理された映像信号をアナログ信号に変
換するＤ／Ａ変換器２１３等に供給する信号処理用クロ
ック（例えば、１６．２ＭＨｚ，４８．６ＭＨｚ）を発
生する。

【００１１】

【発明が解決しようとする課題】上記の如き従来技術に
よる同期処理回路では、入力ＭＵＳＥ信号中のフレーム
パルス検出に基づく同期位置の確定やクロックの再生
を、Ａ／Ｄ変換器を含むＰＬＬ（フェース・ロックド・
ループ）回路の１系統で行う構成としている。

【００１２】このために、本同期処理回路を備えるＭＵ
ＳＥデコーダでは、デジタルＶＴＲなどからのデジタル
形式のＭＵＳＥ信号を別に取り込もうとして、そのイン
ターフェースを設ける場合に、デジタル形式の該ＭＵＳ
Ｅ信号をデコーダ内に取り込む際に用いる同期クロック
を、デコーダ内部で再生することが困難である。また、
本同期処理回路は、現行のＮＴＳＣテレビ受像機と接続
されるＭＵＳＥ／ＮＴＳＣコンバータのアナログ信号処
理部と、フルスペックＭＵＳＥデコーダのアナログ信号
処理部と、で同期処理回路を兼用して用いるには適さな
いなどの問題があった。

【００１３】本発明の目的は、上記問題点を解決し、デ
ジタルＶＴＲなどからのデジタル形式のＭＵＳＥ信号を
別に取り込む際、それとのインターフェースを設ける場
合に、デジタル形式の該ＭＵＳＥ信号を取り込む際に用
いる同期クロックの再生が可能であり、またＭＵＳＥ／
ＮＴＳＣコンバータ等のアナログ信号処理部とフルスペ
ックＭＵＳＥデコーダのアナログ信号処理部と、で兼用
が可能であるような同期処理回路、を備えたＭＵＳＥ受
信機を提供することにある。

【００１４】

【課題を解決するための手段】上記課題解決のための第
１の手段として、本発明では、少なくともＡ／Ｄ変換器
を含み、アナログ形式で入力するＭＵＳＥ信号を、前記
Ａ／Ｄ変換器により、デジタル信号化して出力する入力
ＭＵＳＥ信号の前処理手段と、前記前処理手段からデジ
タル信号化して出力されたＭＵＳＥ信号を取込みデコー
ドして出力する後処理手段と、を有するＭＵＳＥ受信機
において、

【００１５】１６．２ＭＨｚまたはその整数倍の周波数
を持つ第一のクロックを発生する第一の電圧制御型発振
器と、該第一のクロックを用いて前記前処理手段におけ
るＡ／Ｄ変換器用のサンプリングクロックを生成して該
Ａ／Ｄ変換器に供給するクロック生成手段と、前記Ａ／
Ｄ変換器によりデジタル化されたＭＵＳＥ信号から抽出
した水平同期信号と前記第一のクロックから作成した内
部水平同期信号とを位相比較する第一の位相比較手段
と、前記第一の位相比較手段からの誤差出力により前記
第一の電圧制御型発振器を負帰還制御する第一の負帰還
制御手段と、前記第一のクロックを用いてリファレンス
クロックを生成して出力するリファレンスクロック生成
手段と、から成る第一の同期処理手段と、

【００１６】１６．２ＭＨｚの２倍以上の整数倍の周波
数を持つ第二のクロックを発生する第二の電圧制御型発
振器と、前記第二のクロックから位相比較用クロックを
生成して出力する位相比較用クロック生成手段と、前記
位相比較用クロックと前記第一の同期処理手段から取り
込んだリファレンスクロックとを位相比較する第二の位
相比較手段と、前記第二の位相比較手段からの誤差出力
により前記第二の電圧制御型発振器を負帰還制御する第
二の負帰還制御手段と、前記第二のクロックより前記後
処理手段における信号処理用クロックを生成して該後処
理手段におけるデコード処理に供する信号処理用クロッ
ク生成手段と、から成る第二の同期処理手段（１１５）
と、を具備することとした。

【００１７】また上記課題解決のための第２の手段とし
て、本発明では、少なくともＡ／Ｄ変換器を含み、アナ
ログ形式で入力するＭＵＳＥ信号を、前記Ａ／Ｄ変換器
により、デジタル信号化して出力する入力ＭＵＳＥ信号
の前処理手段と、デジタル形式で入力するＭＵＳＥ信号
をデコードして出力する後処理手段と、外部デジタルＭ
ＵＳＥ信号の入力端子と、該入力端子から入力される外
部デジタルＭＵＳＥ信号と前記前処理手段からデジタル
信号化して出力されるＭＵＳＥ信号の何れか一方を選択
して前記後処理手段に取り込む第一のセレクタと、を有
するＭＵＳＥ受信機において、

【００１８】１６．２ＭＨｚまたはその整数倍の周波数
を持つ第一のクロックを発生する第一の電圧制御型発振
器と、該第一のクロックを用いて前記前処理手段におけ
るＡ／Ｄ変換器用のサンプリングクロックを生成して該
Ａ／Ｄ変換器に供給するクロック生成手段と、前記Ａ／
Ｄ変換器によりデジタル化されたＭＵＳＥ信号から抽出
した水平同期信号と前記第一のクロックから作成した内
部水平同期信号とを位相比較する第一の位相比較手段
と、前記第一の位相比較手段からの誤差出力により前記
第一の電圧制御型発振器を負帰還制御する第一の負帰還
制御手段と、前記第一のクロックを用いてリファレンス
クロックを生成して出力するリファレンスクロック生成
手段（１１０）と、から成る第一の同期処理手段と、

【００１９】前記入力端子からの外部デジタルＭＵＳＥ
信号と同期して外部から供給される外部クロックと、前
記第一の同期処理手段からのリファレンスクロックと、
の何れか一方を、前記第一のセレクタにおける選択に応
じて選択して取り込む第二のセレクタと、１６．２ＭＨ
ｚの２倍以上の整数倍の周波数を持つ第二のクロックを
発生する第二の電圧制御型発振器と、前記第二のクロッ
クから位相比較用クロックを生成して出力する位相比較
用クロック生成手段と、前記位相比較用クロックと前記
第二のセレクタを介して取り込んだクロックとを位相比
較する第二の位相比較手段と、前記第二の位相比較手段
からの誤差出力により前記第二の電圧制御型発振器を負
帰還制御する第二の負帰還制御手段と、前記第二のクロ
ックより前記後処理手段における信号処理用クロックを
生成して該後処理手段におけるデコード処理に供する信
号処理用クロック生成手段と、から成る第二の同期処理
手段と、を具備することとした。

【００２０】また上記課題解決のための第３の手段とし
て、本発明では、少なくともＡ／Ｄ変換器を含み、アナ
ログ形式で入力するＭＵＳＥ信号を、前記Ａ／Ｄ変換器
により、デジタル信号化して出力する入力ＭＵＳＥ信号
の前処理手段と、デジタル形式で入力するＭＵＳＥ信号
をデコードして出力する後処理手段と、外部デジタルＭ
ＵＳＥ信号の入力端子と、該入力端子から入力される外
部デジタルＭＵＳＥ信号と前記前処理手段からデジタル
信号化して出力されるＭＵＳＥ信号の何れか一方を選択
して前記後処理手段に取り込む第一のセレクタと、を有
するＭＵＳＥ受信機において、

【００２１】１６．２ＭＨｚまたはその整数倍の周波数
を持つ第一のクロックを発生する第一の電圧制御型発振
器と、該第一のクロックを用いて前記前処理手段におけ
るＡ／Ｄ変換器用のサンプリングクロックを生成して該
Ａ／Ｄ変換器に供給するクロック生成手段と、前記Ａ／
Ｄ変換器によりデジタル化されたＭＵＳＥ信号から抽出
した水平同期信号と前記第一のクロックから作成した内
部水平同期信号とを位相比較する第一の位相比較手段
と、前記第一の位相比較手段からの誤差出力により前記
第一の電圧制御型発振器を負帰還制御する第一の負帰還
制御手段と、から成る第一の同期処理手段と、

【００２２】前記入力端子からの外部デジタルＭＵＳＥ
信号と同期して外部から供給される外部クロックと、前
記第一の同期処理手段から取り込む前記内部水平同期信
号と、の何れか一方を、前記第一のセレクタにおける選
択に応じて選択して取り込む第二のセレクタと、１６．
２ＭＨｚの２倍以上の整数倍の周波数を持つ第二のクロ
ックを発生する第二の電圧制御型発振器と、前記第二の
クロックから位相比較用クロックを生成して出力する位
相比較用クロック生成手段と、前記位相比較用クロック
と前記第二のセレクタを介して取り込んだ外部クロック
又は内部水平同期信号とを位相比較する第二の位相比較
手段と、前記第二の位相比較手段からの誤差出力により
前記第二の電圧制御型発振器を負帰還制御する第二の負
帰還制御手段と、前記第二のクロックより前記後処理手
段における信号処理用クロックを生成して該後処理手段
におけるデコード処理に供する信号処理用クロック生成
手段と、から成る第二の同期処理手段と、を具備するこ
ととした。

【００２３】

【作用】上記第１の手段については次の如くである。ア
ナログ形式で入力するＭＵＳＥ信号は、前処理手段によ
り、Ａ／Ｄ変換されてデジタル信号化される。このＡ／
Ｄ変換に用いるサンプリングクロックは、第一の同期処
理手段が発生する。

【００２４】第一の同期処理手段では、１６．２ＭＨｚ
またはその整数倍の周波数を持つ第一のクロックを第一
の電圧制御型発振器（ＶＣＯ）の出力に基づいて発生
し、この第一のクロックから内部水平同期信号を作成す
る。この内部水平同期信号は、前処理手段がデジタル化
したＭＵＳＥ信号から抽出した水平同期信号と位相比較
され、この位相差に応じて発生する制御電圧信号が、上
記第一のＶＣＯの発振周波数を制御する。

【００２５】この位相制御により上記第一のクロックは
ＭＵＳＥ信号に同期するため、この第一のクロックを用
いてＡ／Ｄ変換等に使用するのに適切なサンプリングク
ロックの作成が可能となる。さらに、上記第一のクロッ
クを用いて第二の同期処理手段に供給するリファレンス
クロック信号を発生する。

【００２６】第二の同期処理手段では、１６．２ＭＨｚ
の２倍以上の整数倍の周波数を持つ第二クロックを第二
のＶＣＯの出力に基づいて発生し、上記第二のクロック
を用いて作成した位相比較用信号と、前記第一の同期処
理手段で発生したリファレンスクロック信号と、の位相
比較によって生じる誤差出力により上記第二のＶＣＯの
発信周波数を負帰還制御する。

【００２７】この位相制御により、上記第二のクロック
は、前記第一の同期処理手段から供給するリファレンス
クロック信号に同期し、ということは即ち、前記前処理
手段でデジタル信号化されたＭＵＳＥ信号に同期するた
め、この第二のクロックを用いて、上記ＭＵＳＥ信号を
デコード処理する際に使用する信号処理用クロックの作
成が可能となる。

【００２８】後処理手段では、前記前処理手段でデジタ
ル化したＭＵＳＥ信号のデコード処理およびＤ／Ａ変換
などを前記信号処理用クロックを使用して行う。以上の
作用により、入力するアナログ形式のＭＵＳＥ信号をＡ
／Ｄ変換するための前処理手段用のクロックは第一の同
期処理手段が発生し、前処理手段後のデジタル形式のＭ
ＵＳＥ信号のデコードやＤ／Ａ変換などを行うための後
処理手段用のクロックは、第二の同期処理手段で適切に
発生することができる。

【００２９】上記第２の手段については、作用は次の如
くである。アナログ形式で入力するＭＵＳＥ信号は、前
処理手段により、Ａ／Ｄ変換されてデジタル信号化され
た後、第一のセレクタに供給される。このＡ／Ｄ変換に
用いるサンプリングクロックは、第一の同期処理手段が
発生する。

【００３０】第一の同期処理手段では、１６．２ＭＨｚ
またはその整数倍の周波数を持つ第一のクロックを、第
一のＶＣＯの出力に基づいて発生し、この第一のクロッ
クで内部水平同期信号を作成する。この内部水平同期信
号は、前処理手段がデジタル化したＭＵＳＥ信号から抽
出した水平同期信号と位相比較され、この位相差に応じ
て発生する制御電圧信号が、上記第一のＶＣＯの発振周
波数を制御する。

【００３１】この位相制御により、上記第一のクロック
はＭＵＳＥ信号に同期するため、この第一のクロックを
用いてＡ／Ｄ変換等に使用するのに適切なサンプリング
クロックの作成が可能となる。さらに、上記第一のクロ
ックを用いて第二のセレクタに供給するリファレンスク
ロック信号を発生する。

【００３２】第一のセレクタには、前処理手段から供給
されるＭＵＳＥ信号と、別に設けた入力端子から導かれ
るデジタル形式のＭＵＳＥ信号が入力するが、どちらか
一方を選択して第二の同期処理手段と後処理手段に出力
する。第二のセレクタには、第一の同期処理手段から供
給されるリファレンスクロック信号と、上記デジタル形
式のＭＵＳＥ信号に伴って入力される、該ＭＵＳＥ信号
に同期した外部クロック信号と、が入力するが、第一の
セレクタの出力に応じてどちらか対応した方を選択し、
第二の同期処理手段に出力する。

【００３３】第二の同期処理手段では、１６．２ＭＨｚ
の２倍以上の整数倍の周波数を持つ第二のクロックを第
二のＶＣＯの出力に基づいて発生し、第二のセレクタの
出力する選択出力信号と、上記第二のクロックを用いて
作成した位相比較用クロック信号と、の位相比較を行
い、その結果生じる位相差出力（誤差出力）によって上
記第二のＶＣＯの発信周波数を制御する。この位相制御
により、上記第二のクロックは第二のセレクタが選択出
力する信号に同期する。すなわち、第一のセレクタが選
択出力するＭＵＳＥ信号に同期することになるため、こ
の第二のクロックを用いて、第一のセレクタが選択出力
するＭＵＳＥ信号をデコード処理する際に使用する信号
処理用クロックの作成が可能となる。

【００３４】後処理手段では、第一のセレクタが選択出
力するＭＵＳＥ信号のデコード処理およびＤ／Ａ変換な
どを前記信号処理用クロックを使用して行う。以上の作
用により、アナログあるいはデジタルのどちらの形式の
ＭＵＳＥ信号が到来した場合でも、入力するアナログ形
式のＭＵＳＥ信号をＡ／Ｄ変換するための前処理手段用
のクロックは第一の同期処理手段が発生し、前処理手段
後のデジタル形式のＭＵＳＥ信号あるいはデジタル形式
で入力するＭＵＳＥ信号のデコードやＤ／Ａ変換などを
行うための後処理手段用のクロックは、第二の同期処理
手段で適切に発生することができる。

【００３５】上記第３の手段については、作用は次の如
くである。アナログ形式で入力するＭＵＳＥ信号は、前
処理手段により、Ａ／Ｄ変換されてデジタル信号化され
た後、第一のセレクタに供給される。このＡ／Ｄ変換に
用いるサンプリングクロックは、第一の同期処理手段が
発生する。

【００３６】第一の同期処理手段では、１６．２ＭＨｚ
またはその整数倍の周波数を持つ第一のクロックを、第
一のＶＣＯの出力に基づいて発生し、この第一のクロッ
クで内部水平同期信号を作成する。この内部水平同期信
号は、第二の同期処理回路における第二のセレクタに向
け出力されると共に、前処理手段がデジタル化したＭＵ
ＳＥ信号から抽出した水平同期信号と位相比較され、こ
の位相差に応じて発生する制御電圧信号が、上記第一の
ＶＣＯの発振周波数を制御する。

【００３７】この位相制御により、上記第一のクロック
はＭＵＳＥ信号に同期するため、この第一のクロックを
用いてＡ／Ｄ変換等に使用するのに適切なサンプリング
クロックの作成が可能となる。

【００３８】第一のセレクタには、前処理手段から供給
されるＭＵＳＥ信号と、別に設けた入力端子から導かれ
るデジタル形式のＭＵＳＥ信号が入力するが、どちらか
一方を選択して第二の同期処理手段と後処理手段に出力
する。第二のセレクタには、第一の同期処理手段から供
給される内部水平同期信号と、上記デジタル形式のＭＵ
ＳＥ信号に伴って入力される、該ＭＵＳＥ信号に同期し
た外部クロック信号と、が入力するが、第一のセレクタ
の出力に応じてどちらか対応した方を選択し、第二の同
期処理手段に出力する。

【００３９】第二の同期処理手段では、１６．２ＭＨｚ
の２倍以上の整数倍の周波数を持つ第二のクロックを第
二のＶＣＯの出力に基づいて発生し、第二のセレクタの
出力する選択出力信号と、上記第二のクロックを用いて
作成した位相比較用クロック信号と、の位相比較を行
い、その結果生じる位相差出力（誤差出力）によって上
記第二のＶＣＯの発信周波数を制御する。この位相制御
により、上記第二のクロックは第二のセレクタが選択出
力する信号に同期する。すなわち、第一のセレクタが選
択出力するＭＵＳＥ信号に同期することになるため、こ
の第二のクロックを用いて、第一のセレクタが選択出力
するＭＵＳＥ信号をデコード処理する際に使用する信号
処理用クロックの作成が可能となる。

【００４０】後処理手段では、第一のセレクタが選択出
力するＭＵＳＥ信号のデコード処理およびＤ／Ａ変換な
どを前記信号処理用クロックを使用して行う。以上の作
用により、アナログあるいはデジタルのどちらの形式の
ＭＵＳＥ信号が到来した場合でも、入力するアナログ形
式のＭＵＳＥ信号をＡ／Ｄ変換するための前処理手段用
のクロックは第一の同期処理手段が発生し、前処理手段
後のデジタル形式のＭＵＳＥ信号あるいはデジタル形式
で入力するＭＵＳＥ信号のデコードやＤ／Ａ変換などを
行うための後処理手段用のクロックは、第二の同期処理
手段で適切に発生することができる。

【００４１】

【実施例】以下、本発明の一実施例を図１により説明す
る。図１は、本発明の一実施例を示すブロック図であ
る。

【００４２】図１において、１０１は受信ＭＵＳＥ信号
の入力端子である。前処理手段として、クランプ回路１
０２、Ａ／Ｄ変換器１０３および波形等化回路１０４を
設ける。点線で囲まれた回路部分１０５は、第一の同期
処理回路であり、第一の同期検出回路１０６、内部水平
同期発生回路１０７、第一の位相比較回路１０８、クラ
ンプパルス発生回路１０９、第一のクロック発生回路１
１０、第一の電圧制御型発振器（以下、略してＶＣＯと
記す）１１１で構成される。

【００４３】１１２は（例えばデジタルＶＴＲなどから
の）外部デジタルＭＵＳＥ信号の入力端子、１１３は該
外部デジタルＭＵＳＥ信号に伴って入力される（該外部
デジタルＭＵＳＥ信号に同期した）外部クロックの入力
端子、１１４は第一のセレクタである。

【００４４】点線で囲まれた回路部分１１５は、第二の
同期処理回路であり、第二の同期検出回路１１６、第二
のセレクタ１１７、第二の位相比較回路１１８、第二の
クロック発生回路１１９、第二のＶＣＯ１２０で構成さ
れる。後処理手段として、映像処理回路１２１、Ｄ／Ａ
変換器１２２を設ける。１２３は映像信号出力端子であ
り、その先に、図示せざるテレビ受信機が接続される。

【００４５】本実施例では、受信ＭＵＳＥ信号の入力端
子１０１にはアナログ形式のＭＵＳＥ信号が，外部デジ
タルＭＵＳＥ信号入力端子１１２にはデジタル形式のＭ
ＵＳＥ信号が導かれ、外部クロック入力端子１１３に
は、上記デジタル形式のＭＵＳＥ信号に同期した外部ク
ロック（例えば、１６．２ＭＨｚ）が導かれる場合を例
として動作を説明する。

【００４６】ＭＵＳＥ信号入力端子１０１から導かれた
アナログ形式のＭＵＳＥ信号には、図２を参照して説明
した従来技術の場合と同様の処理が、クランプ回路１０
２、Ａ／Ｄ変換器１０３、波形等化回路１０４、第一の
同期処理回路１０５、映像処理回路１２１およびＤ／Ａ
変換器１２２で行われる。

【００４７】ただし、この第一の同期処理回路１０５用
のマスタクロック（第一のマスタクロック）を発生する
第一のＶＣＯ１１１は、少なくとも１６．２ＭＨｚの２
倍以上の整数倍の周波数（例えば、３２．４ＭＨｚ）で
発振する。また、第一のクロック発生回路１１０は、上
記第一のマスタークロックを用いて前処理手段であるＡ
／Ｄ変換器１０３、波形等化回路１０４に供給するサン
プリングクロックを発生する。

【００４８】さらに、第二の同期処理回路１１５と位相
同期をとるためのリファレンスクロック（例えば、１
６．２ＭＨｚ）を、第一のクロック発生回路１１０は発
生し、第二の同期処理回路１１５に具備される第二のセ
レクタ１１７へ出力する。この第二のセレクタ１１７の
他方の入力には、外部クロック入力端子１１３より到来
する外部クロック（例えば、１６．２ＭＨｚ）が導かれ
る。

【００４９】第一のセレクタ１１４は、波形等化回路１
０４の出力あるいは外部デジタルＭＵＳＥ信号入力端子
１１２より導かれるデジタル形式のＭＵＳＥ信号の、ど
ちらか一方を選択して、第二の同期処理回路１１５およ
び映像処理回路１２１に供給する。第二の同期処理回路
１１５では、この第一のセレクタ１１４が選択するＭＵ
ＳＥ信号に応じて、クロックの発生方法を切り換え、後
処理手段である映像処理回路１２１およびＤ／Ａ変換器
１２２に供給する信号処理用クロックとして、適切なも
のを発生する。

【００５０】まず、第一のセレクタ１１４が、外部入力
のデジタルＭＵＳＥ信号を選択した場合について説明す
る。第二の同期処理回路１１５内に設けた第二のセレク
タ１１７は、外部クロック入力端子１１３からの外部ク
ロックを選択し、第二の位相比較回路１１８へ供給す
る。

【００５１】第二の位相比較回路１１８では、第二のク
ロック発生回路１１９が第二のＶＣＯ１２０の発振周波
数（第二のマスタクロック）を用いて作成した位相比較
用クロック（例えば、１６．２ＭＨｚ）と、第二のセレ
クタ１１７が出力する外部クロック（例えば、１６．２
ＭＨｚ）と、の位相比較を行い、この位相差に応じた制
御電圧信号を第二のＶＣＯ１２０へフィードバックし、
制御する。

【００５２】この位相制御により、第二のＶＣＯ１２０
の発振周波数は、外部入力のデジタルＭＵＳＥ信号と同
期し、第二のクロック発生回路１１９から出力される各
クロックは、映像処理回路１２１やＤ／Ａ変換器１２２
で必要な各信号処理用クロック（例えば、１６．２ＭＨ
ｚ，４８．６ＭＨｚ）として使用可能となる。

【００５３】ここで、第二のＶＣＯ１２０は、少なくと
も１６．２ＭＨｚの２倍以上の整数倍（例えば、９７．
２ＭＨｚ）の発振周波数のものを選ぶ。また、第二の同
期検出回路１１６は、第一のセレクタ１１４の出力する
外部デジタルＭＵＳＥ信号中の水平同期，垂直同期信号
を検出して、ＭＵＳＥ信号のデコード処理に用いる水平
同期タイミング信号（以下、ＨＤと記す）と垂直同期タ
イミング信号（以下、ＶＤと記す）を作成し、映像処理
回路１２１へ供給する。

【００５４】次に、第一のセレクタ１１４が、波形等化
回路１０４からのＭＵＳＥ信号を選択して出力する場合
の動作を説明する。図１において、第二の同期処理回路
１１５内に設けた第二のセレクタ１１７は、第一の同期
処理回路１０５から導かれるリファレンスクロックを選
択し、第二の位相比較回路１１８へ供給する。

【００５５】第二の位相比較回路１１８では、第二のク
ロック発生回路１１９が第二のＶＣＯ１２０からの第二
のマスタクロックを用いて作成した位相比較用クロック
と、第二のセレクタ１１７からの外部クロックとの位相
比較を行い、この位相差に応じた制御電圧信号を第二の
ＶＣＯ１２０へフィードバックし、制御する。この位相
制御により、第二のＶＣＯ１２０の発振周波数は、第一
の同期処理回路１０５で発生したサンプリングクロック
と同期したものとなる。その他、同期検出回路１１６の
動作などは、前述と同様である。

【００５６】このように本実施例では、到来するアナロ
グ形式の入力ＭＵＳＥ信号を、Ａ／Ｄ変換する等の前処
理に用いるサンプリングクロックの発生を、前段の第一
の同期処理回路１０５で行い、後処理手段に設けるＭＵ
ＳＥ信号をデコードするための映像処理やＤ／Ａ変換等
の後処理に用いられる各クロックおよび制御信号の発生
を、第二の同期処理回路１１５で行う構成としている。

【００５７】これにより、外部からのデジタル形式のＭ
ＵＳＥ信号を入力信号として導く際は、第二のＶＣＯ１
２０の発振を、外部クロックに位相同期させて第二のマ
スタクロックを発生し、該デジタル形式のＭＵＳＥ信号
の取り込みと信号処理用のクロックが作成でき、ＭＵＳ
Ｅ信号のデコードが可能となる。また、アナログ形式の
ＭＵＳＥ信号を入力信号として導く際には、従来と基本
的に同様な第一の同期処理回路で同期制御されたサンプ
リングクロックで、適切にサンプリングおよびＡ／Ｄ変
換でき、且つ第二の同期処理回路で作成する信号処理用
クロックも、上記サンプリングクロックに同期したもの
を得ることができ、ＭＵＳＥ信号のデコードが可能とな
る。

【００５８】次に、本発明の他の実施例を図３により説
明する。図３は本発明の他の実施例を示すブロック図で
ある。同図において、点線で囲まれた回路部分３０１
は、第一の同期処理回路であり、第一の同期検出回路３
０２、第一の内部水平同期発生回路３０３、第一の位相
比較回路３０４、クランプパルス発生回路３０５、第一
のクロック発生回路３０６、第一のＶＣＯ３０７で構成
される。

【００５９】そのほか、３０８は外部デジタルＭＵＳＥ
信号入力端子、３０９は外部デジタル水平同期信号入力
端子である。点線で囲まれた回路部分３１０は、第二の
同期処理回路であり、第二の同期検出回路３１１、第二
の内部水平同期発生回路３１２、第二のセレクタ３１
３、第二の位相比較回路３１４、第二のクロック発生回
路３１５、第二のＶＣＯ３１６で構成される。

【００６０】その他の構成要素である受信ＭＵＳＥ信号
の入力端子１０１、第一のセレクタ１１４、映像出力端
子１２３、前処理手段を構成するクランプ回路１０２〜
波形等化回路１０４、後処理手段を構成する映像処理回
路１２１、Ｄ／Ａ変換器１２２は、図１の実施例で説明
したものと同様に動作する。

【００６１】図３に示す本実施例では、外部デジタルＭ
ＵＳＥ信号入力端子３０８にはデジタル形式のＭＵＳＥ
信号が、外部デジタル水平同期信号入力端子３０９に
は、上記デジタル形式のＭＵＳＥ信号に同期した外部デ
ジタル水平同期信号が、それぞれ導かれる場合を例とし
て動作を説明する。

【００６２】図３に示す本実施例が、先に図１を参照し
て説明した実施例と異なる点は、第一の同期処理回路３
０１が発生する第一の内部水平同期信号を、第二の同期
処理回路３１０が取り込む点と、上記第一内部水平同期
信号または外部デジタル水平同期信号のどちらかと、第
二の同期処理回路３１０内で作成する第二の内部水平同
期信号と、の位相比較を行なった結果を、第二の同期処
理回路３１０用のマスタクロック（第二のマスタクロッ
ク）の同期制御に用いる構成とした点である。以下でそ
の動作を詳しく説明する。

【００６３】アナログ形式のＭＵＳＥ信号入力端子１０
１から導いたＭＵＳＥ信号は、図１の実施例の場合と同
様の処理が３０１〜３０７の諸回路、前処理手段を構成
する１０２〜１０４の諸回路、後処理手段を構成する１
２１，１２２および１１４の諸回路で行われる。

【００６４】ただし、第一の同期処理回路３０１内に具
備される第一の内部水平同期発生回路３０３で作成され
た第一の内部水平同期信号は、第二の同期処理回路３１
０に設けられた第二のセレクタ３１３の一方の入力へ供
給される。この第二のセレクタ３１３の他方の入力に
は、外部デジタル水平同期信号入力端子３０９より到来
する外部デジタル水平同期信号が導かれる。

【００６５】第一のセレクタ１１４は、波形等化回路１
０４の出力あるいは外部デジタルＭＵＳＥ信号入力端子
３０８より導かれるデジタル形式のＭＵＳＥ信号の、ど
ちらか一方を選択して、第二の同期処理回路３１０およ
び映像処理回路１２１に供給する。

【００６６】第二の同期処理回路３１０では、この第一
のセレクタ１１４が選択するＭＵＳＥ信号に応じてクロ
ックの発生方法を切り換え、後処理手段である映像処理
回路１２１およびＤ／Ａ変換器１２２において用いられ
る信号処理用クロックとして、適切なものを発生する。

【００６７】まず、第一のセレクタ１１４が外部入力の
ＭＵＳＥ信号を選択した場合について説明する。第二の
同期処理回路３１０内に設けた第二のセレクタ３１３
は、入力端子３０９からの外部デジタル水平同期信号を
選択して出力し、第二の位相比較回路３１４へ供給す
る。

【００６８】第二の同期検出回路３１１では、第一のセ
レクタ１１４から供給されるＭＵＳＥ信号中の水平同
期、垂直同期を検出して、映像処理回路１２１へＨＤ，
ＶＤ信号を供給し、また内部フレームパルスを検出して
内部水平同期発生回路３１２に供給する。内部水平同期
発生回路３１２は、クロック発生回路３１５を介して入
力される第二のＶＣＯ３１６の発振周波数（第二のマス
タクロック）と、上記内部フレームパルスと、を用いて
第二の内部水平同期信号を作成し、位相比較回路３１４
へ供給する。

【００６９】第二の位相比較回路３１４では、上記第二
の内部水平同期信号と上記第二のセレクタ３１３からの
外部デジタル水平同期信号との位相比較を行い、この位
相差に応じた制御電圧信号を、第二のＶＣＯ３１６へフ
ィードバックし、制御する。この位相制御により、第二
のＶＣＯ３１６の発振周波数は、外部入力のデジタルＭ
ＵＳＥ信号と同期したものとなるので、第二のクロック
発生回路３１５が作成する各信号処理用クロック（１
６．２ＭＨｚ，４８．６ＭＨｚなど）は、後処理手段で
ある映像処理回路１２１やＤ／Ａ変換器１２２等に用い
られてＭＵＳＥ信号のデコードが可能となる。

【００７０】第二のＶＣＯ３１６が、少なくとも１６．
２ＭＨｚの２倍以上の整数倍（例えば、９７．２ＭＨ
ｚ）の発振周波数を持つ点は、図１の実施例の場合と同
様である。

【００７１】次に、第一のセレクタ１１４が、波形等化
回路１０４からのＭＵＳＥ信号を選択した場合について
説明する。第二の同期処理回路３１０内に設けた第二の
セレクタ３１３は、第一の同期処理回路３０１内の第一
の内部水平同期発生回路３０３で作成された第一の内部
水平同期信号を選択し、第二の位相比較回路３１４へ供
給する。

【００７２】第二の同期検出回路３１１および第二の内
部水平同期発生回路３１２の動作は前述の場合と同様
で、第一のセレクタ１１４より供給されたＭＵＳＥ信号
を取込み、ＨＤ、ＶＤ、内部フレームパルス、第二の内
部水平同期信号を発生する。第二の位相比較回路３１４
では、上記第二の内部水平同期信号と第二のセレクタ３
１３からの第一の内部水平同期信号との位相比較を行
い、この位相差に応じた制御電圧信号を、第二のＶＣＯ
３１６へフィードバックし、制御する。この位相制御に
より、第二のＶＣＯ３１６の発振周波数は、第一の同期
処理回路３０１で発生したサンプリングクロックと同期
したものとなる。

【００７３】

【発明の効果】以上説明したように、本発明によれば、
アナログ形式のＭＵＳＥ信号を受信するＭＵＳＥ受信機
において、例えばデジタルＶＴＲ等が出力するデジタル
形式のＭＵＳＥ信号を入力して再生したい場合など、該
デジタル形式のＭＵＳＥ信号をＭＵＳＥデコーダに取り
込み、処理することが可能になるという利点がある。

【００７４】また、例えば第一の同期処理手段が担当す
るＡ／Ｄ変換や波形等化を行う前処理部と、第二の同期
処理手段が担当するデジタル的にＭＵＳＥ信号をデコー
ド処理やＤ／Ａ変換する後処理部とを分割し、デジタル
的にＭＵＳＥ信号をＮＴＳＣ信号にダウンコンバートす
る処理回路と、前記第一の同期処理手段が担当する前処
理部と、のシステム上の組み合わせが容易になるという
利点もある。

【図面の簡単な説明】

【図１】本発明の一実施例としてのＭＵＳＥ受信機の構
成を示すブロック図である。

【図２】ＭＵＳＥ受信機における同期処理回路の従来例
を示すブロック図である。

【図３】本発明の他の一実施例としてのＭＵＳＥ受信機
の構成を示すブロック図である。

【符号の説明】

１０５，３０１…第一の同期処理回路、１１０，３０６
…第一のクロック発生回路、１１１，３０７…第一のＶ
ＣＯ、１１４，１１７，３１３…セレクタ、１１５，３
１０…第二の同期処理回路、１１９，３１５…第二のク
ロック発生回路、１２０，３１６…第二のＶＣＯ。

フロントページの続き (72)発明者都留康隆神奈川県横浜市戸塚区吉田町292番地株式会社日立製作所映像メディア研究所内 (72)発明者的野孝明神奈川県横浜市戸塚区吉田町292番地株式会社日立製作所情報映像メディア事業部内 (72)発明者坂井武神奈川県横浜市戸塚区吉田町292番地株式会社日立製作所情報映像メディア事業部内

Claims

【特許請求の範囲】

【請求項１】少なくともＡ／Ｄ変換器を含み、アナロ
グ形式で入力するＭＵＳＥ信号を、前記Ａ／Ｄ変換器に
より、デジタル信号化して出力する入力ＭＵＳＥ信号の
前処理手段と、前記前処理手段からデジタル信号化して
出力されたＭＵＳＥ信号を取込みデコードして出力する
後処理手段と、を有するＭＵＳＥ受信機において、１６．２ＭＨｚまたはその整数倍の周波数を持つ第一の
クロックを発生する第一の電圧制御型発振器（１１１）
と、該第一のクロックを用いて前記前処理手段における
Ａ／Ｄ変換器用のサンプリングクロックを生成して該Ａ
／Ｄ変換器に供給するクロック生成手段（１１０）と、
前記Ａ／Ｄ変換器によりデジタル化されたＭＵＳＥ信号
から抽出した水平同期信号と前記第一のクロックから作
成した内部水平同期信号とを位相比較する第一の位相比
較手段（１０８）と、前記第一の位相比較手段からの誤
差出力により前記第一の電圧制御型発振器を負帰還制御
する第一の負帰還制御手段と、前記第一のクロックを用
いてリファレンスクロックを生成して出力するリファレ
ンスクロック生成手段（１１０）と、から成る第一の同
期処理手段（１０５）と、１６．２ＭＨｚの２倍以上の整数倍の周波数を持つ第二
のクロックを発生する第二の電圧制御型発振器（１２
０）と、前記第二のクロックから位相比較用クロックを
生成して出力する位相比較用クロック生成手段（１１
９）と、前記位相比較用クロックと前記第一の同期処理
手段から取り込んだリファレンスクロックとを位相比較
する第二の位相比較手段（１１８）と、前記第二の位相
比較手段からの誤差出力により前記第二の電圧制御型発
振器を負帰還制御する第二の負帰還制御手段と、前記第
二のクロックより前記後処理手段における信号処理用ク
ロックを生成して該後処理手段におけるデコード処理に
供する信号処理用クロック生成手段（１１９）と、から
成る第二の同期処理手段（１１５）と、を具備したことを特徴とするＭＵＳＥ受信機。
【請求項２】少なくともＡ／Ｄ変換器を含み、アナロ
グ形式で入力するＭＵＳＥ信号を、前記Ａ／Ｄ変換器に
より、デジタル信号化して出力する入力ＭＵＳＥ信号の
前処理手段と、デジタル形式で入力するＭＵＳＥ信号を
デコードして出力する後処理手段と、外部デジタルＭＵ
ＳＥ信号の入力端子と、該入力端子から入力される外部
デジタルＭＵＳＥ信号と前記前処理手段からデジタル信
号化して出力されるＭＵＳＥ信号の何れか一方を選択し
て前記後処理手段に取り込む第一のセレクタ（１１４）
と、を有するＭＵＳＥ受信機において、１６．２ＭＨｚまたはその整数倍の周波数を持つ第一の
クロックを発生する第一の電圧制御型発振器（１１１）
と、該第一のクロックを用いて前記前処理手段における
Ａ／Ｄ変換器用のサンプリングクロックを生成して該Ａ
／Ｄ変換器に供給するクロック生成手段（１１０）と、
前記Ａ／Ｄ変換器によりデジタル化されたＭＵＳＥ信号
から抽出した水平同期信号と前記第一のクロックから作
成した内部水平同期信号とを位相比較する第一の位相比
較手段（１０８）と、前記第一の位相比較手段からの誤
差出力により前記第一の電圧制御型発振器を負帰還制御
する第一の負帰還制御手段と、前記第一のクロックを用
いてリファレンスクロックを生成して出力するリファレ
ンスクロック生成手段（１１０）と、から成る第一の同
期処理手段（１０５）と、前記入力端子からの外部デジタルＭＵＳＥ信号と同期し
て外部から供給される外部クロックと、前記第一の同期
処理手段からのリファレンスクロックと、の何れか一方
を、前記第一のセレクタにおける選択に応じて選択して
取り込む第二のセレクタ（１１７）と、１６．２ＭＨｚ
の２倍以上の整数倍の周波数を持つ第二のクロックを発
生する第二の電圧制御型発振器（１２０）と、前記第二
のクロックから位相比較用クロックを生成して出力する
位相比較用クロック生成手段（１１９）と、前記位相比
較用クロックと前記第二のセレクタを介して取り込んだ
クロックとを位相比較する第二の位相比較手段（１１
８）と、前記第二の位相比較手段からの誤差出力により
前記第二の電圧制御型発振器を負帰還制御する第二の負
帰還制御手段と、前記第二のクロックより前記後処理手
段における信号処理用クロックを生成して該後処理手段
におけるデコード処理に供する信号処理用クロック生成
手段（１１９）と、から成る第二の同期処理手段（１１
５）と、を具備したことを特徴とするＭＵＳＥ受信機。
【請求項３】少なくともＡ／Ｄ変換器を含み、アナロ
グ形式で入力するＭＵＳＥ信号を、前記Ａ／Ｄ変換器に
より、デジタル信号化して出力する入力ＭＵＳＥ信号の
前処理手段と、デジタル形式で入力するＭＵＳＥ信号を
デコードして出力する後処理手段と、外部デジタルＭＵ
ＳＥ信号の入力端子と、該入力端子から入力される外部
デジタルＭＵＳＥ信号と前記前処理手段からデジタル信
号化して出力されるＭＵＳＥ信号の何れか一方を選択し
て前記後処理手段に取り込む第一のセレクタ（１１４）
と、を有するＭＵＳＥ受信機において、１６．２ＭＨｚまたはその整数倍の周波数を持つ第一の
クロックを発生する第一の電圧制御型発振器（３０２）
と、該第一のクロックを用いて前記前処理手段における
Ａ／Ｄ変換器用のサンプリングクロックを生成して該Ａ
／Ｄ変換器に供給するクロック生成手段（３０６）と、
前記Ａ／Ｄ変換器によりデジタル化されたＭＵＳＥ信号
から抽出した水平同期信号と前記第一のクロックから作
成した内部水平同期信号とを位相比較する第一の位相比
較手段（３０４）と、前記第一の位相比較手段からの誤
差出力により前記第一の電圧制御型発振器を負帰還制御
する第一の負帰還制御手段と、から成る第一の同期処理
手段（３０１）と、前記入力端子からの外部デジタルＭＵＳＥ信号と同期し
て外部から供給される外部クロックと、前記第一の同期
処理手段から取り込む前記内部水平同期信号と、の何れ
か一方を、前記第一のセレクタにおける選択に応じて選
択して取り込む第二のセレクタ（３１３）と、１６．２
ＭＨｚの２倍以上の整数倍の周波数を持つ第二のクロッ
クを発生する第二の電圧制御型発振器（３１６）と、前
記第二のクロックから位相比較用クロックを生成して出
力する位相比較用クロック生成手段（３１５）と、前記
位相比較用クロックと前記第二のセレクタを介して取り
込んだ外部クロック又は内部水平同期信号とを位相比較
する第二の位相比較手段（３１４）と、前記第二の位相
比較手段からの誤差出力により前記第二の電圧制御型発
振器を負帰還制御する第二の負帰還制御手段と、前記第
二のクロックより前記後処理手段における信号処理用ク
ロックを生成して該後処理手段におけるデコード処理に
供する信号処理用クロック生成手段（３１５）と、から
成る第二の同期処理手段（３１０）と、を具備したことを特徴とするＭＵＳＥ受信機。