JPH10112814A - 同期再生装置及び同期再生方法 - Google Patents
同期再生装置及び同期再生方法Info
- Publication number
- JPH10112814A JPH10112814A JP26685896A JP26685896A JPH10112814A JP H10112814 A JPH10112814 A JP H10112814A JP 26685896 A JP26685896 A JP 26685896A JP 26685896 A JP26685896 A JP 26685896A JP H10112814 A JPH10112814 A JP H10112814A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- pll
- video signal
- signal
- sampling clock
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Synchronizing For Television (AREA)
Abstract
(57)【要約】
【課題】同期再生回路とサンプリングクロック生成回路
を有する同期再生装置において、比較的簡素な回路で同
期再生とサンプリングクロック生成を行う。 【解決手段】本発明は映像信号をペデスタル・クランプ
回路によりクランプし、またこれとは別に同期分離する
ことで水平同期信号を生成し、位相比較回路と発振回路
とパルス生成回路からなる第１のＰＬＬ回路により水平
同期信号にＰＬＬをかける。前記ペデスタル・クランプ
回路からの出力信号と前記第１のＰＬＬ回路から生成さ
れた複合同期信号とを同期合成回路により合成し映像信
号が出力される。また更に位相比較回路と発振回路とパ
ルス生成回路からなる第２のＰＬＬ回路により前記第１
のＰＬＬ回路からの出力信号にＰＬＬをかけサンプリン
グクロックを生成する。
を有する同期再生装置において、比較的簡素な回路で同
期再生とサンプリングクロック生成を行う。 【解決手段】本発明は映像信号をペデスタル・クランプ
回路によりクランプし、またこれとは別に同期分離する
ことで水平同期信号を生成し、位相比較回路と発振回路
とパルス生成回路からなる第１のＰＬＬ回路により水平
同期信号にＰＬＬをかける。前記ペデスタル・クランプ
回路からの出力信号と前記第１のＰＬＬ回路から生成さ
れた複合同期信号とを同期合成回路により合成し映像信
号が出力される。また更に位相比較回路と発振回路とパ
ルス生成回路からなる第２のＰＬＬ回路により前記第１
のＰＬＬ回路からの出力信号にＰＬＬをかけサンプリン
グクロックを生成する。
Description
【０００１】
【発明の属する技術分野】本発明は、例えばテレビジョ
ン映像信号の同期再生回路とＡ／Ｄ変換のためのサンプ
リングクロック生成回路を有する同期再生装置に関す
る。
ン映像信号の同期再生回路とＡ／Ｄ変換のためのサンプ
リングクロック生成回路を有する同期再生装置に関す
る。
【０００２】
【従来の技術】テレビジョン映像信号の同期再生回路と
映像信号をＡ／Ｄ変換のためのサンプリングクロック生
成回路を有する同期再生装置において、サンプリングク
ロックは一般的にサンプリング周波数としてカラー副搬
送波の整数倍の周波数を用いるため、入力の映像信号中
のバースト信号によりＰＬＬ（Phase Locked Loop ）を
かけることで生成される。また、同期再生回路について
は、送信装置の基本機能が入力信号をそのまま伝送する
ことにあるため、水平同期信号に同期したパルス生成回
路により同期再生を行っている。従来の技術では図２に
示すような回路構成となる。
映像信号をＡ／Ｄ変換のためのサンプリングクロック生
成回路を有する同期再生装置において、サンプリングク
ロックは一般的にサンプリング周波数としてカラー副搬
送波の整数倍の周波数を用いるため、入力の映像信号中
のバースト信号によりＰＬＬ（Phase Locked Loop ）を
かけることで生成される。また、同期再生回路について
は、送信装置の基本機能が入力信号をそのまま伝送する
ことにあるため、水平同期信号に同期したパルス生成回
路により同期再生を行っている。従来の技術では図２に
示すような回路構成となる。
【０００３】入力端30には複合映像信号が入力されてい
る。この信号はペデスタル・クランプ回路31（以下クラ
ンプ回路とする）によりクランプされる。さらに入力端
30の映像信号は同期分離回路34及びバースト分離回路43
により、水平同期信号35（HD）及びカラーバースト信号
44（BURST ）が得られる。
る。この信号はペデスタル・クランプ回路31（以下クラ
ンプ回路とする）によりクランプされる。さらに入力端
30の映像信号は同期分離回路34及びバースト分離回路43
により、水平同期信号35（HD）及びカラーバースト信号
44（BURST ）が得られる。
【０００４】まず、分離された水平同期信号35は発振回
路38出力を水平同期周波数に分周した信号41と位相比較
回路36において位相比較される。位相比較回路36では水
平同期信号35と信号41の位相差に応じた制御電圧37を出
力しており、発振回路38を制御することで発振回路38の
周波数を入力水平同期信号にロックさせている。
路38出力を水平同期周波数に分周した信号41と位相比較
回路36において位相比較される。位相比較回路36では水
平同期信号35と信号41の位相差に応じた制御電圧37を出
力しており、発振回路38を制御することで発振回路38の
周波数を入力水平同期信号にロックさせている。
【０００５】同期再生については、この発振回路38出力
で動作するパルス生成回路42（カウンタとデコーダから
構成）で生成された複合同期信号が、本線との遅延量を
合わせて同期合成回路32において合成される。
で動作するパルス生成回路42（カウンタとデコーダから
構成）で生成された複合同期信号が、本線との遅延量を
合わせて同期合成回路32において合成される。
【０００６】次に、分離されたカラーバースト信号44は
発振回路49出力をカラー副搬送波の周波数に分周した信
号52と位相比較回路45において位相比較される。位相比
較回路45ではカラーバースト信号44と信号52の位相差に
応じた電圧46を出力しており、スイッチ47をとおして制
御電圧48として発振回路49を制御することで発振回路49
の周波数を入力のカラーバースト信号44にロックさせて
いる。これをサンプリングクロックとする。但し入力の
映像信号が白黒であった場合、サンプリングクロックを
入力の水平同期信号によりＰＬＬがかけられるように、
カラーバースト信号の有無の検知（バースト検知回路5
7）を行い、自動的に、入力の水平同期信号35と発振回
路49の出力を分周して生成した水平同期周波数のパルス
を位相比較回路53で位相比較することでロックさせてい
る。なおここでは発振回路38、49として電圧制御水晶発
振器（Voltage Controlled X’tal Oscillator以下VCXO
とする）を使用した場合を示した。
発振回路49出力をカラー副搬送波の周波数に分周した信
号52と位相比較回路45において位相比較される。位相比
較回路45ではカラーバースト信号44と信号52の位相差に
応じた電圧46を出力しており、スイッチ47をとおして制
御電圧48として発振回路49を制御することで発振回路49
の周波数を入力のカラーバースト信号44にロックさせて
いる。これをサンプリングクロックとする。但し入力の
映像信号が白黒であった場合、サンプリングクロックを
入力の水平同期信号によりＰＬＬがかけられるように、
カラーバースト信号の有無の検知（バースト検知回路5
7）を行い、自動的に、入力の水平同期信号35と発振回
路49の出力を分周して生成した水平同期周波数のパルス
を位相比較回路53で位相比較することでロックさせてい
る。なおここでは発振回路38、49として電圧制御水晶発
振器（Voltage Controlled X’tal Oscillator以下VCXO
とする）を使用した場合を示した。
【０００７】
【発明が解決しようとする課題】従来の同期再生装置に
おいては、サンプリングクロックがカラー副搬送波のＮ
倍の周波数の場合、入力の複合映像信号からバースト信
号を抜き出し、サンプリングクロックに対し１／Ｎの分
周をしたパルスとバースト信号との位相比較を行う必要
があり、複雑な回路になる。また、白黒の映像信号とカ
ラー映像信号とで切り替えスイッチが必要なため、より
回路構成が複雑となる。
おいては、サンプリングクロックがカラー副搬送波のＮ
倍の周波数の場合、入力の複合映像信号からバースト信
号を抜き出し、サンプリングクロックに対し１／Ｎの分
周をしたパルスとバースト信号との位相比較を行う必要
があり、複雑な回路になる。また、白黒の映像信号とカ
ラー映像信号とで切り替えスイッチが必要なため、より
回路構成が複雑となる。
【０００８】本発明は上記の問題を解決するもので、同
期再生回路とサンプリングクロック生成回路を有する同
期再生装置において、比較的簡素な回路で同期再生とサ
ンプリングクロック生成を行うことを目的としている。
期再生回路とサンプリングクロック生成回路を有する同
期再生装置において、比較的簡素な回路で同期再生とサ
ンプリングクロック生成を行うことを目的としている。
【０００９】
【課題を解決するための手段】前述した目的を達成する
ために、本発明は映像信号をペデスタル・クランプ回路
によりクランプし、またこれとは別に同期分離すること
で水平同期信号を生成し、位相比較回路と発振回路とパ
ルス生成回路からなる第１のＰＬＬ回路により水平同期
信号にＰＬＬをかける。前記ペデスタル・クランプ回路
からの出力信号と前記第１のＰＬＬ回路から生成された
複合同期信号とを同期合成回路により合成し映像信号が
出力される。また更に位相比較回路と発振回路とパルス
生成回路からなる第２のＰＬＬ回路により前記第１のＰ
ＬＬ回路からの出力信号にＰＬＬをかけサンプリングク
ロックを生成する。
ために、本発明は映像信号をペデスタル・クランプ回路
によりクランプし、またこれとは別に同期分離すること
で水平同期信号を生成し、位相比較回路と発振回路とパ
ルス生成回路からなる第１のＰＬＬ回路により水平同期
信号にＰＬＬをかける。前記ペデスタル・クランプ回路
からの出力信号と前記第１のＰＬＬ回路から生成された
複合同期信号とを同期合成回路により合成し映像信号が
出力される。また更に位相比較回路と発振回路とパルス
生成回路からなる第２のＰＬＬ回路により前記第１のＰ
ＬＬ回路からの出力信号にＰＬＬをかけサンプリングク
ロックを生成する。
【００１０】
【発明の実施の形態】以下、本発明の実施の形態を図を
用いて説明する。本発明による回路を図１に示す。入力
端10には複合映像信号が入力され、複合映像信号はペデ
スタル・クランプ回路11によりクランプされる。さらに
これとは別に入力端10の複合映像信号は同期分離回路14
において同期分離され、出力として水平同期信号15が出
力される。
用いて説明する。本発明による回路を図１に示す。入力
端10には複合映像信号が入力され、複合映像信号はペデ
スタル・クランプ回路11によりクランプされる。さらに
これとは別に入力端10の複合映像信号は同期分離回路14
において同期分離され、出力として水平同期信号15が出
力される。
【００１１】ここで、パルス生成回路20は発振回路18か
ら出力されるクロック19により動作する回路であり、内
部にカウンタを有し、このカウンタ出力をデコードする
ことで同期再生の為の各種パルスが生成される。ここで
生成されるパルスの中で水平同期周波数のパルスである
信号21は、先に回路14で生成された水平同期信号（Ｈ
Ｄ）15と位相比較回路16で位相比較される。位相比較回
路16では水平同期信号15と信号21の位相差に応じた制御
電圧17を出力しており、発振回路18を制御することでク
ロック19を入力水平同期信号にロックさせている。
ら出力されるクロック19により動作する回路であり、内
部にカウンタを有し、このカウンタ出力をデコードする
ことで同期再生の為の各種パルスが生成される。ここで
生成されるパルスの中で水平同期周波数のパルスである
信号21は、先に回路14で生成された水平同期信号（Ｈ
Ｄ）15と位相比較回路16で位相比較される。位相比較回
路16では水平同期信号15と信号21の位相差に応じた制御
電圧17を出力しており、発振回路18を制御することでク
ロック19を入力水平同期信号にロックさせている。
【００１２】つまり、パルス生成回路20を入力水平同期
信号15に同期させている。この位相比較回路16、発振回
路18、パルス生成回路20から成る帰還回路を第１ＰＬＬ
回路とする。
信号15に同期させている。この位相比較回路16、発振回
路18、パルス生成回路20から成る帰還回路を第１ＰＬＬ
回路とする。
【００１３】また、パルス生成回路27によって発振回路
25から出力されるクロック26から分周された水平同期周
波数のパルスである信号28が生成され、先の回路20で生
成された１Ｈ周期のパルスである信号21と位相比較回路
23で位相比較される。位相比較回路23では信号21と信号
28の位相差に応じた制御電圧24を出力しており、発振回
路25を制御することでクロック26を間接的に入力のカラ
ー副搬送波にロックさせている（複合映像信号では、同
期信号とカラー副搬送波は同期しているのが普通である
ことから、疑似的に４ｆｓｃを生成している）。これを
サンプリングクロックとし、この位相比較回路23、発振
回路25、パルス生成回路27からなる帰還回路を第２ＰＬ
Ｌ回路とする。
25から出力されるクロック26から分周された水平同期周
波数のパルスである信号28が生成され、先の回路20で生
成された１Ｈ周期のパルスである信号21と位相比較回路
23で位相比較される。位相比較回路23では信号21と信号
28の位相差に応じた制御電圧24を出力しており、発振回
路25を制御することでクロック26を間接的に入力のカラ
ー副搬送波にロックさせている（複合映像信号では、同
期信号とカラー副搬送波は同期しているのが普通である
ことから、疑似的に４ｆｓｃを生成している）。これを
サンプリングクロックとし、この位相比較回路23、発振
回路25、パルス生成回路27からなる帰還回路を第２ＰＬ
Ｌ回路とする。
【００１４】パルス生成回路20で生成された複合同期信
号22は本線との遅延量を合わされ、同期再生回路12にお
いて本線の映像信号と合成され、出力端子13から複合映
像信号として出力される。
号22は本線との遅延量を合わされ、同期再生回路12にお
いて本線の映像信号と合成され、出力端子13から複合映
像信号として出力される。
【００１５】以上のような本発明の構成から、副搬送波
からクロックを生成するような複雑なＰＬＬ回路が不要
で、再生同期パルスとこれに同期したサンプリングクロ
ックが生成される同期再生装置を得ることができる。
からクロックを生成するような複雑なＰＬＬ回路が不要
で、再生同期パルスとこれに同期したサンプリングクロ
ックが生成される同期再生装置を得ることができる。
【００１６】また本発明の実施の形態では、発振回路18
として電圧制御水晶発振器（VCXO）、発振回路25として
電圧制御発振器（Voltage Controlled Oscillater ）を
用いたものを示した。これは、本発明では１つのVCXOで
充分高精度な出力を得ることができるためであり、従来
の同期再生装置のような高価なVCXOを２つ用いず廉価な
VCO を用いて同期再生装置を得ることができる。
として電圧制御水晶発振器（VCXO）、発振回路25として
電圧制御発振器（Voltage Controlled Oscillater ）を
用いたものを示した。これは、本発明では１つのVCXOで
充分高精度な出力を得ることができるためであり、従来
の同期再生装置のような高価なVCXOを２つ用いず廉価な
VCO を用いて同期再生装置を得ることができる。
【００１７】
【発明の効果】以上のように本発明によれば、簡単な回
路構成で同期再生とサンプリングクロック生成が行え
る。
路構成で同期再生とサンプリングクロック生成が行え
る。
【図１】従来の同期再生装置の回路構成図
【図２】本発明の同期再生装置の回路構成図
１０、３０・・・入力端 １１、３１・・・ペデスタル・クランプ回路 １２、３２・・・同期合成回路 １３、３３・・・出力端 １４、３４・・・同期分離回路 １５、３５・・・水平同期信号 １６、２３、３６、４５、５３・・・位相比較回路 １７、２４、３７、４８・・・制御電圧 １８、２５、３８、４９・・・発振回路 １９、３９・・・発振回路出力 ４０、５１・・・分周回路 ４１、５２・・・分周後の信号 ２０、２７、４２、５５・・・パルス生成回路 ４３・・・バースト分離回路 ４４・・・カラーバースト信号 ４６、５４、５８・・・出力電圧 ４７・・・スイッチ ２６、５０・・・サンプリングクロック ５７・・・バースト検知回路
Claims (9)
- 【請求項１】映像信号の同期再生回路と、Ａ／Ｄ変換の
ためのサンプリングクロック生成回路を有する同期再生
装置において、同期信号にＰＬＬをかけたクロックによ
り動作する同期再生回路と、前記クロック出力からさら
にＰＬＬをかけたサンプリングクロック生成回路とを具
備することを特徴とする同期再生装置。 - 【請求項２】映像信号の同期再生回路と、Ａ／Ｄ変換の
ためのサンプリングクロック生成回路を有する映像信号
の同期再生装置において、前記映像信号を同期分離する
同期分離回路と、位相比較回路と発振回路とパルス生成
回路からなり前記同期分離回路から生成した水平同期信
号にＰＬＬをかける第１のＰＬＬ回路と、位相比較回路
と発振回路とパルス生成回路からなり前記第１のＰＬＬ
回路から生成した信号にＰＬＬをかけサンプリングクロ
ックを生成する第２のＰＬＬ回路からなるサンプリング
クロック生成回路を具備することを特徴とする同期再生
装置。 - 【請求項３】映像信号の同期再生回路と、Ａ／Ｄ変換の
ためのサンプリングクロック生成回路を有する映像信号
の同期再生装置において、前記映像信号をクランプする
ペデスタル・クランプ回路と、前記映像信号を同期分離
する同期分離回路と、位相比較回路と発振回路とパルス
生成回路からなり前記同期分離回路から生成した水平同
期信号にＰＬＬをかける第１のＰＬＬ回路と、前記ペデ
スタル・クランプ回路からの出力信号と前記第１のＰＬ
Ｌ回路から生成された複合同期信号とを合成する同期合
成回路とからなる同期再生回路と、前記同期分離回路と
前記第１のＰＬＬ回路と位相比較回路と発振回路とパル
ス生成回路からなり前記第１のＰＬＬ回路から生成した
信号にＰＬＬをかけサンプリングクロックを生成する第
２のＰＬＬ回路とからなるサンプリングクロック生成回
路とを具備することを特徴とする同期再生装置。 - 【請求項４】第１のＰＬＬ回路の発振回路に電圧制御水
晶発振器を用いたことを特徴とする請求項２乃至請求項
３記載の同期再生装置。 - 【請求項５】映像信号を同期再生するステップと、Ａ／
Ｄ変換のためのサンプリングクロック生成するステップ
とを有する同期再生方法において、同期信号にＰＬＬを
かけたクロックにより動作し同期再生する第１のステッ
プと、前記クロック出力からさらにＰＬＬをかけたサン
プリングクロックを生成する第２のステップとを具備す
ることを特徴とする同期再生方法。 - 【請求項６】映像信号を同期再生するステップと、Ａ／
Ｄ変換のためのサンプリングクロック生成するステップ
とを有する同期再生方法において、前記映像信号を同期
分離する第１のステップと、前記第１のステップから生
成した水平同期信号にＰＬＬをかける第２のステップ
と、前記第２のステップから生成した信号にＰＬＬをか
けサンプリングクロックを生成する第３のステップを具
備することを特徴とする同期再生方法。 - 【請求項７】映像信号を同期再生するステップと、Ａ／
Ｄ変換のためのサンプリングクロック生成するステップ
とを有する同期再生方法において、前記映像信号をクラ
ンプする第１のステップと、前記映像信号を同期分離す
る第２のステップと、前記第２のステップから生成した
水平同期信号にＰＬＬをかける第３のステップと、前記
第３のステップから生成した信号にＰＬＬをかけサンプ
リングクロックを生成する第４のステップと、前記第１
のステップから生成した信号と前記第３のステップから
生成された複合同期信号とを合成する第４のステップと
を具備することを特徴とする同期再生方法。 - 【請求項８】映像信号を同期分離回路により水平同期信
号を生成する第１のステップと、位相比較回路と発振回
路とパルス生成回路からなる第１のＰＬＬ回路によりＰ
ＬＬをかける第２のステップと、前記第１のＰＬＬ回路
により生成された１Ｈ同期信号を第２のＰＬＬ回路によ
りＰＬＬをかける第３のステップとを具備することを特
徴とする同期生成方法。 - 【請求項９】映像信号をペデスタル・クランプ回路によ
りクランプする第１のステップと、前記映像信号を同期
分離回路により水平同期信号を生成する第２のステップ
と、位相比較回路と発振回路とパルス生成回路を直列の
配置しその入出力を帰還した第１のＰＬＬ回路によりＰ
ＬＬをかける第３のステップと、前記クランプ回路によ
りクランプされた映像信号と、前記第１のＰＬＬ回路に
より生成された複合同期信号とを同期再生回路で合成す
る第４のステップと、前記第１のＰＬＬ回路より生成さ
れた１Ｈ同期信号を第２のＰＬＬ回路によりＰＬＬをか
ける第５のステップとを具備することを特徴とする同期
再生方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26685896A JPH10112814A (ja) | 1996-10-08 | 1996-10-08 | 同期再生装置及び同期再生方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26685896A JPH10112814A (ja) | 1996-10-08 | 1996-10-08 | 同期再生装置及び同期再生方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10112814A true JPH10112814A (ja) | 1998-04-28 |
Family
ID=17436645
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26685896A Pending JPH10112814A (ja) | 1996-10-08 | 1996-10-08 | 同期再生装置及び同期再生方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10112814A (ja) |
-
1996
- 1996-10-08 JP JP26685896A patent/JPH10112814A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR910010112B1 (ko) | 영상신호 합성장치. | |
| JP3131179B2 (ja) | Ｔｖシステムのダブルウインドー処理装置 | |
| JPH10112814A (ja) | 同期再生装置及び同期再生方法 | |
| JPH0722380B2 (ja) | 映像信号用位相ロツク回路 | |
| JPH05207327A (ja) | 水平同期回路 | |
| KR100677202B1 (ko) | 고화질 디지털 티브이의 적응형 클럭 발생장치 | |
| JPH08275074A (ja) | デジタル・クロック発生装置 | |
| KR100317289B1 (ko) | 디지털 티브이의 동기신호 보정장치 | |
| JP2508863B2 (ja) | ペデスタルクランプ回路 | |
| JP3117046B2 (ja) | Ｐｌｌ回路 | |
| KR200142415Y1 (ko) | 전하결합소자 카메라의 동기장치 | |
| JP2773864B2 (ja) | 映像信号合成装置 | |
| JP3171980B2 (ja) | フェーズロックドループ回路 | |
| JP2005080026A (ja) | サンプリングクロック生成回路 | |
| JPH08242429A (ja) | クロック発生回路及びｍｕｓｅ信号デコード装置 | |
| KR0167997B1 (ko) | 시간축 보정을 위한 전처리회로 | |
| KR100287783B1 (ko) | 씨씨티브이카메라 | |
| JPS581595B2 (ja) | Ｐａｌ方式同期信号発生器の同期結合方式 | |
| JPS637078B2 (ja) | ||
| JP2001112016A (ja) | 映像信号処理装置 | |
| JPH0728775Y2 (ja) | テレビジョン受像機の同期引込回路 | |
| JPH0879555A (ja) | カラー同期結合装置 | |
| JPH06237468A (ja) | 外部同期回路 | |
| JPH11164314A (ja) | ダウンサンプル用信号生成回路 | |
| JPH08111788A (ja) | 同期信号発生方式 |