JPH07109715B2 - 半導体記憶装置 - Google Patents
半導体記憶装置Info
- Publication number
- JPH07109715B2 JPH07109715B2 JP1023551A JP2355189A JPH07109715B2 JP H07109715 B2 JPH07109715 B2 JP H07109715B2 JP 1023551 A JP1023551 A JP 1023551A JP 2355189 A JP2355189 A JP 2355189A JP H07109715 B2 JPH07109715 B2 JP H07109715B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor memory
- memory unit
- volatile semiconductor
- data
- switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Read Only Memory (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
- Dram (AREA)
Description
【発明の詳細な説明】 ＜産業上の利用分野＞ 本発明は、揮発性半導体メモリ部と不揮発性半導体メモ
リ部とを組み合わせた半導体記憶装置に関する。
リ部とを組み合わせた半導体記憶装置に関する。
＜従来の技術＞ 従来、この種の半導体記憶装置としては、例えば、ワー
ド線に接続されたゲート端子およびセンス増幅器に連結
しているビット線に接続されたドレイン端子を有するMO
S（メタル・オキサイド・セミコンダクタ）トランジス
タとコンデンサとからなる揮発性半導体メモリ部として
のDRAM（ダイナミック・ランダム・アクセス・メモリ）
部と、制御ゲートおよびフローティングゲートを有する
MOSトランジスタからなる不揮発性半導体メモリ部とし
てのEEPROM（エレクトリカリ・イレイザブル・プログラ
マブル・リード・オンリ・メモリ）部と、制御部である
モード切換用トランジスタとからなるものがある。この
半導体記憶装置では上記３個のトランジスタが順に直列
接続され、上記コンデンサの有する一方の端子は上記DR
AM部のトランジスタおよびEEPROM部のトランジスタの中
間点に接続されている。また、上記EEPROM部の制御ゲー
トおよびモード切換用トランジスタのゲートを連結して
一つのゲート端子としている。そして、上記コンデンサ
の他方の端子または上記連結したゲート端子に所定電圧
を印加することによって、上記EEPROM部のMOSトランジ
スタのフローティングゲートの電荷蓄積量を変えて、上
記DRAM部のデータをEEPROM部に転送すると共に、この半
導体記憶装置の記憶モードを変えるようにしている。
ド線に接続されたゲート端子およびセンス増幅器に連結
しているビット線に接続されたドレイン端子を有するMO
S（メタル・オキサイド・セミコンダクタ）トランジス
タとコンデンサとからなる揮発性半導体メモリ部として
のDRAM（ダイナミック・ランダム・アクセス・メモリ）
部と、制御ゲートおよびフローティングゲートを有する
MOSトランジスタからなる不揮発性半導体メモリ部とし
てのEEPROM（エレクトリカリ・イレイザブル・プログラ
マブル・リード・オンリ・メモリ）部と、制御部である
モード切換用トランジスタとからなるものがある。この
半導体記憶装置では上記３個のトランジスタが順に直列
接続され、上記コンデンサの有する一方の端子は上記DR
AM部のトランジスタおよびEEPROM部のトランジスタの中
間点に接続されている。また、上記EEPROM部の制御ゲー
トおよびモード切換用トランジスタのゲートを連結して
一つのゲート端子としている。そして、上記コンデンサ
の他方の端子または上記連結したゲート端子に所定電圧
を印加することによって、上記EEPROM部のMOSトランジ
スタのフローティングゲートの電荷蓄積量を変えて、上
記DRAM部のデータをEEPROM部に転送すると共に、この半
導体記憶装置の記憶モードを変えるようにしている。
＜発明が解決しようとする課題＞ ところで、上記半導体記憶装置は、DRAM部が保持してる
データに無関係に単独でEEPROM部のデータを書き換えよ
うとする場合に、これに直列に接続されたDRAM部を経由
して電荷を移動させるため、DRAM部のコンデンサが保持
しているデータが失われてしまう。すなわち、EEPROM部
のデータを単独に書き換える際に、書き換え前にDRAM部
が保持していたデータが消失してしまうという問題があ
る。
データに無関係に単独でEEPROM部のデータを書き換えよ
うとする場合に、これに直列に接続されたDRAM部を経由
して電荷を移動させるため、DRAM部のコンデンサが保持
しているデータが失われてしまう。すなわち、EEPROM部
のデータを単独に書き換える際に、書き換え前にDRAM部
が保持していたデータが消失してしまうという問題があ
る。
そこで、この発明の目的は、揮発性半導体メモリ部のデ
ータに無関係に単独に不揮発性半導体メモリ部のデータ
を書き換える際に、書き換え前の上記揮発性半導体メモ
リ部のデータが消失しないような半導体記憶装置を提供
することにある。
ータに無関係に単独に不揮発性半導体メモリ部のデータ
を書き換える際に、書き換え前の上記揮発性半導体メモ
リ部のデータが消失しないような半導体記憶装置を提供
することにある。
＜課題を解決するための手段＞ 上記目的を達成するために、この発明は、揮発性半導体
メモリ部と、不揮発性半導体メモリ部と、上記揮発性半
導体メモリ部または不揮発性半導体メモリ部にデータを
格納するために上記揮発性半導体メモリ部および不揮発
性半導体メモリ部を制御する制御部と、上記揮発性半導
体メモリ部につながるビット線の一端部接続されたセン
ス増幅器とを備えて、上記不揮発性半導体メモリ部にデ
ータを格納する際に上記ビット線の他端部から上記揮発
性半導体メモリ部を経由して不揮発性半導体メモリ部に
データを格納する半導体記憶装置において、上記ビット
線のうち上記揮発性半導体メモリ部とセンス増幅器との
間の部分に第１のスイッチを設けるとともに、上記ビッ
ト線のうち上記揮発性半導体メモリ部と上記他端部との
間の部分に第２のスイッチを設けて、上記不揮発性半導
体メモリ部のデータを書き換える前に、上記第２のスイ
ッチを開いた状態で上記第１のスイッチを閉じて上記揮
発性半導体メモリ部に記憶されたデータを上記センス増
幅器に転送し、その後上記第１のスイッチを開いた状態
で上記第２のスイッチを閉じるようにしたことを特徴と
している。
メモリ部と、不揮発性半導体メモリ部と、上記揮発性半
導体メモリ部または不揮発性半導体メモリ部にデータを
格納するために上記揮発性半導体メモリ部および不揮発
性半導体メモリ部を制御する制御部と、上記揮発性半導
体メモリ部につながるビット線の一端部接続されたセン
ス増幅器とを備えて、上記不揮発性半導体メモリ部にデ
ータを格納する際に上記ビット線の他端部から上記揮発
性半導体メモリ部を経由して不揮発性半導体メモリ部に
データを格納する半導体記憶装置において、上記ビット
線のうち上記揮発性半導体メモリ部とセンス増幅器との
間の部分に第１のスイッチを設けるとともに、上記ビッ
ト線のうち上記揮発性半導体メモリ部と上記他端部との
間の部分に第２のスイッチを設けて、上記不揮発性半導
体メモリ部のデータを書き換える前に、上記第２のスイ
ッチを開いた状態で上記第１のスイッチを閉じて上記揮
発性半導体メモリ部に記憶されたデータを上記センス増
幅器に転送し、その後上記第１のスイッチを開いた状態
で上記第２のスイッチを閉じるようにしたことを特徴と
している。
＜作用＞ 不揮発性半導体メモリ部のデータを書き換える前に、上
記第２スイッチを開いた状態で上記第１のスイッチを閉
じると、上記揮発性半導体メモリ部に記憶されたデータ
は上記センス増幅器に転送され、一旦センス増幅器にラ
ッチ（保持）されることになる。そして、その後上記第
１のスイッチを開いた状態で上記第２のスイッチを閉じ
ると、上記データと無関係に、上記不揮発性半導体メモ
リ部のデータが書き換えられる。このようにして書き換
えた後、再び上記第２のスイッチを開いた状態で上記第
１のスイッチを閉じることにより、センス増幅器にラッ
チされた上記データを、上記揮発性半導体メモリ部に転
送するようにすれば、揮発性半導体メモリ部のデータ
は、不揮発性半導体メモリ部の書き換え前の状態にな
る。したがって、揮発性半導体メモリ部のデータを消失
させることなく、そのデータとは無関係に不揮発性半導
体メモリ部のデータが書き換えられる。
記第２スイッチを開いた状態で上記第１のスイッチを閉
じると、上記揮発性半導体メモリ部に記憶されたデータ
は上記センス増幅器に転送され、一旦センス増幅器にラ
ッチ（保持）されることになる。そして、その後上記第
１のスイッチを開いた状態で上記第２のスイッチを閉じ
ると、上記データと無関係に、上記不揮発性半導体メモ
リ部のデータが書き換えられる。このようにして書き換
えた後、再び上記第２のスイッチを開いた状態で上記第
１のスイッチを閉じることにより、センス増幅器にラッ
チされた上記データを、上記揮発性半導体メモリ部に転
送するようにすれば、揮発性半導体メモリ部のデータ
は、不揮発性半導体メモリ部の書き換え前の状態にな
る。したがって、揮発性半導体メモリ部のデータを消失
させることなく、そのデータとは無関係に不揮発性半導
体メモリ部のデータが書き換えられる。
＜実施例＞ 以下、この発明の半導体記憶装置を図示の実施例により
詳細に説明する。
詳細に説明する。
第１図に示すように、この半導体記憶装置のメモリセル
１は、ワード線W,ビット線Ｂにそれぞれ接続されたゲー
ト端子，ドレイン端子を有するワード線選択MOSトラン
ジスタ２とコンデンサ３とからなるDRAM部と、制御ゲー
ト4aおよびフローティングゲート4bを有するMOSトラン
ジスタ４からなるEEPROM部と、制御部であるモード切換
用トランジスタ５を備えている。上記３個のトランジス
タ2,4,5はこの順に直列接続され、トランジスタ５のソ
ース端子は接地されている。また、上記コンデンサ３の
一方の端子は上記トランジスタ２とトランジスタ４と中
間点に接続され、他方の端子は容量ゲート線Ｃに接続さ
れている。上記ビット線Ｂの一端部に、センス増幅器６
を接続し、このセンス増幅器６とMOSトランジスタ２の
ドレイン端子との間に、スイッチ制御線Ｔに接続された
ゲート端子を有する第１のスイッチとしてのMOSトラン
ジスタ７を接続する一方、端子Ｅ側のビット線Ｂの他端
部にスイッチ制御線Ｕに接続されたゲート端子を有する
第２のスイッチとしてのMOSトランジスタ８を接続して
いる。そして、上記トランジスタ４の制御ゲート4aおよ
び上記トランジスタ５のゲートを一つに連結してゲート
制御線Ｍに接続している。そして、上記容量ゲート線Ｃ
またはゲート制御線Ｍに所定の電位を与えることによっ
て、トランジスタ４のフローティングゲート4bの電荷蓄
積量を変えて、上記DRAM部のデータをEEPROM部に転送す
ると共に、この半導体記憶装置（第１図においては、便
宜上メモリセルを２個のみ示している）の記憶モードを
変えるようにしている。なお、上記データを読み出す場
合、センス増幅器６がデータをラッチした後、デコーダ
10がアドレス指定し、MOSトランジスタ９をオンして、
入出力線Ｉを通して外部に読み出すようにしている。
１は、ワード線W,ビット線Ｂにそれぞれ接続されたゲー
ト端子，ドレイン端子を有するワード線選択MOSトラン
ジスタ２とコンデンサ３とからなるDRAM部と、制御ゲー
ト4aおよびフローティングゲート4bを有するMOSトラン
ジスタ４からなるEEPROM部と、制御部であるモード切換
用トランジスタ５を備えている。上記３個のトランジス
タ2,4,5はこの順に直列接続され、トランジスタ５のソ
ース端子は接地されている。また、上記コンデンサ３の
一方の端子は上記トランジスタ２とトランジスタ４と中
間点に接続され、他方の端子は容量ゲート線Ｃに接続さ
れている。上記ビット線Ｂの一端部に、センス増幅器６
を接続し、このセンス増幅器６とMOSトランジスタ２の
ドレイン端子との間に、スイッチ制御線Ｔに接続された
ゲート端子を有する第１のスイッチとしてのMOSトラン
ジスタ７を接続する一方、端子Ｅ側のビット線Ｂの他端
部にスイッチ制御線Ｕに接続されたゲート端子を有する
第２のスイッチとしてのMOSトランジスタ８を接続して
いる。そして、上記トランジスタ４の制御ゲート4aおよ
び上記トランジスタ５のゲートを一つに連結してゲート
制御線Ｍに接続している。そして、上記容量ゲート線Ｃ
またはゲート制御線Ｍに所定の電位を与えることによっ
て、トランジスタ４のフローティングゲート4bの電荷蓄
積量を変えて、上記DRAM部のデータをEEPROM部に転送す
ると共に、この半導体記憶装置（第１図においては、便
宜上メモリセルを２個のみ示している）の記憶モードを
変えるようにしている。なお、上記データを読み出す場
合、センス増幅器６がデータをラッチした後、デコーダ
10がアドレス指定し、MOSトランジスタ９をオンして、
入出力線Ｉを通して外部に読み出すようにしている。
上記半導体記憶装置は、DRAM部のデータに無関係に、次
のようにして単独にEEPROM部のデータが書き換えられ
る。
のようにして単独にEEPROM部のデータが書き換えられ
る。
まず、スイッチ制御線Ｔの電位をＶp（Ｖp＝8Vとし、
以下において同様とする。），ワード線Ｗの電位Ｖp，
容量ゲート線C,ゲート制御線M,スイッチ制御線Ｕおよび
ビット線の端子Ｅを接地電位にして、トランジスタ2,7
をオンし、トランジスタ８をオフする。すると、DRAM部
のデータすなわちコンデンサ３に貯えられている電荷は
トランジスタ2,7を経由してセンス増幅器６に転送さ
れ、ラッチされる。
以下において同様とする。），ワード線Ｗの電位Ｖp，
容量ゲート線C,ゲート制御線M,スイッチ制御線Ｕおよび
ビット線の端子Ｅを接地電位にして、トランジスタ2,7
をオンし、トランジスタ８をオフする。すると、DRAM部
のデータすなわちコンデンサ３に貯えられている電荷は
トランジスタ2,7を経由してセンス増幅器６に転送さ
れ、ラッチされる。
なお、以下乃至にて容量ゲート線C,ビット線の端子
Ｅは接地電位をとるものとする。
Ｅは接地電位をとるものとする。
次に、スイッチ制御線Ｔの電位を接地電位，ワード線
Ｗの電位をVp,ゲート制御線Ｍの電位をＶpp（Ｖppは10V
≦Ｖpp≦20Vである所定の値とする。），スイッチ制御
線Ｕの電位をＶpにして、トランジスタ７をオフ，トラ
ンジスタ８をオンする。上記Ｖppの値に対応してトラン
ジスタ４のフローティングゲート4bの電荷蓄積量を変え
て、EEPROM部のデータを書き換える。
Ｗの電位をVp,ゲート制御線Ｍの電位をＶpp（Ｖppは10V
≦Ｖpp≦20Vである所定の値とする。），スイッチ制御
線Ｕの電位をＶpにして、トランジスタ７をオフ，トラ
ンジスタ８をオンする。上記Ｖppの値に対応してトラン
ジスタ４のフローティングゲート4bの電荷蓄積量を変え
て、EEPROM部のデータを書き換える。
最後に、スイッチ制御線Ｔの電位をＶp，ワード線Ｗ
の電位をＶp，ゲート制御線Ｍの電位を接地電位，スイ
ッチ制御線Ｕを接地電位にして、トランジスタ2,7をオ
ンし、トランジスタ８をオフする。このとき、上記で
センス増幅器６にラッチされたデータはトランジスタ7,
2を経由してコンデンサ３に戻る。すなわちにおいてD
RAM部が保持していたデータを再現することができる。
の電位をＶp，ゲート制御線Ｍの電位を接地電位，スイ
ッチ制御線Ｕを接地電位にして、トランジスタ2,7をオ
ンし、トランジスタ８をオフする。このとき、上記で
センス増幅器６にラッチされたデータはトランジスタ7,
2を経由してコンデンサ３に戻る。すなわちにおいてD
RAM部が保持していたデータを再現することができる。
なお、上記乃至のシーケンスにおける各種T,W,C,M,
U,Eの電位は次の表１の如くである。
U,Eの電位は次の表１の如くである。
＜発明の効果＞ 以上より明らかなように、この発明によれば、揮発性半
導体メモリ部と、不揮発性半導体メモリ部と、上記揮発
性半導体メモリ部または不揮発性半導体メモリ部にデー
タを格納するために上記揮発性半導体メモリ部および不
揮発性半導体メモリ部を制御する制御部と、上記揮発性
半導体メモリ部につながるビット線の一端部制御された
センス増幅器とを備えて、上記不揮発性半導体メモリ部
にデータを格納する際に上記ビット線の他端部から上記
揮発性半導体メモリ部を経由して不揮発性半導体メモリ
部にデータを格納する半導体記憶装置において、上記ビ
ット線のうち上記揮発性半導体メモリ部とセンス増幅器
との間の部分に第１のスイッチを設けるとともに、上記
ビット線のうち上記揮発性半導体メモリ部と上記他端部
との間の部分に第２のスイッチを設けて、上記不揮発性
半導体メモリ部のデータを書き換える前に、上記第２の
スイッチを開いた状態で上記第１のスイッチを閉じて上
記揮発性半導体メモリ部に記憶されたデータを上記セン
ス増幅器に転送し、その後上記第１のスイッチを開いた
状態で上記第２のスイッチを閉じるようにしているの
で、揮発性半導体メモリ部のデータを消失させることな
く、そのデータとは無関係に不揮発性半導体メモリ部の
データを書き換えることができる。すなわち、揮発性半
導体メモリ部のデータに無関係に単独に不揮発性半導体
メモリ部のデータを書き換える際に、書き換え前の上記
揮発性半導体メモリ部のデータが消失しないような半導
体記憶装置を提供することができる。
導体メモリ部と、不揮発性半導体メモリ部と、上記揮発
性半導体メモリ部または不揮発性半導体メモリ部にデー
タを格納するために上記揮発性半導体メモリ部および不
揮発性半導体メモリ部を制御する制御部と、上記揮発性
半導体メモリ部につながるビット線の一端部制御された
センス増幅器とを備えて、上記不揮発性半導体メモリ部
にデータを格納する際に上記ビット線の他端部から上記
揮発性半導体メモリ部を経由して不揮発性半導体メモリ
部にデータを格納する半導体記憶装置において、上記ビ
ット線のうち上記揮発性半導体メモリ部とセンス増幅器
との間の部分に第１のスイッチを設けるとともに、上記
ビット線のうち上記揮発性半導体メモリ部と上記他端部
との間の部分に第２のスイッチを設けて、上記不揮発性
半導体メモリ部のデータを書き換える前に、上記第２の
スイッチを開いた状態で上記第１のスイッチを閉じて上
記揮発性半導体メモリ部に記憶されたデータを上記セン
ス増幅器に転送し、その後上記第１のスイッチを開いた
状態で上記第２のスイッチを閉じるようにしているの
で、揮発性半導体メモリ部のデータを消失させることな
く、そのデータとは無関係に不揮発性半導体メモリ部の
データを書き換えることができる。すなわち、揮発性半
導体メモリ部のデータに無関係に単独に不揮発性半導体
メモリ部のデータを書き換える際に、書き換え前の上記
揮発性半導体メモリ部のデータが消失しないような半導
体記憶装置を提供することができる。
第１図はこの発明の半導体記憶装置の一実施例を示す回
路図である。 １……メモリセル、２……ワード線選択MOSトランジス
タ、３……コンデンサ、 ４……フローティングゲート形MOSトランジスタ、4a…
…制御ゲート、 4b……フローティングゲート、５……モード切換用トラ
ンジスタ、 ６……センス増幅器、7,8,9……MOSトランジスタ、10…
…デコーダ、 Ｂ……ビット線、Ｃ……容量ゲート線、Ｅ……ビット線
の端子、Ｉ……入出力線、 Ｍ……ゲート制御線、T,U……スイッチ制御線、Ｗ……
ワード線。
路図である。 １……メモリセル、２……ワード線選択MOSトランジス
タ、３……コンデンサ、 ４……フローティングゲート形MOSトランジスタ、4a…
…制御ゲート、 4b……フローティングゲート、５……モード切換用トラ
ンジスタ、 ６……センス増幅器、7,8,9……MOSトランジスタ、10…
…デコーダ、 Ｂ……ビット線、Ｃ……容量ゲート線、Ｅ……ビット線
の端子、Ｉ……入出力線、 Ｍ……ゲート制御線、T,U……スイッチ制御線、Ｗ……
ワード線。
Claims (1)
- 【請求項１】揮発性半導体メモリ部と、不揮発性半導体
メモリ部と、上記揮発性半導体メモリ部または不揮発性
半導体メモリ部にデータを格納するために上記揮発性半
導体メモリ部および不揮発性半導体メモリ部を制御する
制御部と、上記揮発性半導体メモリ部につながるビット
線の一端部に接続されたセンス増幅器とを備えて、上記
不揮発性半導体メモリ部にデータを格納する際に上記ビ
ット線の他端部から上記揮発性半導体メモリ部を経由し
て不揮発性半導体メモリ部にデータを格納する半導体記
憶装置において、 上記ビット線のうち上記揮発性半導体メモリ部とセンス
増幅器との間の部分に第１のスイッチを設けるととも
に、上記ビット線のうち上記揮発性半導体メモリ部と上
記他端部との間の部分に第２のスイッチを設けて、 上記不揮発性半導体メモリ部のデータを書き換える前
に、上記第２のスイッチを開いた状態で上記第１のスイ
ッチを閉じて上記揮発性半導体メモリ部に記憶されたデ
ータを上記センス増幅器に転送し、その後上記第１のス
イッチを開いた状態で上記第２のスイッチを閉じるよう
にしたことを特徴とする半導体記憶装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1023551A JPH07109715B2 (ja) | 1989-01-31 | 1989-01-31 | 半導体記憶装置 |
| US07/743,893 US5262986A (en) | 1989-01-31 | 1991-08-12 | Semiconductor memory device with volatile memory and non-volatile memory in latched arrangement |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1023551A JPH07109715B2 (ja) | 1989-01-31 | 1989-01-31 | 半導体記憶装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02203496A JPH02203496A (ja) | 1990-08-13 |
| JPH07109715B2 true JPH07109715B2 (ja) | 1995-11-22 |
Family
ID=12113626
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1023551A Expired - Fee Related JPH07109715B2 (ja) | 1989-01-31 | 1989-01-31 | 半導体記憶装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07109715B2 (ja) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2518614B2 (ja) * | 1986-05-14 | 1996-07-24 | セイコー電子工業株式会社 | 半導体不揮発性記憶装置とその動作方法 |
| JPS63138598A (ja) * | 1986-11-28 | 1988-06-10 | Mitsubishi Electric Corp | 不揮発性半導体記憶装置 |
-
1989
- 1989-01-31 JP JP1023551A patent/JPH07109715B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02203496A (ja) | 1990-08-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5406510A (en) | Non-volatile memory | |
| US5097152A (en) | Buffer circuit used in a semiconductor device operating by different supply potentials and method of operating the same | |
| US6873536B2 (en) | Shared data buffer in FeRAM utilizing word line direction segmentation | |
| US4858194A (en) | Nonvolatile semiconductor memory device using source of a single supply voltage | |
| JPH02240960A (ja) | 半導体装置 | |
| EP0600434A2 (en) | Semiconductor memory device | |
| US5251171A (en) | Method of operating a semiconductor memory device | |
| JPH035996A (ja) | 不揮発性半導体記憶装置 | |
| JP2726503B2 (ja) | 集積回路 | |
| US5262986A (en) | Semiconductor memory device with volatile memory and non-volatile memory in latched arrangement | |
| KR100400048B1 (ko) | 강유전체 메모리 장치 | |
| JP3121862B2 (ja) | 強誘電体メモリを利用したプログラマブルロジックデバイス | |
| US20080079479A1 (en) | Reduced time constant charge pump and method for charging a capacitive load | |
| US5563831A (en) | Timing reference circuit for bitline precharge in memory arrays | |
| JPH07109715B2 (ja) | 半導体記憶装置 | |
| US5224069A (en) | Ferroelectric capacitor memory circuit MOS setting and transmission transistors | |
| US3781831A (en) | Read only memory utilizing floating gate transistors and method of programming | |
| JP2591324B2 (ja) | 半導体記憶集積回路 | |
| US6122199A (en) | Semiconductor storage device | |
| JP3193972B2 (ja) | 半導体記憶装置 | |
| JP3467353B2 (ja) | データ記憶装置 | |
| JP3095918B2 (ja) | 不揮発性半導体メモリ | |
| JP2635412B2 (ja) | 半導体記憶装置 | |
| JPS62128097A (ja) | 不揮発生メモリ装置 | |
| JPH0799622B2 (ja) | 半導体記憶装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081122 Year of fee payment: 13 |
|
| LAPS | Cancellation because of no payment of annual fees |