JPH07111454B2 - 入力閾値電圧測定方法 - Google Patents
入力閾値電圧測定方法Info
- Publication number
- JPH07111454B2 JPH07111454B2 JP2012380A JP1238090A JPH07111454B2 JP H07111454 B2 JPH07111454 B2 JP H07111454B2 JP 2012380 A JP2012380 A JP 2012380A JP 1238090 A JP1238090 A JP 1238090A JP H07111454 B2 JPH07111454 B2 JP H07111454B2
- Authority
- JP
- Japan
- Prior art keywords
- threshold voltage
- input
- semiconductor integrated
- integrated circuit
- input threshold
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Testing Electric Properties And Detecting Electric Faults (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Description
【発明の詳細な説明】 〔概要〕 半導体集積回路の実動作の入力閾値電圧を測定する入力
閾値電圧測定方法に関し、 半導体集積回路の実使用条件での正確な入力閾値電圧を
測定することを目的とし、 半導体集積回路に入力信号を供給して該半導体集積回路
の出力信号を測定し、該半導体集積回路の入力閾値電圧
を測定する入力閾値電圧測定方法において、立上がり又
は立下がりの傾きが異なる複数の入力信号を該半導体集
積回路に供給し、該複数の入力信号夫々に対する該半導
体集積回路の出力信号が変化するまでの遅延時間の差を
求め、該複数の入力信号の傾きと該遅延時間の差とを用
いて入力閾値電圧を求めるよう構成する。
閾値電圧測定方法に関し、 半導体集積回路の実使用条件での正確な入力閾値電圧を
測定することを目的とし、 半導体集積回路に入力信号を供給して該半導体集積回路
の出力信号を測定し、該半導体集積回路の入力閾値電圧
を測定する入力閾値電圧測定方法において、立上がり又
は立下がりの傾きが異なる複数の入力信号を該半導体集
積回路に供給し、該複数の入力信号夫々に対する該半導
体集積回路の出力信号が変化するまでの遅延時間の差を
求め、該複数の入力信号の傾きと該遅延時間の差とを用
いて入力閾値電圧を求めるよう構成する。
本発明は入力閾値電圧測定方法に関し、半導体集積回路
の実動作の入力閾値電圧を測定する入力閾値電圧測定方
法に関する。
の実動作の入力閾値電圧を測定する入力閾値電圧測定方
法に関する。
従来、第５図に示す如く、被測定回路としての半導体集
積回路10をテスタ11に接続して半導体集積回路10の入力
閾値電圧を測定している。例えばハイレベルの入力閾値
の場合、テスタ11より半導体集積回路10に供給する入力
信号のＬレベルの電圧V iLを固定してＨレベルの電圧V
iH1とし、以下順次Ｈレベルの電圧がV iH2,…V iHnと異
なる信号を供給し、半導体集積回路10の出力信号をテス
タ11で期待値と比較して一致したときに試験を終了し、
そのときの入力信号の電圧を半導体集積回路10のハイレ
ベルの入力閾値としている。
積回路10をテスタ11に接続して半導体集積回路10の入力
閾値電圧を測定している。例えばハイレベルの入力閾値
の場合、テスタ11より半導体集積回路10に供給する入力
信号のＬレベルの電圧V iLを固定してＨレベルの電圧V
iH1とし、以下順次Ｈレベルの電圧がV iH2,…V iHnと異
なる信号を供給し、半導体集積回路10の出力信号をテス
タ11で期待値と比較して一致したときに試験を終了し、
そのときの入力信号の電圧を半導体集積回路10のハイレ
ベルの入力閾値としている。
従来の測定方法では半導体集積回路10の入力閾値は静的
な値であり、実使用条件での動的な値とは異なってしま
うという問題があった。また入力信号にノイズ等が重畳
すると測定誤差が大きくなり正確な入力閾値を求めるこ
とができないという問題があった。
な値であり、実使用条件での動的な値とは異なってしま
うという問題があった。また入力信号にノイズ等が重畳
すると測定誤差が大きくなり正確な入力閾値を求めるこ
とができないという問題があった。
本発明は上記の点に鑑みなされたもので、半導体集積回
路10の実使用条件での正確な入力閾値を測定する入力閾
値測定方法を提供することを目的とする。
路10の実使用条件での正確な入力閾値を測定する入力閾
値測定方法を提供することを目的とする。
本発明の入力閾値電圧測定方法は、 半導体集積回路に入力信号を供給して半導体集積回路の
出力信号を測定し、半導体集積回路の入力閾値電圧を測
定する入力閾値電圧測定方法において、 立上がり又は立下がりの傾きが異なる複数の入力信号を
半導体集積回路に供給し、 複数の入力信号夫々に対する半導体集積回路の出力信号
が変化するまでの遅延時間の差を求め、 複数の入力信号の傾きと該遅延時間の差とを用いて入力
閾値電圧を求める。
出力信号を測定し、半導体集積回路の入力閾値電圧を測
定する入力閾値電圧測定方法において、 立上がり又は立下がりの傾きが異なる複数の入力信号を
半導体集積回路に供給し、 複数の入力信号夫々に対する半導体集積回路の出力信号
が変化するまでの遅延時間の差を求め、 複数の入力信号の傾きと該遅延時間の差とを用いて入力
閾値電圧を求める。
本発明においては、入力信号の立上がり又は立下がりの
傾きと遅延時間との差から入力閾値電圧を求める。つま
り傾きを持った動的な入力信号で入力閾値電圧を求める
ため、実使用条件での動的な入力閾値電圧を求めること
ができ、また入力信号にノイズが重畳した場合の誤差が
従来の静的な入力閾値の測定よりも小さくなる。
傾きと遅延時間との差から入力閾値電圧を求める。つま
り傾きを持った動的な入力信号で入力閾値電圧を求める
ため、実使用条件での動的な入力閾値電圧を求めること
ができ、また入力信号にノイズが重畳した場合の誤差が
従来の静的な入力閾値の測定よりも小さくなる。
第３図は本発明方法を適用した試験構成のブロック図を
示す。
示す。
同図中、該試験回路としての半導体集積回路20の入力、
出力夫々の端子はテスタ21のピンエレクトロニクス回路
22に接続されている。
出力夫々の端子はテスタ21のピンエレクトロニクス回路
22に接続されている。
テスタ21内の制御部23はメモリ24に格納されている制御
プログラムを実行し、ピンエレクトロニクス回路22の動
作制御を行なうと共に、テストメモリ25からテストデー
タ及び比較パターンデータを読出してピンエレクトロニ
クス回路22に供給する。
プログラムを実行し、ピンエレクトロニクス回路22の動
作制御を行なうと共に、テストメモリ25からテストデー
タ及び比較パターンデータを読出してピンエレクトロニ
クス回路22に供給する。
ピンエレクトロニクス回路22は第４図に示す構成であ
る。端子30aに供給されるテストメモリ25よりのテスト
データはドライブパターンレジスタ32に格納されて波形
合成回路33に供給される。クロック選択回路35は制御部
23より端子31aを介して供給される信号に応じてクロッ
クを選択して波形合成回路33に供給し、波形モード選択
回路36は制御部23より端子31bを介して供給される信号
に応じてNRZ波形,RZ波形等の波形モードを選択して波形
合成回路33に供給し、波形合成回路33はこれらの信号に
基づいて波形合成を行ない出力バッファ34に供給する。
出力バッファ34には制御部23より端子31c,31d,31e夫々
を介してI/O制御信号、ハイレベル指示電圧V iH,ローレ
ベル支持電圧V iOが供給され、出力バッファ34にこれら
に従った電圧の入力信号を生成して端子37より半導体集
積回路20に供給する。
る。端子30aに供給されるテストメモリ25よりのテスト
データはドライブパターンレジスタ32に格納されて波形
合成回路33に供給される。クロック選択回路35は制御部
23より端子31aを介して供給される信号に応じてクロッ
クを選択して波形合成回路33に供給し、波形モード選択
回路36は制御部23より端子31bを介して供給される信号
に応じてNRZ波形,RZ波形等の波形モードを選択して波形
合成回路33に供給し、波形合成回路33はこれらの信号に
基づいて波形合成を行ない出力バッファ34に供給する。
出力バッファ34には制御部23より端子31c,31d,31e夫々
を介してI/O制御信号、ハイレベル指示電圧V iH,ローレ
ベル支持電圧V iOが供給され、出力バッファ34にこれら
に従った電圧の入力信号を生成して端子37より半導体集
積回路20に供給する。
また、端子40に入来する半導体集積回路20の出力信号は
バッファ41を介してコンパレータ42,43に供給され、こ
こで制御部23より端子31f,31gを介して供給されるハイ
レベル閾値電圧ＶOH，ローレベル閾値電圧ＶOLと比較さ
れた後、パターン比較回路44に供給される。パターン比
較回路44にはテストメモリ25より端子30bを介して供給
される比較パターンデータを格納した比較パターンレジ
スタ45より比較パターンデータが供給されており、パタ
ーン比較回路44は出力信号パターンをこの比較パターン
データと比較してその比較結果を端子46から制御部23に
供給する。
バッファ41を介してコンパレータ42,43に供給され、こ
こで制御部23より端子31f,31gを介して供給されるハイ
レベル閾値電圧ＶOH，ローレベル閾値電圧ＶOLと比較さ
れた後、パターン比較回路44に供給される。パターン比
較回路44にはテストメモリ25より端子30bを介して供給
される比較パターンデータを格納した比較パターンレジ
スタ45より比較パターンデータが供給されており、パタ
ーン比較回路44は出力信号パターンをこの比較パターン
データと比較してその比較結果を端子46から制御部23に
供給する。
本発明においては、テスタ21は第１図（Ａ），（Ｃ）夫
々に示す如く、傾きの異なる２種類の入力信号a1,a2を
生成して別々に半導体集積回路20に供給する。この２種
類の入力信号のＬレベル、Ｈレベル間の電圧VHは互いに
同一である。この第１図（Ａ），（Ｃ）夫々の入力信号
a1,a2に対して半導体集積回路20より第１図（Ｂ），
（Ｄ）夫々に示す出力信号が得られる。
々に示す如く、傾きの異なる２種類の入力信号a1,a2を
生成して別々に半導体集積回路20に供給する。この２種
類の入力信号のＬレベル、Ｈレベル間の電圧VHは互いに
同一である。この第１図（Ａ），（Ｃ）夫々の入力信号
a1,a2に対して半導体集積回路20より第１図（Ｂ），
（Ｄ）夫々に示す出力信号が得られる。
テスタ21は第１図（Ａ）の入力信号a1の立がり開始時点
t0から第１図（Ｂ）の出力信号の立下がり検出時点t1ま
での遅延時間t1−t0と第１図（Ｃ）の入力信号a2の立上
がり開始時点t2から第１図（Ｄ）の出力信号の立下がり
検出時点t3までの遅延時間t3−t2との差Δｔを求める。
また、第１図（Ａ），（Ｃ）夫々の立上がり時間T1,T2
夫々は既知であるから次式により入力閾値電圧V iHTHを
求める。
t0から第１図（Ｂ）の出力信号の立下がり検出時点t1ま
での遅延時間t1−t0と第１図（Ｃ）の入力信号a2の立上
がり開始時点t2から第１図（Ｄ）の出力信号の立下がり
検出時点t3までの遅延時間t3−t2との差Δｔを求める。
また、第１図（Ａ），（Ｃ）夫々の立上がり時間T1,T2
夫々は既知であるから次式により入力閾値電圧V iHTHを
求める。
V iHTH＝△ｔ×VH/（T1−T2） （１） この式でT1−T2は入力信号a1,a2夫々の傾きの差から生
じる。
じる。
（１）式を説明するために、第１図（Ａ），（Ｃ）夫々
の入力信号a1,a2の時点t1,t3をそろえると第１図
（Ａ），（Ｃ）の入力信号a1,a2の立上がりは第２図に
示す如くなる。ここでd1,d2夫々は入力信号a1,a2夫々が
立上がり開始から閾値電圧V iHTHとなるまでの時間であ
り、次式の関係が成立する。
の入力信号a1,a2の時点t1,t3をそろえると第１図
（Ａ），（Ｃ）の入力信号a1,a2の立上がりは第２図に
示す如くなる。ここでd1,d2夫々は入力信号a1,a2夫々が
立上がり開始から閾値電圧V iHTHとなるまでの時間であ
り、次式の関係が成立する。
VH/T1＝V iHTH/d1 VH/T2＝V iHTH/d2 d1−d2＝△ｔ このため△ｔ＝（T1−T2）・V iHTH/VH これによって（１）式が導びかれる。
このように、（１）式を用いて入力信号a1,a2の立上が
りの傾きと遅延時間との差から入力閾値電圧を求める。
つまり傾きを持った動的な入力閾値電圧を求めるため、
実使用条件での動的な入力閾値電圧を求めることができ
る。また、入力信号の立上がりは所定の傾きがあるた
め、従来の如くＨレベルの電圧が固定の入力信号に比し
て、入力信号にノイズが重畳しても測定誤差が小さくな
る。
りの傾きと遅延時間との差から入力閾値電圧を求める。
つまり傾きを持った動的な入力閾値電圧を求めるため、
実使用条件での動的な入力閾値電圧を求めることができ
る。また、入力信号の立上がりは所定の傾きがあるた
め、従来の如くＨレベルの電圧が固定の入力信号に比し
て、入力信号にノイズが重畳しても測定誤差が小さくな
る。
なお、上記実施例ではハイレベルの入力閾値電圧の測定
を例として説明したが、これはローレベルの入力閾値の
測定でも同様であり、上記実施例に限定されない。
を例として説明したが、これはローレベルの入力閾値の
測定でも同様であり、上記実施例に限定されない。
上述の如く、本発明の入力閾値電圧測定方法によれば、
半導体集積回路の実使用条件での動的な入力閾値電圧を
正確に測定でき、ノイズによる影響が小さくて済み、実
用上きわめて有用である。
半導体集積回路の実使用条件での動的な入力閾値電圧を
正確に測定でき、ノイズによる影響が小さくて済み、実
用上きわめて有用である。
第１図は本発明方法を説明するための入出力信号波形
図、 第２図は本発明方法の原理を説明するための図、 第３図は本発明方法を適用した試験機構のブロック図、 第４図はピンエレクトロニクス回路のブロック図、 第５図は従来の試験機構のブロック図である。 図において、 20は半導体集積回路、 21はテスタ、 22はピンエレクトロニクス回路、 23は制御部、 24はメモリ、 25はテストメモリ を示す。
図、 第２図は本発明方法の原理を説明するための図、 第３図は本発明方法を適用した試験機構のブロック図、 第４図はピンエレクトロニクス回路のブロック図、 第５図は従来の試験機構のブロック図である。 図において、 20は半導体集積回路、 21はテスタ、 22はピンエレクトロニクス回路、 23は制御部、 24はメモリ、 25はテストメモリ を示す。
Claims (1)
- 【請求項１】半導体集積回路（20）に入力信号を供給し
て該半導体集積回路（20）の出力信号を測定し、該半導
体集積回路（20）の入力閾値電圧を測定する入力閾値電
圧測定方法において、 立上がり又は立下がりの傾きが異なる複数の入力信号を
該半導体集積回路（20）に供給し、 該複数の入力信号夫々に対する該半導体集積回路（20）
の出力信号が変化するまでの遅延時間の差を求め、 該複数の入力信号の傾きと該遅延時間の差とを用いて入
力閾値電圧を求めることを特徴とする入力閾値電圧測定
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012380A JPH07111454B2 (ja) | 1990-01-22 | 1990-01-22 | 入力閾値電圧測定方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012380A JPH07111454B2 (ja) | 1990-01-22 | 1990-01-22 | 入力閾値電圧測定方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03216565A JPH03216565A (ja) | 1991-09-24 |
| JPH07111454B2 true JPH07111454B2 (ja) | 1995-11-29 |
Family
ID=11803669
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2012380A Expired - Fee Related JPH07111454B2 (ja) | 1990-01-22 | 1990-01-22 | 入力閾値電圧測定方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07111454B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007085932A (ja) * | 2005-09-22 | 2007-04-05 | Verigy (Singapore) Pte Ltd | 入力閾値レベル測定方法および入力閾値レベル測定装置 |
| JP2008102060A (ja) * | 2006-10-20 | 2008-05-01 | Yokogawa Electric Corp | 半導体試験装置のタイミング校正回路及びタイミング校正方法 |
-
1990
- 1990-01-22 JP JP2012380A patent/JPH07111454B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03216565A (ja) | 1991-09-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5703489A (en) | Timing calibration circuit and method for test signals | |
| JPH06118122A (ja) | 遅延時間測定回路 | |
| JPH0322949B2 (ja) | ||
| JPH07111454B2 (ja) | 入力閾値電圧測定方法 | |
| JPH08226957A (ja) | 半導体試験装置のタイミング補正装置 | |
| JP2002139556A (ja) | 半導体試験装置 | |
| KR100438464B1 (ko) | 반도체 집적 회로 및 패드셀의 기능 테스트를 위한 방법 | |
| JPH0424667B2 (ja) | ||
| JP3323121B2 (ja) | 半導体装置の測定方法及び測定装置 | |
| US4527907A (en) | Method and apparatus for measuring the settling time of an analog signal | |
| JPH1172517A (ja) | タイミング波形検出装置 | |
| JP2829905B2 (ja) | 期待パターンの後半反転回路 | |
| US20040061507A1 (en) | Accurate time measurement system circuit and method | |
| JP2000149593A (ja) | Ｉｃ試験装置 | |
| JPH1138102A (ja) | 集積回路の雑音の計測装置及びその駆動方法 | |
| JPH055514Y2 (ja) | ||
| JP2815601B2 (ja) | 基準電圧発生回路 | |
| JP2944307B2 (ja) | Ａ／ｄコンバータの非直線性の検査方法 | |
| JPS61117466A (ja) | 伝搬遅延時間の測定方法 | |
| JP3088575B2 (ja) | 半導体集積回路の検査方法 | |
| JPS6279377A (ja) | タイミング発生回路自己診断装置 | |
| JPH04363675A (ja) | Ｉｃテスト装置 | |
| JP2005030977A (ja) | 位相差測定装置、位相差測定方法および試験装置 | |
| JPS63186161A (ja) | 半導体集積回路測定装置 | |
| JPS62137575A (ja) | 論理回路試験機 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |