JPS6279377A - タイミング発生回路自己診断装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 １産業上の利用分野］ 本発明は、所定の周期のレート信号およびこのレート信
号に対して所定時間遅延された少なくとも１つのタイミ
ング信号を発生するタイミング発生回路の自己診断装置
に関するものであり、詳しくは、比較的簡単な回路構成
で高い信頼性を有する低コストの診断装置に関するもの
である。

［従来の技術］ 例えば、ＬＳＩテスト装置のタイミング発生回路１とし
ては、第３図に示すように、所定の周期で繰り返す装置
全体のテスト周期を設定するためのレートｌ！号３ｒｔ
を発生するレート信号発生回路２と、テスト対、ＩＬＳ
Ｉ（以下ＤＵＴという）に与えるテストパターンのエツ
ジのタイミングを設定するためにレート信号３ｒｔに対
して所定時間遅延されたフォーマットクロツタＳｆＣを
発生するフォーマットクロック発生回路３と、０１ＪＴ
からテストパターンに対応して出力される応答パターン
を取り込んで期待パターンと比較するためにレート信号
３ｒｔに対して所定時間遅延されたストローブクロック
Ｓｓｃを発生するストローブクロック発生回路４とを含
むものが用いられている。

ところで、このようなタイミング発生回路１では、前述
のようにレート信号Ｓｒｔが他のタイミング信号３ｆＣ
，３３Ｃの基準になることから、レート信号３ｒｔが正
常であるか否かを監視することが望ましい。

そこで１従来から、例えば第３図に示すように、タイム
インターバルカウンタ５を用いてジー１−信号Ｓｒｔの
繰り返し周＋９１を、■す定することが行われている。

し発明が解決しようとする問題点コ しかし、このような従来の構成によれば、レート信＠Ｓ
ｒｔの発生（友（ブが検出できない。このために、フォ
ーマットクロック３ｆｃやストローブクロック３ｓｃの
抜Ｇ〕などによる単発のび；動作が検出できないおそれ
がある。

また、タイムインターバルカウンタ５として測定分解能
がレート信号３ｒｔの繰り返し周期と同等かそれよりも
高いものを用いなければならず、回路構成が複雑になり
、コストが高くなる。

また、このようなカウンタ５の信頼性は、回路構成９回
路規模２分解能などを考慮するとレート発生回路２と同
程度しか期待できない。

さらに、自己診断という面からみると、レート信号３ｒ
ｔの繰り返し周期の実測値は不要であり、所定の周期の
繰り返し信号が出力されているか否かが明らかになれば
よい。

本発明は、このような点に着目してなされたもので、そ
の目的は、レート信号の発生抜けの検出機能を有するｒ
ｊｒＩ中な回路構成で信頼性の高い低コストのタイミン
グ発生回路自己診断装置を提供することにある。

［問題点を解決するための手段］ このような目的を達成する本発明は、所定の周１！１１
のレート信号およびこのレート信号に対して所定時間遅
延された少なくとも１つのタイミング信号を発生するタ
イミング発生回路と、タイミング信号をレート信号に対
して１周期遅延させる遅延回路と、レート信号と遅延回
路で遅延されたタイミング信号とを比較する比較回路と
、比較回路の出力信号を保持するレジスタとで構成され
たとで構成されたことを特徴とする。

［実施例］ 以下、図面を用いて本発明の実施例を詳細に説明する。

第１図は本発明の一実施例の要部を示すブロック図であ
り、第３図と同一部分には同一符号を付けている。第１
図において、６はレート診断回路である。レート診断回
路６は、一方の入力端子にシー８１８号３ｒｔが直接加
えられる１）１他的論理和ゲートを用いた比較回路７、
比較回路７の他方の入力端子に加えＩうれるストロ−ア
クロツク３ｓｃに所定の遅延時間Ｔ１を与える遅延回路
８、レート（３号３ｒｔの立も上がりを検出するパルス
検出回路９、パルス検出回路９の出力パルスに所定の遅
延時間Ｔ２を与えてイネーブル信＠　３　ｅｎとして比
較回路７に＋Ｊ１１えるｉｉ！延回路１０、比較回路７
の出力信号を保持するレジスタ１１などで構成されてい
る。

このように偶成された回路の動作について、第２・Δ〜
Ｃ図の波形図を用いて説明する。

これら第２図において、（ａ　）はレート信号Ｓｒ［を
示し、（ｂ）はストローブクロックＳｓｃを示し、（Ｃ
）はＲ延回路８力日う出力されるストローブクロック５
ｓｃ−を示し、〈（１）はイネーブル信号Ｓｅｎを示し
、（Ｃ）は比較回路７の出力信号ＳＣＯを示し、（ｆ）
はレジスタ１１の出力信号ＳＯを示している。

ここで、遅延回路８の遅延時間Ｔ１は、３ｓｃ＝３ｒｔ
−Ｔ１ になるように設定されている。すなわち、ストローブク
ロック３ｓｃは、回路構成上、レート信号Ｓｒｔが立ち
上がる前の一定時間（例えば２０ｎｓ　）は出力されな
い。この期間はカウンタへのロードの準備期間であって
、カウンタは計数不能となる。そこで、この期間を遅延
時間Ｔ１としている。また、このような遅延時間は、例
えば遅延線で作られることから、短い方がよい。これに
より、比較回路７には、レート信号３ｒｔと、このレー
ト信号Ｓｒｔに対して１周期遅れたストローブクロック
ＳＳＣ′が加えられることになる。

また、遅延回路１０の遅延時間Ｔ２は、レート信号３ｒ
ｔの立ち上がりを、少なくともレート信号Ｓｒｔのパル
ス幅よりも長い時間遅延させるように設定されている。

これにより、比較回路７は、レート信号３ｒｔの立ら上
がりから時間Ｔ２が経過した後にイネ−プル状態になる
。

第２・Ａ図は、レート信号３ｒｔが正常に出力されてい
る状態を示している。この状態では、比較回路７の各入
力端子にはレート信号３ｒｔとこのレート信号３ｒｔに
対して１周期遅れたストローブクロックＳＳＣ′とがそ
れぞれ同時に加えられることから比較回路７の出力信号
ＳＣＯはＬレベルに保たれ、レジスタ１１の出力信号Ｓ
ｏもＬレベルに保持されることになる。

第２・８図は、レート信号３ｒｔの出力周期が設定値と
異なった異常状態を示している。この状態では、比較回
路７の各入力端子にはレート信号Ｓｒｔとこのレート信
号Ｓｒｔに対して１周期遅れたストローブクロックＳＳ
Ｃ′とがそれぞれ異なる時間に加えられることから比較
回路７の出力信号３ｃ。

はレート信号Ｓｒｔの立ち上がりでＨレベルになってス
トローブタロツク５ＳＣ−の立ち下がりでしレベルにな
る。そして、レジスタ１１の出力信号Ｓ。

は、比較回路７の出力信号ＳＣＯの立ち上がりのエツジ
でＨレベルに変化し、レート信号Ｓｒｔに異常が発生し
たことを表わすことになる。

第２・０図は、レート信号Ｓｒｔに扱１プが発生した状
態を示している。この状態では、比較回路７の出力信号
Ｓｃｏはレート信号Ｓｒｔに１友１ノが発生ずる１周期
前のストローブクロック５ｓｃ−に対応したものになる
。そして、レジスタ１１の出力信号ＳＯは、比較回路７
の出力信＠　Ｓ　Ｃｏの立も上がりのエツジでＨレベル
に変化し、レート信Ｑ３ｒｔに異常が発生したことを表
わすことになる。

このような構成によれば、従来のカウンタに比べて簡１
１１な回路構成になり、低いコストで高い信頼性が１ｑ
られる。

なお、上記実施例では、ストローブクロックを所定時間
遅延させて比較回路に加える例を示したが、これに限る
ものではなく、フォーマットクロックを所定時間遅延さ
せて加えるようにしてもよい。

また、このようにストローブクロックとフォーマットク
ロックを切り変えることによって、異常が検出された場
合にその発生原因を明らかにすることもできる。すなわ
ち、ストローブクロックとの組み合わせで異常が検出さ
れてフォーマツ］・クロックとの組み合わせでも異常が
検出された場合にはレート信号系の異常と判断すること
ができ、ストローブクロックとの組み合わせで異常が検
出されてフォーマットクロックとの組み合わせでは異常
が検出されない場合にはストローブクロック系の異常と
判断することができ、ストローブタロツクどの組み合わ
ぜで異常が検出されなくてフォーマットクロックとの組
み合わせでは異常が検出される場合にはフォーマットク
ロック系の異常と判断することができる。

［発明の効果］ 以上説明したように、本発明によれば、レート信号の発
生抜けの検出機能を有する／’ｆｆ　’４１な回路構成
で信頼性の高い低コストのタイミング発生回路自己診断
装置が実現でき、実用上の効果は大きい。

【図面の簡単な説明】

第１図は本発明の一実施例を示すブロック図、第２図は
第１図の動作を説明するための波形図、第３図は従来の
装置の一例を示すブロック図である。 １・・・タイミング発生回路、６・・・レート診断回路
、７・・・比較回路（排他的論理和ゲート）、８．１０
・・・３延回路１．９・・・パルス検出回路、１１・・
・レジスタ。

Claims (1)

【特許請求の範囲】
1. 所定の周期のレート信号およびこのレート信号に対して
   所定時間遅延された少なくとも１つのタイミング信号を
   発生するタイミング発生回路と、タイミング信号をレー
   ト信号に対して１周期遅延させる遅延回路と、レート信
   号と遅延回路で遅延されたタイミング信号とを比較する
   比較回路と、比較回路の出力信号を保持するレジスタと
   で構成されたことを特徴とするタイミング発生回路自己
   診断装置。