JPH07112181B2 - データ多重化回路 - Google Patents
データ多重化回路Info
- Publication number
- JPH07112181B2 JPH07112181B2 JP3086707A JP8670791A JPH07112181B2 JP H07112181 B2 JPH07112181 B2 JP H07112181B2 JP 3086707 A JP3086707 A JP 3086707A JP 8670791 A JP8670791 A JP 8670791A JP H07112181 B2 JPH07112181 B2 JP H07112181B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- time width
- address
- value
- assigned
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
- H04J3/062—Synchronisation of signals having the same nominal but fluctuating bit rates, e.g. using buffers
- H04J3/0626—Synchronisation of signals having the same nominal but fluctuating bit rates, e.g. using buffers plesiochronous multiplexing systems, e.g. plesiochronous digital hierarchy [PDH], jitter attenuators
- H04J3/0629—Synchronisation of signals having the same nominal but fluctuating bit rates, e.g. using buffers plesiochronous multiplexing systems, e.g. plesiochronous digital hierarchy [PDH], jitter attenuators in a network, e.g. in combination with switching or multiplexing, slip buffers
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/16—Time-division multiplex systems in which the time allocation to individual channels within a transmission cycle is variable, e.g. to accommodate varying complexity of signals, to vary number of channels transmitted
- H04J3/1682—Allocation of channels according to the instantaneous demands of the users, e.g. concentrated multiplexers, statistical multiplexers
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Computer Hardware Design (AREA)
- Time-Division Multiplex Systems (AREA)
Description
【０００１】
【産業上の利用分野】本発明は複数のデータを時分割多
重化するデータ多重化回路に関し、特に各データの量に
応じて任意の割合で多重化が可能なデータ多重化回路に
関する。
重化するデータ多重化回路に関し、特に各データの量に
応じて任意の割合で多重化が可能なデータ多重化回路に
関する。
【０００２】
【従来の技術】時分割データ多重化回路は、一般に（図
５）に示す様な回路で構成される。このデータ多重化回
路の動作を（図６）を用いて説明する。この例では、４
ステップのロータリースイッチ７が、一定回転速度で時
間Ｔ毎に１回転すると、第１ないし第４のデータは順
次、時間Ｔ／４づつ選択され、多重化データとして出力
されることで、第１ないし第４のデータの時分割多重化
が行なわる（金子「ＰＣＭ通信の技術」産報出版 ｐ．
１１ １９８３年）。
５）に示す様な回路で構成される。このデータ多重化回
路の動作を（図６）を用いて説明する。この例では、４
ステップのロータリースイッチ７が、一定回転速度で時
間Ｔ毎に１回転すると、第１ないし第４のデータは順
次、時間Ｔ／４づつ選択され、多重化データとして出力
されることで、第１ないし第４のデータの時分割多重化
が行なわる（金子「ＰＣＭ通信の技術」産報出版 ｐ．
１１ １９８３年）。
【０００３】
【発明が解決しようとする課題】しかし、この方法で
は、各データに割り当てられる時間幅は一定であるの
で、各データの量が異なる場合や、時間と共に変化する
場合などには、想定される最大の時間幅を許容する様
に、ロータリースイッチの回転周期Ｔを設定する必要が
ある。しかも、この場合には、データ量が少ない場合に
も同じ時間幅が割り当てられるので、少ないデータに対
しては、割り当てられた時間幅が余り、効率の良い多重
化ができないと言う問題があった。
は、各データに割り当てられる時間幅は一定であるの
で、各データの量が異なる場合や、時間と共に変化する
場合などには、想定される最大の時間幅を許容する様
に、ロータリースイッチの回転周期Ｔを設定する必要が
ある。しかも、この場合には、データ量が少ない場合に
も同じ時間幅が割り当てられるので、少ないデータに対
しては、割り当てられた時間幅が余り、効率の良い多重
化ができないと言う問題があった。
【０００４】本発明は上記の問題を解決し、各データの
量に応じて任意の割合で多重化が可能なデータ多重化回
路を提供することを目的とする。
量に応じて任意の割合で多重化が可能なデータ多重化回
路を提供することを目的とする。
【０００５】
【課題を解決するための手段】この目的を達成する為、
本発明は、複数のデータをそれぞれ一時蓄える複数のメ
モリと、これらメモリの為の書き込みアドレスカウンタ
と、読み出しアドレスカウンタと、これら書き込みアド
レスと読み出しアドレスの差をとる差分器と、この差の
値と外部より与えられる値Ｔとの大小関係を判別する比
較器と、この比較結果に基づいてより小さい方の値を選
択通過させるセレクタと、このセレクタの出力する値に
相当する個数だけデータをメモリより読み出し、その期
間、データ選択信号を出力する読み出しデータカウンタ
とにより構成される複数のアドレス制御回路と、各デー
タの選択信号に従って、対応するデータを選択通過させ
るセレクタとにより構成され、第ｎ番目のアドレス制御
回路は、第（ｎ−１）番目のデータに割当て可能な時間
幅Ｔから、実際に第（ｎ−１）番目のデータに割り当て
られた時間幅Ａを引いた値を、第ｎ番目のデータに割当
て可能な時間幅Ｔとして使用する為の差分器を持つもの
である。
本発明は、複数のデータをそれぞれ一時蓄える複数のメ
モリと、これらメモリの為の書き込みアドレスカウンタ
と、読み出しアドレスカウンタと、これら書き込みアド
レスと読み出しアドレスの差をとる差分器と、この差の
値と外部より与えられる値Ｔとの大小関係を判別する比
較器と、この比較結果に基づいてより小さい方の値を選
択通過させるセレクタと、このセレクタの出力する値に
相当する個数だけデータをメモリより読み出し、その期
間、データ選択信号を出力する読み出しデータカウンタ
とにより構成される複数のアドレス制御回路と、各デー
タの選択信号に従って、対応するデータを選択通過させ
るセレクタとにより構成され、第ｎ番目のアドレス制御
回路は、第（ｎ−１）番目のデータに割当て可能な時間
幅Ｔから、実際に第（ｎ−１）番目のデータに割り当て
られた時間幅Ａを引いた値を、第ｎ番目のデータに割当
て可能な時間幅Ｔとして使用する為の差分器を持つもの
である。
【０００６】
【作用】上記の構成のデータ多重化回路に於て、複数の
アドレス制御回路のうち、第１のアドレス制御回路は、
全ての割当て可能な時間幅の和を、第１のデータに割当
て可能な時間幅Ｔとして使用し、第２のアドレス制御回
路は、第１のデータに割当て可能な時間幅Ｔから、実際
に第１のデータに割り当てられた時間幅Ａを引いた値
を、第２のデータに割当て可能な時間幅Ｔとして使用す
る為の差分器を持ち、以下同様に、第ｎ番目のアドレス
制御回路は、第（ｎ−１）番目のデータに割当て可能な
時間幅Ｔから、実際に第（ｎ−１）番目のデータに割り
当てられた時間幅Ａを引いた値を、第ｎ番目のデータに
割当て可能な時間幅Ｔとして使用することによって、入
力されるそれぞれのデータ量に応じた時間幅を各データ
に割当てることが可能となる。
アドレス制御回路のうち、第１のアドレス制御回路は、
全ての割当て可能な時間幅の和を、第１のデータに割当
て可能な時間幅Ｔとして使用し、第２のアドレス制御回
路は、第１のデータに割当て可能な時間幅Ｔから、実際
に第１のデータに割り当てられた時間幅Ａを引いた値
を、第２のデータに割当て可能な時間幅Ｔとして使用す
る為の差分器を持ち、以下同様に、第ｎ番目のアドレス
制御回路は、第（ｎ−１）番目のデータに割当て可能な
時間幅Ｔから、実際に第（ｎ−１）番目のデータに割り
当てられた時間幅Ａを引いた値を、第ｎ番目のデータに
割当て可能な時間幅Ｔとして使用することによって、入
力されるそれぞれのデータ量に応じた時間幅を各データ
に割当てることが可能となる。
【０００７】
【実施例】以下、本発明の実施例について詳細に述べ
る。（図１）は本発明のデータ多重化回路の一実施例を
示し、（図２）は多重化されたデータのタイミングを示
す。本実施例では、多重化すべきデータは第１及び第２
のデータの２つであり、それぞれメモリ１及びメモリ４
に一時蓄えられる。また、データの伝送レートは一定で
あり、時間幅Ｔの間に伝送されるデータの量はＴとす
る。アドレス制御回路２は、あらかじめ定められた、全
データに割当て可能な時間幅Ｔを、第１のデータに割当
て可能な時間幅と見做し、この値Ｔとメモリ内に蓄えら
れたデータ量から実際に第１のデータに割り当てるべき
時間幅Ａを決定する。アドレス制御回路５は、さきの時
間幅Ｔから実際に第１のデータに割り当てられた時間幅
Ａを引いて残った値Ｂを第２のデータに割当て可能な時
間幅と見做し、この値Ｂとメモリ内に蓄えられたデータ
量から実際に第２のデータに割り当てるべき時間幅Ｃを
決定する。以下にその詳細を述べる。
る。（図１）は本発明のデータ多重化回路の一実施例を
示し、（図２）は多重化されたデータのタイミングを示
す。本実施例では、多重化すべきデータは第１及び第２
のデータの２つであり、それぞれメモリ１及びメモリ４
に一時蓄えられる。また、データの伝送レートは一定で
あり、時間幅Ｔの間に伝送されるデータの量はＴとす
る。アドレス制御回路２は、あらかじめ定められた、全
データに割当て可能な時間幅Ｔを、第１のデータに割当
て可能な時間幅と見做し、この値Ｔとメモリ内に蓄えら
れたデータ量から実際に第１のデータに割り当てるべき
時間幅Ａを決定する。アドレス制御回路５は、さきの時
間幅Ｔから実際に第１のデータに割り当てられた時間幅
Ａを引いて残った値Ｂを第２のデータに割当て可能な時
間幅と見做し、この値Ｂとメモリ内に蓄えられたデータ
量から実際に第２のデータに割り当てるべき時間幅Ｃを
決定する。以下にその詳細を述べる。
【０００８】（図３）は、アドレス制御回路２の更に詳
細な構成を示すものである。書き込みアドレスカウンタ
２１と読み出しアドレスカウンタ２２及び、メモリ１
は、ファーストイン、ファーストアウトのメモリ（ＦＩ
ＦＯと以降略称する）を構成する。このＦＩＦＯに蓄え
られた第１のデータの量は、差分器２３で、書き込みア
ドレスＡ１１から読み出しアドレスＡ１２を差し引いた
差Ｍ１として得られる。この値Ｍ１と上記第１のデータ
に割当て可能な時間幅Ｔ（すなわちデータ量Ｔ）との大
小関係を比較器２４で調べ、もしデータ量Ｍ１が時間幅
Ｔより大であれば値Ｔを、また、データ量Ｍ１が時間幅
Ｔ以下であれば値Ｍ１を、セレクタ２５を通して読み出
しデータカウンタ２６に送ると同時に、その値を実際に
第１のデータに割り当てた時間幅Ａとして出力する。読
み出しデータカウンタ２６は、与えられた時間幅Ａの期
間、第１のデータをメモリ１から読み出しながら、選択
信号Ｓ１をセレクタ６に送る。セレクタ６は、選択信号
Ｓ１に従って、（図２）に示す様に時間幅Ａの期間、第
１のデータＤ１を選択し、多重化データＤ３として出力
する。
細な構成を示すものである。書き込みアドレスカウンタ
２１と読み出しアドレスカウンタ２２及び、メモリ１
は、ファーストイン、ファーストアウトのメモリ（ＦＩ
ＦＯと以降略称する）を構成する。このＦＩＦＯに蓄え
られた第１のデータの量は、差分器２３で、書き込みア
ドレスＡ１１から読み出しアドレスＡ１２を差し引いた
差Ｍ１として得られる。この値Ｍ１と上記第１のデータ
に割当て可能な時間幅Ｔ（すなわちデータ量Ｔ）との大
小関係を比較器２４で調べ、もしデータ量Ｍ１が時間幅
Ｔより大であれば値Ｔを、また、データ量Ｍ１が時間幅
Ｔ以下であれば値Ｍ１を、セレクタ２５を通して読み出
しデータカウンタ２６に送ると同時に、その値を実際に
第１のデータに割り当てた時間幅Ａとして出力する。読
み出しデータカウンタ２６は、与えられた時間幅Ａの期
間、第１のデータをメモリ１から読み出しながら、選択
信号Ｓ１をセレクタ６に送る。セレクタ６は、選択信号
Ｓ１に従って、（図２）に示す様に時間幅Ａの期間、第
１のデータＤ１を選択し、多重化データＤ３として出力
する。
【０００９】（図４）は、アドレス制御回路５の更に詳
細な構成を示すものであり、その構成及び動作はアドレ
ス制御回路２と同一である。ただ、全てのデータに割当
て可能な時間幅Ｔから実際に第１のデータに割り当てら
れた時間幅Ａを引いた残りの値Ｂを第２のデータに割当
て可能な時間幅として用いる点が異なる。比較器５４
は、第２のデータ量Ｍ２と時間幅Ｂの大小関係を調べ、
データ量Ｍ２が時間幅Ｂより大であれば値Ｂを、また、
データ量Ｍ２が時間幅Ｂ以下であれば値Ｍ２を、セレク
タ５５を通して、第２のデータに割当て可能な時間幅Ｃ
として、読み出しデータカウンタ５６に送る。読み出し
データカウンタ５６は、与えられた時間幅Ｃの期間、第
２のデータをメモリ４から読み出しながら、選択信号Ｓ
２をセレクタ６に送る。セレクタ６は、第１のデータＤ
１を選択出力した後、選択信号Ｓ２に従って、時間幅Ｃ
の期間、第２のデータＤ２を選択し、多重化データＤ３
として出力する。
細な構成を示すものであり、その構成及び動作はアドレ
ス制御回路２と同一である。ただ、全てのデータに割当
て可能な時間幅Ｔから実際に第１のデータに割り当てら
れた時間幅Ａを引いた残りの値Ｂを第２のデータに割当
て可能な時間幅として用いる点が異なる。比較器５４
は、第２のデータ量Ｍ２と時間幅Ｂの大小関係を調べ、
データ量Ｍ２が時間幅Ｂより大であれば値Ｂを、また、
データ量Ｍ２が時間幅Ｂ以下であれば値Ｍ２を、セレク
タ５５を通して、第２のデータに割当て可能な時間幅Ｃ
として、読み出しデータカウンタ５６に送る。読み出し
データカウンタ５６は、与えられた時間幅Ｃの期間、第
２のデータをメモリ４から読み出しながら、選択信号Ｓ
２をセレクタ６に送る。セレクタ６は、第１のデータＤ
１を選択出力した後、選択信号Ｓ２に従って、時間幅Ｃ
の期間、第２のデータＤ２を選択し、多重化データＤ３
として出力する。
【００１０】
【発明の効果】以上のように、本発明はデータ毎に設け
たＦＩＦＯのアドレスから各データの量を知り、この値
と割当て可能な時間幅とから、そのデータに割り当てる
べき時間幅を決定し、残りの時間幅を他のデータに割り
当てることにより、データ毎にその量が異なる場合で
も、そのデータ量に応じた時間幅を割当可能とする。
たＦＩＦＯのアドレスから各データの量を知り、この値
と割当て可能な時間幅とから、そのデータに割り当てる
べき時間幅を決定し、残りの時間幅を他のデータに割り
当てることにより、データ毎にその量が異なる場合で
も、そのデータ量に応じた時間幅を割当可能とする。
【００１１】なお、以上の説明ではデータが２つの場合
を例にとって説明したが、各データに実際に割り当てら
れて残った時間を順に次のデータに割当可能な時間幅と
して用いることにより、容易に３つ以上のデータの多重
化に拡張できるのはもちろんである。
を例にとって説明したが、各データに実際に割り当てら
れて残った時間を順に次のデータに割当可能な時間幅と
して用いることにより、容易に３つ以上のデータの多重
化に拡張できるのはもちろんである。
【図１】本発明の一実施例のデータ多重化回路の構成図
である。
である。
【図２】本発明の実施例により多重化されたデータのタ
イミング図である。
イミング図である。
【図３】本発明に係るアドレス制御回路の構成図であ
る。
る。
【図４】本発明に係るアドレス制御回路の他の構成図で
ある。
ある。
【図５】従来のデータ多重化回路の構成図である。
【図６】従来のデータ多重化回路により多重化されたデ
ータのタイミング図である。
ータのタイミング図である。
１，４ メモリ ２，５ アドレス制御回路 ３，２３，５３ 差分器 ６，２５，５５ セレクタ ２１，５１ 書き込みアドレスカウンタ ２２，５２ 読み出しアドレスカウンタ ２４，５４ 比較器 ２６，５６ 読み出しデータカウンタ
Claims (2)
- 【請求項１】 複数のデータをそれぞれ一時蓄える複数
のメモリと、前記各メモリ毎にその書き込みアドレスと
読み出しアドレスの差から、各データの量を求め、その
データに割当て可能な時間幅Ｔと比較して、そのデータ
に割り当てるべき時間幅Ａを決定し、その期間そのデー
タを選択通過させる選択信号Ｓを発生する複数のアドレ
ス制御回路と、各データの選択信号によって、対応する
データを選択通過させるセレクタとにより構成され、前
記複数のアドレス制御回路のうち、第１のアドレス制御
回路は全ての割当て可能な時間幅の和を第１のデータに
割当て可能な時間幅Ｔとして使用し、第２のアドレス制
御回路は第１のデータに割当て可能な時間幅Ｔから、実
際に第１のデータに割り当てられた時間幅Ａを引いた値
を、第２のデータに割当て可能な時間幅Ｔとして使用す
る為の差分器を持ち、以下同様に、第ｎ番目のアドレス
制御回路は、第（ｎ−１）番目のデータに割当て可能な
時間幅から、実際に第（ｎ−１）番目のデータに割り当
てられた時間幅を引いた値を、第ｎ番目のデータに割当
て可能な時間幅として使用する為の差分器を持つことを
特徴とするデータ多重化回路。 - 【請求項２】 アドレス制御回路が、データを一時蓄え
るメモリの為の書き込みアドレスカウンタと、読み出し
アドレスカウンタと、これら書き込みアドレスと読み出
しアドレスの差をとる差分器と、この差の値と外部より
与えられる値Ｔとの大小関係を判別する比較器と、この
比較結果に基づいてより小さい方の値を選択通過させる
セレクタと、このセレクタの出力する値に相当する個数
だけデータをメモリより読み出す読み出しデータカウン
タとにより構成される請求項１記載のデータ多重化回
路。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3086707A JPH07112181B2 (ja) | 1991-04-18 | 1991-04-18 | データ多重化回路 |
| EP19920303407 EP0509799A3 (en) | 1991-04-18 | 1992-04-15 | Highly-efficient time-division data multiplexing apparatus |
| US07/870,632 US5311517A (en) | 1991-04-18 | 1992-04-20 | Highly-efficient time-division data multiplexing apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3086707A JPH07112181B2 (ja) | 1991-04-18 | 1991-04-18 | データ多重化回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04318717A JPH04318717A (ja) | 1992-11-10 |
| JPH07112181B2 true JPH07112181B2 (ja) | 1995-11-29 |
Family
ID=13894393
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3086707A Expired - Fee Related JPH07112181B2 (ja) | 1991-04-18 | 1991-04-18 | データ多重化回路 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5311517A (ja) |
| EP (1) | EP0509799A3 (ja) |
| JP (1) | JPH07112181B2 (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06191093A (ja) * | 1992-12-25 | 1994-07-12 | Fuji Xerox Co Ltd | 記録装置 |
| JP3778993B2 (ja) * | 1995-05-16 | 2006-05-24 | ヒューレット・パッカード・カンパニー | 最小論理マルチプレクサ・システム |
| US5602848A (en) * | 1995-06-05 | 1997-02-11 | International Business Machines Corporation | Multi-mode TDM interface circuit |
| FI101120B (fi) | 1995-09-05 | 1998-04-15 | Nokia Telecommunications Oy | Yhden bitin resoluutiolla kytkevä kytkentäkenttä |
| JPH1168797A (ja) * | 1997-08-26 | 1999-03-09 | Nec Corp | 可変長セル対応位相乗換装置 |
| US6295299B1 (en) * | 1997-08-29 | 2001-09-25 | Extreme Networks, Inc. | Data path architecture for a LAN switch |
| US6246681B1 (en) * | 1997-12-19 | 2001-06-12 | Alcatel Usa Sourcing, L.P. | System and method for plane selection |
| US7187673B2 (en) * | 2000-12-18 | 2007-03-06 | Koninklijke Philips Electronics N.V. | Technique for creating a machine to route non-packetized digital signals using distributed RAM |
| JP4664252B2 (ja) * | 2006-07-31 | 2011-04-06 | 富士通株式会社 | 監視ユニット及び被監視ユニット |
| KR101346162B1 (ko) * | 2007-02-28 | 2014-01-06 | 삼성전자주식회사 | 데이터 버스트를 처리하는 데이터 버스트 어셈블리 장치 및그 방법 |
| JP4998367B2 (ja) * | 2008-05-13 | 2012-08-15 | 日本電気株式会社 | データ伝送装置および帯域割当方法 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5783945A (en) * | 1980-11-12 | 1982-05-26 | Mitsubishi Electric Corp | Information transmitter |
| JPS592455A (ja) * | 1982-06-28 | 1984-01-09 | Fujitsu Ltd | 時分割多重伝送方式 |
| GB8515347D0 (en) * | 1985-06-18 | 1985-07-17 | Plessey Co Plc | Telecommunications exchanges |
| EP0227852B1 (en) * | 1985-12-23 | 1990-08-29 | International Business Machines Corporation | Local area communication system for integrated services based on a token-ring transmission medium |
| US4727536A (en) * | 1986-06-19 | 1988-02-23 | General Datacomm, Inc. | Variable control and data rates in highly efficient multiplexer |
| US4916693A (en) * | 1987-05-15 | 1990-04-10 | Mitsubishi Denki Kabushiki Kaisha | Digital time division multiplex system and method of controlling same |
| FR2618624B1 (fr) * | 1987-07-24 | 1992-04-30 | Michel Servel | Systeme de commutation de multiplex temporels hybrides a memoire tampon optimisee |
| US4893306A (en) * | 1987-11-10 | 1990-01-09 | Bell Communications Research, Inc. | Method and apparatus for multiplexing circuit and packet traffic |
| FR2623954B1 (fr) * | 1987-11-27 | 1993-11-19 | Alcatel Cit | Element de commutation de donnees transmises par multiplexage temporel asynchrone |
| US4891805A (en) * | 1988-06-13 | 1990-01-02 | Racal Data Communications Inc. | Multiplexer with dynamic bandwidth allocation |
| US5128929A (en) * | 1988-11-15 | 1992-07-07 | Nec Corporation | Time division switching system capable of broad band communications service |
| US5121383A (en) * | 1990-11-16 | 1992-06-09 | Bell Communications Research, Inc. | Duration limited statistical multiplexing in packet networks |
-
1991
- 1991-04-18 JP JP3086707A patent/JPH07112181B2/ja not_active Expired - Fee Related
-
1992
- 1992-04-15 EP EP19920303407 patent/EP0509799A3/en not_active Withdrawn
- 1992-04-20 US US07/870,632 patent/US5311517A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| EP0509799A2 (en) | 1992-10-21 |
| EP0509799A3 (en) | 1993-01-13 |
| JPH04318717A (ja) | 1992-11-10 |
| US5311517A (en) | 1994-05-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4933932A (en) | Buffer queue write pointer control circuit notably for self-channelling packet time-division switching system | |
| JPS63306742A (ja) | パケットフロー制御方法および装置 | |
| JPH07112181B2 (ja) | データ多重化回路 | |
| JPH01265347A (ja) | アドレス生成装置 | |
| US4207435A (en) | Channel translators for use in time division digital exchangers | |
| US5570308A (en) | Method of processing digital audio signals of different sampling rates | |
| JP2001308832A (ja) | 速度変換装置 | |
| CA2109007C (en) | Time slot assigner for communication system | |
| GB2254754A (en) | Time switch speech-store module | |
| JP2871688B2 (ja) | ディジタル信号の多重化回路と多重分離回路 | |
| JP2915912B2 (ja) | 半導体試験装置のパターンシーケンス制御回路 | |
| JPH03174837A (ja) | タイミング整合回路 | |
| JP3114298B2 (ja) | 先入先出記憶装置 | |
| JPH03191693A (ja) | ワード多重時間スイッチ | |
| JPH04346140A (ja) | 共有メモリのアクセス制御装置 | |
| JP2665045B2 (ja) | Ａｔｍセルゆらぎ発生装置 | |
| JPH04145747A (ja) | 並列信号処理回路 | |
| JP2725700B2 (ja) | 時分割多元交換方式 | |
| JP3130343B2 (ja) | データ位相変換方式 | |
| JP2669020B2 (ja) | データ転送装置 | |
| JPH04369029A (ja) | スタッフ同期回路におけるメモリ制御方式 | |
| JPH0290795A (ja) | 時分割スイッチ制御装置 | |
| JPH0750693A (ja) | π／４シフトＱＰＳＫ変調器、並びにそれを用いた通信装置 | |
| JPH0591142A (ja) | パケツトスイツチ | |
| JPS62299133A (ja) | デイジタル信号多重化装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |