JPH07112245B2

JPH07112245B2 - 水平偏向回路

Info

Publication number: JPH07112245B2
Application number: JP41802290A
Authority: JP
Inventors: 茂柏木
Original assignee: Victor Company of Japan Ltd
Current assignee: Victor Company of Japan Ltd
Priority date: 1990-12-25
Filing date: 1990-12-25
Publication date: 1995-11-29
Anticipated expiration: 2010-11-29
Also published as: JPH04223675A

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、受像管を使用した機器
における水平偏向回路の改良に関し、機器の電源切断時
の水平出力トランジスタが損失過大状態になって破損す
ることを防止することができるものである。

【０００２】

【従来の技術】第７図は本出願人本発明者が先に出願し
た特許願「スイッチング回路」（特開平４−２１３２７
７号）における水平励振回路を用いた従来の水平偏向回
路を示す回路図である。図７において、水平発振回路１
は図示せぬ前段から供給される水平同期信号Ｐに同期し
た発振波形Ｖosc を出力する。この水平発振回路１には
第２の電源２により直流電源Ｅ2 が供給されている。水
平発振回路１の出力が導かれるｎｐｎトランジスタ３及
びｐｎｐトランジスタ４は共同してエミッタフォロワ回
路を形成している。このｎｐｎトランジスタ３及びｐｎ
ｐトランジスタ４双方のエミッタは抵抗５を介して励振
スイッチ素子であるMOSFET６のゲートに接続している。

【０００３】また、７はフライホイールコイル、８及び
９は電流制限抵抗であり、ｎｐｎトランジスタ３〜電流
制限抵抗９は水平出力トランジスタ１０の励振回路を形
成している。そして、この励振回路には第１の電源１１
より負の電源−Ｅ1 が供給されている。さらに、１２は
ダンパーダイオード、１３は帰線共振コンデンサ、１４
は水平偏向コイル、１５はＳ字補正コンデンサ、１６は
水平出力トランスであり、水平出力トランジスタ１０〜
水平出力トランス１６は水平出力回路を形成している。
水平出力トランス１６の巻線１６ａの一端と接地との間
には第３の電源１７が接続され、直流電源Ｅ3 を上記の
水平出力回路に供給している。

【０００４】上述した第７図に示す従来の水平偏向回路
の動作を第８図の波形図を用いて説明する。まず、図８
において、（Ａ）は水平発振回路１の出力波形Ｖosc で
あり、この出力波形Ｖosc はｎｐｎトランジスタ３及び
ｐｎｐトランジスタ４よりなるエミッタフォロワ回路を
経てMOSFET６のゲートに加えられるので、MOSFET６のゲ
ート電圧波形Ｖg もほとんど同一の波形と考えてよい。
そして、このMOSFET６のゲート電圧Ｖg がソース電圧よ
り正であれば、そのソース・ドレイン間は導通状態とな
る。なお、MOSFET６のソースはここでは負の電圧−Ｅ1
である第１の電源１１に接続している。従って、MOSFET
６のドレイン電圧波形Ｖddは、（Ｂ）に示すようにな
り、時間ｔonの期間、時刻Ｔ1 から時刻Ｔ2 の間だけド
レイン・ソース間が導通状態になり、ドレイン電圧は−
Ｅ1 にボトミングする。

【０００５】この時、期間ｔonの初期に水平出力トラン
ジスタ１０のベースから逆方向ベース電流Ｉb2が流れ出
し、電流制限抵抗８及びMOSFET６を通して第１の電源１
１に流れ込む。また同時にフライホイールコイル７及び
電流制限抵抗９からも、電流制限抵抗８及びMOSFET６を
通して電流ＩL が第１の電源１１に流れ込む。この場
合、水平出力トランジスタ１０のベース電流Ｉb の波形
は図８（Ｃ）に示すように、水平出力トランジスタ１０
の蓄積時間ｔs が終了した時刻Ｔ3 において水平出力ト
ランジスタ１０のベース層の余剰キャリアが一掃されて
しまうと電流値はゼロになる。しかし、フライホイール
コイル７に流れる電流ＩL は、MOSFET６が導通状態であ
るｔonの期間、時刻Ｔ2 までの間は、図８（Ｄ）に示す
ように流れ続ける。

【０００６】次に、MOSFET６が時刻Ｔ2 よりｔoff 期間
に入って遮断状態になった時を考える。この時フライホ
イールコイル７に流れる電流ＩL は不連続になることは
ないから、その瞬間まで流れていた電流がそのまま順方
向のベース電流Ｉbpとなって水平出力トランジスタ１０
のベースに流れ込む。即ち、ｔoff 期間のベース電流Ｉ
b とフライホイールコイル電流ＩL の波形はそれぞれ図
８（Ｃ），（Ｄ）のようになり、このｔoff 期間での電
流値はベース電流Ｉb とフライホイールコイル電流ＩL
とがほぼ一致し、始点である時刻Ｔ2 での値がＩbp、終
点である時刻Ｔ5 での値がＩb1となる。

【０００７】このようにして水平出力トランジスタ１０
のベース電流Ｉb が図８（Ｃ）に示すように流れると、
公知の原理により水平出力トランジスタ１０にはコレク
タ電流Ｉc が図８（Ｅ）に示すように流れる。即ち、時
刻Ｔ3 以前では水平出力トランジスタ１０は導通状態に
なり、この間においてコレクタ電流Ｉc は直線的に増加
する。そして、時刻Ｔ3 において水平出力トランジスタ
１０は遮断状態となり、同時にそのコレクタには図８
（Ｆ）に示すように正弦半波のパルス（コレクタ電圧）
Ｖc が発生する。このパルスＶｃは回路定数によって定
まる帰線時間ｔr の間、約半サイクル続き、時刻Ｔ4 に
おいてコレクタ電圧Ｖc は再びゼロに戻る。そして、こ
の時刻Ｔ4 から図８（Ｅ）において破線で示すダンパー
電流Ｉd が流れ、時刻Ｔ2 から流れ始めるコレクタ電流
Ｉc に滑らかにつながっていく。この結果、コレクタ電
流Ｉc 及びダンパー電流Ｉd と、それに帰線共振コンデ
ンサ１３に流れる電流が合成されて、水平偏向コイル１
４にはノコギリ波電流Ｉy が流れ、受像管の電子ビーム
の偏向を行う。

【０００８】上述した水平偏向回路は、負電源ではなく
正電源と励振トランスを使用したこれまでの水平偏向回
路と比較して、水平出力トランジスタ１０の逆方向ベー
ス電流Ｉb2を十分流せるため、このコレクタ電流Ｉc の
降下時間が速く、水平偏向周波数が高い場合でも損失が
少ないという利点を有する。

【０００９】

【発明が解決しようとする課題】しかしながら、図７に
示した水平偏向回路は上記の利点を有するものの、電源
切断時に水平出力トランジスタ１０が破損しやすいとい
う大きな欠点を持つことが明らかになった。その詳細を
以下に述べる。ここで、まず、図７における各電源（第
１の電源１１，第２の電源２，第３の電源１７）につい
て、この機器の主電源スイッチが切断された時の各電源
電圧の降下の様子を考えてみる。この時の各電源電圧、
即ちＥ1 ，Ｅ2 ，Ｅ3 は必ずしも同じ割合で減少してい
くわけではない。例えば図９に示すように、急速に降下
するものもあれば、比較的いつまでも電圧が残っている
ものもある。これは、各電源の負荷の状態及びその電源
を構成する平滑コンデンサの容量によって定まる。

【００１０】図１０は電源回路の構成を示す一例であ
る。図１０において、１８は電源トランスあるいはスイ
ッチングトランス、１９〜２１は整流ダイオード、２２
〜２４は平滑コンデンサである。さらに、Ｉ1 〜Ｉ3 は
各電源に接続される負荷に流れる負荷電流である。この
負荷電流Ｉ1 〜Ｉ3 の値が大きいと、図９に示す電圧降
下割合は速くなる。しかし、これらの電流の値は各負荷
の動作によって定まり自由にはならない。また、平滑コ
ンデンサ２２〜２４の容量値が小さいと電圧降下割合が
速くなるが、これらの容量値は各電源に許容されるリッ
プル量で定まり、これも各回路によって定まる限界値以
下に小さくすることはできない。

【００１１】これら各電源の主電源スイッチ切断時の電
圧降下特性について、図９のように第１の電源１１の電
源電圧−Ｅ1 の電圧降下が特に遅い場合の回路動作を図
１１を用いて考えてみる。図１１において、時刻Ｔoff
で機器の主電源スイッチが切断されたものとすると、
（Ａ）に示す発振波形Ｖosc は（Ｂ）に示す第２の電源
２の電圧降下特性に従ってその波高値を減らしていき、
時刻Ｔ0 以降はほぼゼロになる。この場合のMOSFET６の
ドレイン電圧Ｖddの動きを（Ｃ）に示す。時刻ｔoff 以
降のドレイン電圧Ｖddの波高値の減衰の仕方は、第１の
電源１１の電源電圧−Ｅ1 の降下が（Ｄ）に示すように
極めて緩やかな場合は、やはり緩やかに減少していく。
しかし、時刻Ｔ0 以降は発振波形Ｖosc がなくなるので
MOSFET６は遮断状態となり、そのドレイン電圧Ｖddは負
の値からゼロに上昇したまま以後はずっとゼロを保つ。

【００１２】すると、水平出力トランジスタ１０のベー
ス電流Ｉb は先に説明した励振回路の原理により、図１
１（Ｅ）に示すように時刻Ｔ0 で一旦正の値に上昇した
後、正のまま徐々に減衰していくことになる。従って、
これに対応する水平出力トランジスタ１０のコレクタ電
流Ｉc は図１１（Ｆ）に示すように、時刻Ｔ0 まではほ
ぼ正常な波形を示しているが、時刻Ｔ0 以降はベース電
流Ｉb が流れ続けるのでコレクタ・エミッタ間は導通状
態を保ち、コレクタ電流Ｉc は増加する一方になるの
で、遂には水平出力トランジスタ１０が破損に至るまで
増大してしまうことがあった。

【００１３】

【課題を解決するための手段】本発明は、上述した従来
の技術の課題を解決するため、 (1) 水平出力トランジスタのエミッタ・ベース間に接続
されたインダクタと、前記水平出力トランジスタのベー
スに一端が接続された励振スイッチ素子と、前記励振ス
イッチ素子の他の一端に接続され、前記水平出力トラン
ジスタの逆方向ベース電流を引き出すような極性の第１
の直流電源と、前記励振スイッチ素子に、前記水平出力
トランジスタの蓄積時間とオフ期間中にオン、その他の
期間でオフするようなスイッチング動作をさせるような
波形を加える水平発振回路と、前記水平発振回路を動作
させるための第２の直流電源とを備えた水平偏向回路に
おいて、前記水平偏向回路を含んだ機器の主電源を切断
した時に、前記第２の電源の電圧降下時間を前記第１の
電源の電圧降下時間より長くさせる電圧降下時間遅延手
段を備えたことを特徴とする水平偏向回路を提供し、 (2) 水平出力トランジスタのエミッタ・ベース間に接続
されたインダクタと、前記水平出力トランジスタのベー
スに一端が接続された励振スイッチ素子と、前記励振ス
イッチ素子の他の一端に接続され、前記水平出力トラン
ジスタの逆方向ベース電流を引き出すような極性の第１
の直流電源と、前記励振スイッチ素子に、前記水平出力
トランジスタの蓄積時間とオフ期間中にオン、その他の
期間でオフするようなスイッチング動作をさせるような
波形を加える水平発振回路と、前記水平発振回路を動作
させるための第２の直流電源とを備えた水平偏向回路に
おいて、前記第１の電源と接地間に接続されたスイッチ
素子よりなる遮断回路を備え、前記水平偏向回路を含ん
だ機器の主電源を切断した時に、前記第１の電源の電圧
降下時間より速い電圧降下時間を有する電源の電圧降下
時間を参照して、前記遮断回路を動作させるように構成
したことを特徴とする水平偏向回路を提供し、 (3) 水平出力トランジスタのエミッタ・ベース間に接続
されたインダクタと、前記水平出力トランジスタのベー
スに一端が接続された励振スイッチ素子と、前記励振ス
イッチ素子の他の一端に接続され、前記水平出力トラン
ジスタの逆方向ベース電流を引き出すような極性の第１
の直流電源と、前記励振スイッチ素子に、前記水平出力
トランジスタの蓄積時間とオフ期間中にオン、その他の
期間でオフするようなスイッチング動作をさせるような
波形を加える水平発振回路と、前記水平発振回路を動作
させるための第２の直流電源とを備えた水平偏向回路に
おいて、前記第１の電源と前記励振スイッチ素子との接
続点と接地間に電子スイッチを備え、前記水平偏向回路
を含んだ機器の動作時は前記電子スイッチを遮断状態と
し、前記機器の主電源を切断後、前記電子スイッチを導
通状態とするよう構成したことを特徴とする水平偏向回
路を提供するものである。

【００１４】

【実施例】以下、本発明の水平偏向回路について、添付
図面を参照して説明する。図１は本発明の水平偏向回路
の第１実施例を示す回路図であり、図７の従来の水平偏
向回路と同一部分には同一符号を付し、その説明を省略
する。図２〜図５は本発明の水平偏向回路を説明するた
めの図、図６は本発明の水平偏向回路の第２実施例を示
す回路図である。

【００１５】まず、図２を用いて本発明によってどのよ
うに改良するかを説明する。図２は従来の技術において
図９を用いて説明した前述の各電源のスイッチオフ時の
電圧降下特性をどのようにすればよいかを示している。
即ち、従来実線ａに示すように主電源切断時刻Ｔoff 以
降、急速に降下する第２の電源２の電源電圧Ｅ2 の特性
を本発明においては破線ｃで示すように緩やかに降下さ
せる。また、第１の電源１１の電源電圧−Ｅ1 において
は、従来実線ｂに示すように緩やかに降下していた特性
を、一点鎖線ｄで示すように極力速やかに降下させるも
のである。

【００１６】上述のように各電源の降下特性を変えた場
合、従来の技術の図１１に対応する特性図は図３のよう
になる。ここで、図３において、（Ａ）は水平発振回路
１の出力波形であるＶosc を、（Ｂ）はその水平発振回
路１に供給する第２の電源２の電源電圧Ｅ2 の変化を示
しており、時刻Ｔoffで機器の主電源スイッチが切断さ
れたものとする。先に図２を用いて説明したように本発
明においては第２の電源２の電源電圧Ｅ2 は時刻Ｔoff
以降徐々に降下するものとしたので、（Ａ）に示す発振
波形Ｖosc の波高値もこれに応じて徐々に小さくなって
いく。

【００１７】また、図３において、（Ｃ）は励振スイッ
チ素子であるMOSFET６のドレイン電圧Ｖddを、（Ｄ）は
MOSFET６のソースに加わる第１の電源１１の電源電圧−
Ｅ1 の動きを示している。図示のように、第１の電源１
１の電源電圧−Ｅ1 が主電源切断時刻Ｔoff 以降急速に
ゼロに近づくと、それに応じてドレイン電圧Ｖddのボト
ム値もゼロに近づき、その波高値も１サイクル毎に減少
して遂にはゼロになる。ただし、ゼロに収斂するときで
も、そのゲート電圧Ｖg 、即ち発振出力Ｖoscはほぼ矩
形波の波形を保っているから、従来の技術における図１
１（Ｃ）のように、ある時刻Ｔ0 で急にドレイン電圧Ｖ
ddの波形が途絶えてしまうようなことはない。

【００１８】次に、図３において、（Ｅ）は本発明の水
平偏向回路における水平出力トランジスタ１０のベース
電流Ｉb の動きを示したものである。即ち、この波形は
時刻Ｔoff 以降、ドレイン電圧Ｖddに応じてその波高値
を減少させつつゼロに収斂する。従って、これに対応す
る水平出力トランジスタ１０のコレクタ電流Ｉc も
（Ｆ）に示すように時刻Ｔoff 以降はベース電流Ｉb の
減少に応じてそのピーク値が抑えられ、１サイクル毎に
その値が減少してゼロになる。このように、図３に示す
本発明の水平偏向回路の動作においては、従来の技術に
おける図１１で示したように水平出力トランジスタ１０
のコレクタ電流Ｉc が増加することはなく、よって水平
出力トランジスタ１０が破損まで至ることはない。

【００１９】以上述べたように、機器の主電源スイッチ
切断時の電圧降下特性を第１の電源１１の電源電圧−Ｅ
1 については極力速く、第２の電源２の電源電圧Ｅ2 に
ついては極力遅くすることが必要であることが分かっ
た。これを実現するためには、前述したように図１０に
おける平滑コンデンサ２２あるいは２３の容量値を加減
すればある程度は達成することはできるが、この電源電
圧Ｅ2 ，−Ｅ1 は機器内の図示せぬ他の回路でも使用さ
れることが多く、本発明の趣旨にのみ沿って平滑コンデ
ンサ２２あるいは２３の容量値を定めることができな
い。

【００２０】図１は本発明の水平偏向回路の第１実施例
を示す回路図であり、上述した本発明の趣旨を達成し得
るものである。図１において、２５は本発明により新た
に設けられた電圧降下時間遅延回路であって、主電源ス
イッチ切断時刻Ｔoff 以降は第２の電源２の電源電圧Ｅ
2 を電圧Ｅ21にして、水平発振回路１に供給するもので
ある。この電圧降下時間遅延回路２５は時定数コンデン
サ２６，時定数抵抗２７，ダイオード２８よりなる。こ
のように構成することにより、もし時刻Ｔoff 以後電源
電圧Ｅ2 が前述のように急速に低下したとしても、時定
数コンデンサ２６に蓄えられた電圧は時定数抵抗２７を
通してゆっくりと放電していくから、電圧Ｅ21は図４に
示すように時刻Ｔoff 以降は徐々に低下していくように
なる。

【００２１】しかし、ここで電圧降下時間遅延回路２５
を単純に時定数コンデンサ２６と時定数抵抗２７との時
定数回路によって構成すると、図４において破線で示す
ように、主電源スイッチ投入時刻Ｔonから電圧の立上が
りが遅くなってしまう。このように水平発振回路１に加
わる電源電圧の立上がりが遅ければ、この間水平発振周
波数が安定せず、好ましいことではない。そこで、時定
数抵抗２７と並列にダイオード２８を接続し、主電源ス
イッチ投入直後はこのダイオード２８を通して時定数コ
ンデンサ２６を充電するようにすればその問題は解決
し、図４において実線で示すような特性が得られる。

【００２２】さらに、図１において２９は遮断回路であ
り、これも本発明の趣旨によって新たに設けられたもの
である。この遮断回路２９中の３０は遮断用ｎｐｎトラ
ンジスタ、３１はそのベース抵抗である。このベース抵
抗３１の一端は、本来の第１の電源１１の電圧降下時間
より速い降下時間を持った正電源、例えばここでは第２
の電源２の電源電圧Ｅ2 に接続されていて、この電圧値
の動きを参照している。このようにすることにより、図
５に示すように、時刻Ｔoff 以降に参照電圧（この場合
はＥ2 ）が降下するとその降下割合に合わせて遮断用ｎ
ｐｎトランジスタ３０が遮断するので、結局第１の電源
１１の出力端と接地との間に新たに得られる電圧−Ｅ11
は、本来−Ｅ1 が図５に破線で示すように時刻Ｔoff 以
後ゆっくり減少する特性であったとしても、電圧Ｅ2 の
降下割合に合わせて実線で示すように急速に減少するよ
うになる。勿論、このベース抵抗３１の一端はここでは
第２の電源２の電源電圧Ｅ2 に接続されているが、これ
は時刻Ｔoff 以降の降下の速い電源であればこれに限る
ものではない。

【００２３】なお、図１において本発明を達成するため
に、電圧降下時間遅延回路２５及び遮断回路２９の両方
を設けているが、電源電圧Ｅ2 及び−Ｅ1 がそれぞれ図
２の実線で示すような降下特性の関係さえ持てば、片方
だけでも構わない。

【００２４】また、この負電圧−Ｅ11を主電源切断時刻
Ｔoff 以後、急速にその電圧値を降下させるには、図１
に示す遮断回路２９を設ける代わりに、負電圧−Ｅ11と
接地との間に電子スイッチを設け、常時機器動作中はこ
の電子スイッチを遮断しておき、主電源切断時刻Ｔoff
以降これを導通させてもよい。図６はこのような例を示
した回路図であり、３２はｐチャネル接合ＦＥＴ、３３
はそのドレイン抵抗、３４及び３５はゲートの分圧抵
抗、３６は負電源用の平滑コンデンサである。

【００２４】ここで、ｐチャネル接合ＦＥＴ３２のゲー
トには機器動作中は電圧Ｅ2 を分圧した正の電圧が加わ
っているから、ｐチャネル接合ＦＥＴ３２のソース・ド
レイン間は遮断状態である。しかし、機器の主電源切断
時刻Ｔoff 以降、電圧Ｅ2 が急速にゼロになるとｐチャ
ネル接合ＦＥＴ３２のゲート電圧がゼロになるので、こ
のソース・ドレイン間が導通する。従って、もし主電源
切断後、平滑コンデンサ３６に多量のチャージが残って
いるため、遮断回路２９を遮断しても負電圧−Ｅ11が速
やかに降下しないような場合でも、このドレイン電流に
よって急速に平滑コンデンサ３６のチャージを放電させ
ることができるので、本発明の趣旨である時刻Ｔoff 以
後の負電圧−Ｅ11をできるだけ速く降下させるという働
きをすることができる。勿論、このｐチャネル接合ＦＥ
Ｔ３２とドレイン抵抗３３による放電回路も、上述した
遮断回路２９や電圧降下遅延回路２５と併用してもよい
し、単独で用いてもよい。

【００２５】また、これまで水平出力回路の電源電圧Ｅ
3 については特に言及していないが、これも時刻Ｔoff
以降の電圧降下が速いほど図１１（Ｆ）に示すコレクタ
電流Ｉc の飛び上がりが抑えられる。しかし、この第３
の電源１７に遮断回路２９と類似の回路を設けるのは大
電力を扱わねばならないので困難であるし、そのコレク
タ電流Ｉc の飛び上がりを抑える効果も、前述の電圧Ｅ
2 及び−Ｅ1 の降下特性を改善するのと比較してやや劣
ってしまう。

【００２５】

【発明の効果】以上詳細に説明したように、本発明の水
平偏向回路は、水平出力トランジスタのエミッタ・ベー
ス間に接続されたインダクタと、前記水平出力トランジ
スタのベースに一端が接続された励振スイッチ素子と、
前記励振スイッチ素子の他の一端に接続され、前記水平
出力トランジスタの逆方向ベース電流を引き出すような
極性の第１の直流電源と、前記励振スイッチ素子に、前
記水平出力トランジスタの蓄積時間とオフ期間中にオ
ン、その他の期間でオフするようなスイッチング動作を
させるような波形を加える水平発振回路と、前記水平発
振回路を動作させるための第２の直流電源とを備えてな
るので、水平出力トランジスタの逆方向電流を十分に流
せるため、そのコレクタ電流の降下時間が速く水平偏向
周波数が高い場合でも損失が少ないという利点を有し、
しかも、機器の主電源を切断した時に、水平出力トラン
ジスタのコレクタ電流が増加して、その水平出力トラン
ジスタが破損に至るという欠点も解消することができる
という、実用上極めて優れた効果がある。

【図面の簡単な説明】

【図１】本発明の水平偏向回路の第１実施例を示す回路
図である。

【図２】本発明の水平偏向回路を説明するための図であ
る。

【図３】本発明の水平偏向回路を説明するための波形図
である。

【図４】本発明の水平偏向回路を説明するための図であ
る。

【図５】本発明の水平偏向回路を説明するための図であ
る。

【図６】本発明の水平偏向回路の第２実施例を示す回路
図である。

【図７】従来の水平偏向回路を示す回路図である。

【図８】従来の水平偏向回路を説明する波形図である。

【図９】従来の水平偏向回路を説明する図である。

【図１０】従来の水平偏向回路を説明する図である。

【図１１】従来の水平偏向回路を説明する波形図であ
る。

【符号の説明】

１水平発振回路２第２の電源６励振スイッチ素子７フライホイールコイル（インダクタ）１０水平出力トランジスタ１１第１の電源１７第３の電源２５電圧降下時間遅延回路（電圧降下時間遅延手段）２９遮断回路３２ｐチャネル接合ＦＥＴ（電子スイッチ）

Claims

【特許請求の範囲】

【請求項１】水平出力トランジスタのエミッタ・ベース
間に接続されたインダクタと、前記水平出力トランジス
タのベースに一端が接続された励振スイッチ素子と、前
記励振スイッチ素子の他の一端に接続され、前記水平出
力トランジスタの逆方向ベース電流を引き出すような極
性の第１の直流電源と、前記励振スイッチ素子に、前記
水平出力トランジスタの蓄積時間とオフ期間中にオン、
その他の期間でオフするようなスイッチング動作をさせ
るような波形を加える水平発振回路と、前記水平発振回
路を動作させるための第２の直流電源とを備えた水平偏
向回路において、前記水平偏向回路を含んだ機器の主電
源を切断した時に、前記第２の電源の電圧降下時間を前
記第１の電源の電圧降下時間より長くさせる電圧降下時
間遅延手段を備えたことを特徴とする水平偏向回路。
【請求項２】水平出力トランジスタのエミッタ・ベース
間に接続されたインダクタと、前記水平出力トランジス
タのベースに一端が接続された励振スイッチ素子と、前
記励振スイッチ素子の他の一端に接続され、前記水平出
力トランジスタの逆方向ベース電流を引き出すような極
性の第１の直流電源と、前記励振スイッチ素子に、前記
水平出力トランジスタの蓄積時間とオフ期間中にオン、
その他の期間でオフするようなスイッチング動作をさせ
るような波形を加える水平発振回路と、前記水平発振回
路を動作させるための第２の直流電源とを備えた水平偏
向回路において、前記第１の電源と接地間に接続された
スイッチ素子よりなる遮断回路を備え、前記水平偏向回
路を含んだ機器の主電源を切断した時に、前記第１の電
源の電圧降下時間より速い電圧降下時間を有する電源の
電圧降下時間を参照して、前記遮断回路を動作させるよ
うに構成したことを特徴とする水平偏向回路。
【請求項３】水平出力トランジスタのエミッタ・ベース
間に接続されたインダクタと、前記水平出力トランジス
タのベースに一端が接続された励振スイッチ素子と、前
記励振スイッチ素子の他の一端に接続され、前記水平出
力トランジスタの逆方向ベース電流を引き出すような極
性の第１の直流電源と、前記励振スイッチ素子に、前記
水平出力トランジスタの蓄積時間とオフ期間中にオン、
その他の期間でオフするようなスイッチング動作をさせ
るような波形を加える水平発振回路と、前記水平発振回
路を動作させるための第２の直流電源とを備えた水平偏
向回路において、前記第１の電源と前記励振スイッチ素
子との接続点と接地間に電子スイッチを備え、前記水平
偏向回路を含んだ機器の動作時は前記電子スイッチを遮
断状態とし、前記機器の主電源を切断後、前記電子スイ
ッチを導通状態とするよう構成したことを特徴とする水
平偏向回路。