JPH07114524A - 信号処理装置 - Google Patents

信号処理装置

Info

Publication number
JPH07114524A
JPH07114524A JP5257348A JP25734893A JPH07114524A JP H07114524 A JPH07114524 A JP H07114524A JP 5257348 A JP5257348 A JP 5257348A JP 25734893 A JP25734893 A JP 25734893A JP H07114524 A JPH07114524 A JP H07114524A
Authority
JP
Japan
Prior art keywords
output
circuit
error signal
signal
neuron
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5257348A
Other languages
English (en)
Inventor
Sugitaka Otegi
杉高 樗木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to JP5257348A priority Critical patent/JPH07114524A/ja
Priority to US08/322,498 priority patent/US5630023A/en
Publication of JPH07114524A publication Critical patent/JPH07114524A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING OR CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F17/00Digital computing or data processing equipment or methods, specially adapted for specific functions
    • G06F17/10Complex mathematical operations
    • GPHYSICS
    • G06COMPUTING OR CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/60Methods or arrangements for performing computations using a digital non-denominational number representation, i.e. number representation without radix; Computing devices using combinations of denominational and non-denominational quantity representations, e.g. using difunction pulse trains, STEELE computers, phase computers
    • G06F7/68Methods or arrangements for performing computations using a digital non-denominational number representation, i.e. number representation without radix; Computing devices using combinations of denominational and non-denominational quantity representations, e.g. using difunction pulse trains, STEELE computers, phase computers using pulse rate multipliers or dividers pulse rate multipliers or dividers per se
    • GPHYSICS
    • G06COMPUTING OR CALCULATING; COUNTING
    • G06NCOMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00Computing arrangements based on biological models
    • G06N3/02Neural networks
    • G06N3/04Architecture, e.g. interconnection topology
    • G06N3/049Temporal neural networks, e.g. delay elements, oscillating neurons or pulsed inputs
    • GPHYSICS
    • G06COMPUTING OR CALCULATING; COUNTING
    • G06NCOMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00Computing arrangements based on biological models
    • G06N3/02Neural networks
    • G06N3/06Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons
    • G06N3/063Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons using electronic means

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Data Mining & Analysis (AREA)
  • General Engineering & Computer Science (AREA)
  • Computing Systems (AREA)
  • Software Systems (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Biomedical Technology (AREA)
  • Biophysics (AREA)
  • Computational Mathematics (AREA)
  • Artificial Intelligence (AREA)
  • General Health & Medical Sciences (AREA)
  • Computational Linguistics (AREA)
  • Evolutionary Computation (AREA)
  • Molecular Biology (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Neurology (AREA)
  • Algebra (AREA)
  • Databases & Information Systems (AREA)
  • Image Analysis (AREA)

Abstract

(57)【要約】 【目的】 この発明は、学習性能のよいパルス密度方式
のニューラルネットワークを実現することを目的とす
る。 【構成】 教師信号と神経細胞模倣素子出力とにより、
生成される正の誤差信号と負の誤差信号に基づいて結合
係数値を更新する結合更新手段を備え、この結合更新手
段を神経細胞模倣素子に付設して、複数の神経細胞模倣
素子を網状に接続した信号処理装置において、神経細胞
模倣素子出力をmサイクル遅延させるシフトレジスタ3
3と、神経細胞模倣素子出力をmとは異なるnサイクル
遅延させるシフトレジスタ38と、シフトレジスタ33
の出力とシフトレジスタ38の出力の否定との論理積を
とる論理積回路39と、シフトレジスタ33の出力の否
定とシフトレジスタ38の出力との論理積をとる論理積
回路40と、両論理回路39、40の出力と教師信号に
基づき誤差信号を算出する回路41と、からなる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】この発明は、文字や図形認識,ロ
ボット等の運動制御,連想記憶等に応用される神経細胞
回路網を模倣したニューラルコンピュータ等の信号処理
装置に関する。
【0002】
【従来の技術】生体の情報処理の基本的な単位である神
経細胞(ニューロン)の機能を模倣した神経細胞模倣素
子をネットワークに構成し、情報の並列処理を目指した
のが、いわゆる神経細胞回路ネットワーク(ニューラル
ネットワーク)である。文字認識や連想記憶、運動制御
等は、生体においてはいとも簡単に行われていても、従
来のノイマン型コンピュータではなかなか達成できない
ものが多い。
【0003】そこで、生体の神経系、特に生体特有の機
能、すなわち並列処理や自己学習等を模倣して、これら
の問題を解決しようとする試みが、計算機シュミレーシ
ョンや専用ハードウェアの試作等によって、盛んに行わ
れている。
【0004】図1は、一つのニューロンのモデル(神経
細胞ユニット)を表すもので、他のニューロンから入力
を受ける部分、入力を一定の規則で変換する部分、結果
を出力する部分からなる。他のニューロンとの結合部に
はそれぞれ可変の重み“Wij”を付け、結合の強さを
表している。この値を変えるとネットワークの構造が変
わる。ネットワークの学習とはこの値を変えることであ
る。
【0005】図2は、これをネットワークにし、階層型
ニューラルネットワークを形成した場合である。図中、
A1,A2,A3はそれぞれニューロンを表している。
各ニューロンA1,A2,A3は図1の模式図に示すニ
ューロンと同様に多数のニューロンと結合され、それか
ら受けた信号を処理して出力する。階層型ネットワーク
は、入力層、中間層、出力層から成り、各層内での結合
はなく、また出力層から入力層に向かう結合もない。一
つのニューロンは他の多数のニューロンと結合してい
る。
【0006】なお、図2は、入力層、中間層、出力層の
三層ネットワークであるが、中間層を複数持つ多層ネッ
トワークも利用される。
【0007】図1に示すニューロンを例にとり、図2の
各ニューロンA1,A2,A3の動作について説明す
る。まず、フォワードプロセスについて説明する。
【0008】図2のニューラルネットワークにおいて、
入力層A1に入力された信号は、中間層A2に伝播し、
中間層A2にてフォワード処理を実行する。中間層A2
の処理結果は、出力層A3に伝播し、出力層A3にて、
フォワード処理を実行し、最終的にニューラルネットワ
ークの出力が得られる。
【0009】ここで、ニューロン間の結合の度合いを表
すのが、結合係数と呼ばれるもので、j番目のニューロ
ンとi番目のニューロンとの結合係数をWjiで表す。
結合には、相手のニューロンからの信号が大きいほど自
分の出力が大きくなる興奮性結合と、逆に相手のニュー
ロンからの信号が大きいほど自分の出力が小さくなる抑
制性結合があり、Wji>0のとき興奮性結合、Wji
<0のとき抑制性結合を表す。
【0010】今、自分のニューロンがj番目であると
し、i番目のニューロンの出力をOjとすると、これに
結合係数Wjiを掛けWji・Oiが自分のニューロン
への入力となる。各ニューロンは多数のニューロンと結
合しているので、それらのニューロンに対するWji・
Oiを足し合わせた結果であるΣWji・Oiが、自分
のニューロンへの入力となる。これを内部電位と言い、
次式で示される。
【0011】
【数1】netj =ΣWji・Oj … (1)
【0012】次に、この入力に対して非線形処理を施
し、出力をする。この時の関数を神経細胞応答関数と呼
び、例えば次の式(2)に示されるようなシグモイド関
数が用いられる。
【0013】
【数2】 f(netj )=1/{1+exp(−netj )} … (2)
【0014】この関数を図3に示す。値域は“0〜1”
で、入力値が大きくなるにつれ“1”に、小さくなるに
つれ“0”に近づく。以上より、ニューロンjの出力O
jは次の式(3)で示される。
【0015】
【数3】Oj=f(netj ) =f(ΣWji・Oj) … (3)
【0016】次に、上記ニューラルネットワークの学習
機能について説明する。数値計算で用いられる学習プロ
セスとして、一般的なバックプロパゲーションアルゴリ
ズム(以後、略してBPアルゴリズムと呼ぶ。)につい
て簡単に述べる。
【0017】学習プロセスでは、ある入力パターンpを
与えたとき、実際の出力値と望ましい出力値の誤差を小
さくするように結合係数を変更していく。この変更量を
求めるアルゴリズムがBPアルゴリズムである。
【0018】今、ある入力パターンpを与えたとき、ユ
ニットkの実際の出力値(Opk)と望ましい出力値
(tpk)の差を次の式(4)のように定義する。
【0019】
【数4】Ep=(tpk−Opk)2/2 … (4)
【0020】これは出力層のユニットkの誤差を表し、
tpkは人間が与える教師データである。学習ではこの
誤差を減らすようにすべての結合の強さを変えていく。
実際には、パターンpを与えた時のWkjの変化量を次
の式(5)で表す。
【0021】
【数5】ΔpWkj∞−ЭE/ЭWkj … (5)
【0022】これを用いて、結合係数Wkjを変化させ
る。上記式(4)より、結果的に次の式(6)が得られ
る。
【0023】
【数6】ΔpWkj=η・δpk・Opj … (6)
【0024】ここで、Opjは、ユニットjからユニッ
トkへの入力値である。誤差δpkは、ユニットkが出
力層か、中間層で異なる。まず、出力層における誤差信
号δpkは、次の式(7)となる。
【0025】
【数7】 δpk=(tpk−Opk)・f´(netk ) … (7)
【0026】一方、中間層における誤差信号δpjは次
の式(8)に示す通りである。
【0027】
【数8】 δpj=f´(netj )・ΣδpkWkj … (8)
【0028】但し、f´(netj )はf(netj
の一階微分で、詳細は後述する。以上よりΔWjiを一
般的に定式化したのが次の式(9)である。
【0029】
【数9】 ΔWji(t+1)=η・δpj・Opj+α・ΔWji(t) … (9)
【0030】故に式(10)に示す通りである。ここで
tは学習の順位、ηは学習定数、αは安定化係数と呼ば
れる。上記式(9)の右辺第1項は、上記式(6)で求
めたΔWji、第2項はエラーの振動を減らし、収束を
早めるために加えている。
【0031】
【数10】 Wji(t+1)=Wji(t)+ΔWji(t+1) … (10)
【0032】このように結合係数の変化量ΔWjiの計
算は、出力層のユニットから始めて中間層のユニットに
移る。学習は、入力データの処理とは逆方向、つまり後
ろ向きに進む。従って、バックプロパゲーションによる
学習は、まず、学習用のデータを入力し、結果を出力す
る(前向き)。結果のエラーを減らすようにすべての結
合の強さを変える(後ろ向き)。再び、学習用データを
入力する。これを収束するまで繰り返すことになる。
【0033】従来の階層型ニューラルネットワークは、
図2に示すようなネットワークを形成する。このネット
ワークにおいて、フォワードプロセスのデータの流れを
示したのが図4である。これは3層階層型ネットワーク
における場合で、フォワードプロセスでは、入力層(図
4の左側の層)に入力信号Oi1 〜Oi4 を与えて、出
力層(図4の右側の層)より出力信号Ok1 〜Ok4 を
得る。
【0034】一方、学習プロセスのデータの流れを示し
たのが図5である。学習プロセスでは、出力層(図5の
右側の層)に教師信号tk1 〜tk4 を与えて、各ニュ
ーロン間の結合強度を更新し、ニューラルネットワーク
の出力が教師信号に一致するように学習する。なお、こ
の学習プロセスによる処理は、今のところ多くの場合、
外部の汎用のコンピュータによって実行している。
【0035】前記ネットワークを電気回路で実現したも
のの一例を図6に示す(特開昭62−295188号公
報)。この回路は、基本的にはS字型の伝達関数を有す
る複数の増幅器4と、各増幅器4の出力を他の層の増幅
器の入力に一点鎖線で示すように接続する抵抗性フィー
ドバック回路網2とが設けられている。各増幅器4の入
力側には接地させたコンデンサCと接地された抵抗Rと
によるCR時定数回路3が個別に接続されている。そし
て、入力電流I1 ,I2 〜IN が各増幅器4の入力に供
給され、出力はこれらの増幅器4の出力電圧の集合から
得られる。
【0036】ここに、入力や出力の信号の強度を電圧で
表し、神経細胞の結合の強さは、各細胞間の入出力ライ
ンを結ぶ抵抗1(抵抗性フィードバック回路網2中の格
子点)の抵抗値で表され、神経細胞応答関数は各増幅器
4の伝達関数で表される。また、神経細胞間の結合には
前述のように興奮性と抑制性があり、数学的には結合関
数の正負符号により表される。しかし、回路上の定数で
正負を実現するのは困難であるので、ここでは、増幅器
4の出力を2つに分け(4a,4b)、一方の出力を反
転させることにより、正負の2つの信号を生成し、これ
を選択することにより実現するようにしている。また、
図3に示したシグモイド関数f(net)に相当するも
のとしては増幅器が用いられている。
【0037】一般に、ニューラルネットワークをアナロ
グ回路により構成すると、単一神経回路素子の面積を小
さくできるため、ニューラルネットワークの集積度を大
きくできたり、或いは実行スピードが速いといった利点
を持っている。しかしながらその反面、各信号の値を電
位や電流等のアナログ量で表し、各演算も増幅器等のア
ナログ素子により実行するため、温度特性によるばらつ
きが存在し、また素子形成上のプロセスのばらつきのた
め、各素子の応答特性を同一にすることができず、出力
値が不安定になるといった問題もある。
【0038】また、ニューラルネットワークの結合係数
の値を学習によって任意に変更するということも難し
く、外部のコンピュータで学習を行い、学習後の各結合
係数の値をハードウェア上にダウンロードするといった
こともよく行われる。このような学習方法では、学習に
コンピュータを必要としたり、学習処理が著しく遅くな
るといった問題がある。
【0039】次に、デジタル回路によりニューラルネッ
トワークを構成した例を示す。図7〜図9は、前記ニュ
ーラルネットワークをデジタル回路で実現した例を示す
図で、図7は、単一神経細胞の回路構成例を示す。これ
らにおいて図で、11はシナプス回路、12は樹状突起
回路、13は細胞体回路を示す。
【0040】図8は、図7に示したシナプス回路11の
構成例を示す図で、係数回路11aを介して入力パルス
fに倍率a(フィードバック信号に掛ける倍率で1また
は2)を掛けた値が入力されるレートマルチプライヤ1
1bを設けてなり、レートマルチプライヤ11bには重
み付けの値wを記憶したシナプス荷重レジスタ11cが
接続されている。また、図9は細胞体回路13の構成例
を示す図で、制御回路14、アップ/ダウンカウンタ1
5、レートマルチプライヤ16及びゲート17を順に接
続してなり、さらに、アップ/ダウンメモリ18が設け
られている。
【0041】これは、神経細胞ユニットの入出力をパル
ス列で表現し、そのパルス密度で信号の量を表してい
る。結合係数は2進数で取り扱い、シナプス荷重レジス
タ11cに保存している。
【0042】信号演算処理は次のように行う。まず、入
力信号をレートマルチプライヤ11bへ入力し、結合係
数をレート値へ入力することによって、入力信号のパル
ス密度をレート値に応じて減らしている。これは、前述
のバックプロパゲーションモデルの式のWji・Oiの
部分に相当する。またΣWji・OiのΣの部分は、樹
状突起回路12によって示されるOR回路で実現してい
る。結合には、興奮性、抑制性があるので、あらかじめ
グループ分けしておき、それぞれのグループ別に論理和
(OR)をとる。図7において、F1 は興奮性、F2 は
抑制性出力を示す。この2つの出力を図9に示したカウ
ンタ15のアップ側、ダウン側にそれぞれ入力してカウ
ントすることで出力が得られる。この出力は2進数であ
るので、再びレートマルチプライヤ16を用いてパルス
密度に変換する。この神経細胞ユニットを複数個用いて
ネットワークを構成することによって、ニューラルネッ
トワークが実現できる。学習機能はネットワークの最終
出力を外部のコンピュータに入力して、コンピュータ内
部で数値計算を行い、その結果を結合係数を保存するシ
ナプス荷重レジスタ11cに書き込むことによって実現
している。
【0043】以上のように、ニューラルネットワークを
デジタル回路により構成すると、単一神経回路素子の面
積がアナログ回路に比べ大きくなるため、ニューラルネ
ットワークの集積度を上げられないといった難点がある
が、アナログ回路の欠点であった、温度特性や素子形成
上のプロセスのばらつきによる影響を受けず、回路を形
成することも比較的容易で、神経細胞素子(ニューロ
ン)の出力も安定し、信頼性が高いといった利点があ
る。
【0044】しかし、図7〜9に示した例では、ニュー
ラルネットワークの学習は、外部のコンピュータに頼っ
ているため、学習用のコンピュータを必要とし、また学
習時間が大きいといった問題は存在する。
【0045】本出願人は、ニューロンより構成されたニ
ューラルネットワークによる信号処理装置をすでに提案
している(例えば、特願平5−118087号に詳し
い。)。この発明では、この先願に係る信号処理装置を
一実施例の例題として取り扱うので、以下この先願に係
る信号処理装置について述べる。
【0046】この先願に係る信号処理装置においては、
神経回路網の一例として、デジタル論理回路を用いた神
経細胞ユニットとこれを用いて構成したネットワーク回
路による信号処理について提案している。
【0047】ここで基本的な考え方は、以下のようなも
のである。 1.神経細胞ユニットにおける入出力信号、中間信号、
教師信号は、すべて、「0」,「1」の2値で表された
パルス列で表現する。 2.ネットワーク内部での信号の値は、パルス密度(あ
る一定時間内の「1」の数)で表す。 3.神経細胞ユニット内での演算は、パルス列同士の論
理演算で行う。 4.結合係数のパルス列は神経細胞ユニット内のメモリ
に格納する。 5.学習においては、与えられた教師信号パルス列を元
に誤差を計算し、これに基づいて、結合係数を変化させ
る。この時、誤差の計算、結合係数の変化分の計算もす
べて「0」,「1」のパルス列の論理演算で行う。
【0048】図10は、パルス密度方式において、一つ
のニューロン素子のフォワード処理の様子を示したもの
で、ネットワークの構成は、図2に示した階層型ニュー
ラルネットワークを考える。
【0049】まず、「0」,「1」に2値化され、パル
ス密度で表現された入力Ojと結合係数Wjiとの論理
積(AND)をシナプスごとに求める。これは、前記式
(1)のWji・Ojに相当する。このAND回路の出
力のパルス密度は、確率的に入力信号のパルス密度と結
合係数のパルス密度との積となる。
【0050】前述したように、ニューロン間の結合には
興奮性結合と抑制性結合がある。数値演算の場合は、結
合係数の符号、例えば、興奮性の時プラス、抑制性の時
マイナスというようにして演算を行う。
【0051】パルス密度方式の場合は、結合係数Wji
の正負により、各結合を興奮性結合と抑制性結合との2
つのグループに分け、このグループ別にOR操作による
論理和をとる。これは、式3のΣの処理と非線形飽和関
数f(net)の処理に相当する。
【0052】即ち、パルス密度による演算においては、
パルス密度が低い場合、OR処理を行った結果のパルス
密度は、OR入力のパルス密度の和に近似できる。
【0053】パルス密度が高くなるにつれて、OR回路
の出力は徐々に飽和してくるので、パルス密度の和と
は、結果が一致せず、非線形性が出てくることになる。
【0054】このOR操作の場合、パルス密度の値Pは
0≦P≦1となり、さらに入力の大きさに対して、単調
増加関数となるので、式(2)或いは図3のシグモイド
関数による処理と同様になる。
【0055】パルス密度方式による神経細胞素子の出力
は、上記の演算により求められた興奮性グループのOR
出力netj +が“1”でかつ、抑制性グループのOR出
力netj -が“0”の時のみ“1”を出力する。即ち、
次の式(11)〜(13)に示すように表す。
【0056】
【数11】
【0057】次に、パルス密度方式における学習プロセ
スについて述べる。学習が行われていないニューラルネ
ットワークにおいては、あるパターンを入力したときの
ネットワークの出力は必ずしも望ましい出力とはならな
い。従って、前述したBPアルゴリズムと同様に学習プ
ロセスによって、実際の出力値と望ましい出力値の誤差
を小さくするように結合係数を変更していく。
【0058】(出力層における誤差信号)最初に出力層
における誤差信号について述べる。ここで、誤差を数値
で表すと正負両方の値を取り得るが、パルス密度方式で
は、そのような表現ができないため、プラス成分を表す
信号δk+ とマイナス成分を表すδk- 信号の2つを使
って、出力層における誤差信号を次の式(14),(1
5)のように定義する。
【0059】
【数12】
【0060】誤差信号プラス成分δk+ は、出力結果O
kが“0”で、教師信号tkが“1”の時、“1”とな
り、それ以外は“0”となる。
【0061】他方、誤差信号マイナス成分δk- は、出
力結果Okが“1”で、教師信号tkが“0”の時、
“1”となり、それ以外は“0”となる。
【0062】この誤差信号δk+ ,δk- は、前述のB
Pアルゴリズムでは出力層の誤差信号を求める前記式
(7)の教師信号と実際の出力信号との差(tpk
pk)に対応する。
【0063】次に、式(7)に示すように、これらの誤
差信号と出力関数f(net)の一階微分であるf´
(net)との積を求め、出力層における誤差信号を求
める。一般に、学習時における誤差信号の演算には、出
力信号を内部電極で微分した微係数が必要となる。前述
のBPアルゴリズムでは出力関数f(net)として、
シグモイド関数を用いた場合、その一階微分f´(ne
t)は式(16)で示される。
【0064】
【数13】 f´(net)=df(net)/dnet =f(net)・{1−f(net)} … (16)
【0065】パルス密度方式では、式(16)を参考に
して、一階微分f´(net)のプラス成分f´(ne
t)+ 及びマイナス成分f´(net)- からなる微
係数を式(17),(18)のように定義する。
【0066】
【数14】
【0067】ここで、Ok(t−1)は、出力信号Ok
の1パルスディレイ値である。従って、出力層における
最終的な誤差信号は、次の式(19),(20)で示さ
れる。これは、前述のBPアルゴリズムでは、出力層の
誤差信号を求める式(7)に対応する。
【0068】
【数15】
【0069】(中間層における誤差信号)パルス密度方
式による中間層における誤差信号も前述のBPアルゴリ
ズムによる前記式(8)を参考にして求める。即ち、出
力層における誤差信号を集めてきて中間層の誤差信号と
する。ここで、結合を興奮性か抑制性かにより2つのグ
ループに分け、積の部分は∩(AND),和(Σ)の部
分は∪(OR)で表現する。
【0070】さらに、中間層における誤差信号を求める
場合、結合係数Wkjの正負,誤差信号δkの正負の4
つに場合分けする。まず、興奮性結合の場合、出力層の
誤差信号プラス成分δk+ と、その結合係数のANDを
とったもの(δk+ ∩Wkj+ )をすべての出力層のニ
ューロンについて求め、これらのORをとる。これが中
間層ニューロンの誤差信号プラス成分δj+ となる(式
(21))。
【0071】
【数16】 δj+ =∪(δk+ ∩Wkj+ ) … (21)
【0072】同様に、出力層の誤差信号マイナス成分δ
- と、その結合係数のANDをとったもの(δk-
Wkj+ )をすべての出力層のニューロンについて求
め、これらのORをとる。これが中間層ニューロンの誤
差信号マイナス成分となる(式(22))。
【0073】
【数17】 δj- =∪(δk- ∩Wkj+ ) … (22)
【0074】次に、抑制性結合の場合について述べる。
出力層の誤差信号マイナス成分δk- と、その結合係数
とのANDをとったもの(δk- ∩Wkj- )をすべて
の出力層のニューロンについて求め、これらのORをと
る。これが中間層の誤差信号プラス成分となる(式(2
3))。
【0075】
【数18】 δj+ =∪(δk- ∩Wkj- ) … (23)
【0076】同様に、出力層の誤差信号プラス成分δk
+ とその結合係数とのANDをとったもの(δk+ ∩W
kj- )をすべての出力層のニューロンについて求め、
これらのORをとる。これが中間層ニューロンの誤差信
号マイナス成分となる。
【0077】
【数19】 δj- =∪(δk+ ∩Wkj- ) … (24)
【0078】ある中間層のニューロンとこれと結合され
た出力層のニューロンとの結合には、興奮性結合と抑制
性結合がある。従って、中間層の誤差信号プラス成分と
しては、式(21)の興奮性結合のδj+ と式(23)
の抑制性結合のδj+ の論理和をとる。同様に、中間層
の誤差信号マイナス成分としては、式(22)の興奮性
結合δj- と式(24)の抑制性結合のδj- との論理
和をとる。即ち、次の式(25),(26)のようにな
る。これは、BPアルゴリズムによる前記式(8)のΣ
δpkWkjに対応する。
【0079】
【数20】 δj+={∪(δk+∩Wkj+)}∪{∪(δk-∩Wkj-)} …(25) δj-={∪(δk-∩Wkj+)}∪{∪(δk+∩Wkj-)} …(26)
【0080】次に、式(8)のBPアルゴリズムと同様
に、式(25),(26)で求めたδj+ ,δj- に式
(17),(18)の微係数(f´(net))による
処理を施す。従って、中間層における誤差信号(δj
+ ,δj- )は次の式(27),(28)で求められ
る。
【0081】
【数21】
【0082】(学習定数ηによる処理)BPアルゴリズ
ムにおいて、結合係数の修正量ΔWを求める前記式
(6)にある学習定数ηの処理について述べる。数値演
算においては、式(6)にあるように、単純に学習定数
ηを乗算すればよいが、パルス密度方式の場合は、学習
定数ηの値に応じて、下に示すようにパルス列を間引く
ことで実現する。
【0083】
【数22】
【0084】次に、学習による結合係数の修正量ΔWを
求める方法について述べる。まず、前述した出力層或い
は中間層の誤差信号(δ+ ,δ- )に学習定数ηによる
処理を施し、さらにニューロンへの入力信号との論理積
をとる(δη∩O)。但し、誤差信号はδ+ とδ- があ
るので、次式に示すようにそれぞれを演算してΔW+
ΔW- とする。
【0085】
【数23】ΔW+ =δη+ ∩O … (32) ΔW- =δη- ∩O … (33)
【0086】これは、BPアルゴリズムにおけるΔWを
求める前記式(6)に対応する。これらを元にして新し
い結合係数New_Wを求めるが、結合係数Wが興奮性
か抑制性かにより場合分けをする。まず、興奮性の場合
には、元のW+ に対して、ΔW+ の成分を増やし、ΔW
- の成分を減らす。即ち式(34)となる。
【0087】
【数24】
【0088】次に抑制性の場合には、元のW- に対し
て、ΔW+ の成分を減らし、ΔW- の成分を増やす。即
ち式(35)となる。
【0089】
【数25】
【0090】以上がパルス密度方式による学習アルゴリ
ズムである。ここで、図2の階層型ネットワークにおい
て、パルス密度方式におけるフォワードプロセス及び学
習プロセスの処理の流れについて簡単に述べる。まず、
フォワードプロセスであるが、最初に入力層に信号を与
えると、この入力信号が中間層に伝播していき、中間層
の信号処理として、前述の式(11)〜(13)を行
い、その結果を出力層に伝播させる。
【0091】出力層では、これらの伝播してきた信号に
対して、同様に式(11)〜(13)の処理を実行し、
これらの結果として出力信号が得られ、フォワードプロ
セスを終了する。
【0092】学習プロセスでは、以上のフォワードプロ
セスを行った後、更に出力層に教師信号を与える。出力
層では、式(19),(20)により出力層における誤
差信号を求め中間層に送る。同時にこの誤差信号に式
(29)〜(31)の学習定数ηによる処理を施し、式
(32),(33)により中間層からの入力信号との論
理積をとった後、式(34),(35)により出力層と
中間層との結合強度を変更する。
【0093】次に中間層における処理として、出力層か
ら送られた誤差信号を元に、式(27),(28)によ
って中間層における誤差を求め、この誤差信号に式(2
9)〜(31)の学習定数ηによる処理を施し、式(3
2),(33)により入力層からの入力信号との論理積
をとった後、式(34),(35)により中間層と入力
層との結合強度を変更し、学習プロセスを終了する。以
降、収束するまで学習プロセスを繰り返す。
【0094】次に図11ないし図13を参照して、以上
のアルゴリズムに基づく実際の回路構成を説明する。ニ
ューラルネットワークの構成は図2と同様である。図1
1は、ニューロンのシナプスに相当する部分の回路を示
す図で、図12は、出力層のニューロンの細胞体と出力
層の出力と教師信号から出力層における誤差信号を求め
る回路を示す図である。また、図13は、中間層のニュ
ーロンの細胞帯と出力層における誤差信号を集め、中間
層における誤差信号を求める部分の回路を示す図であ
る。これらの3つの回路を図2のようにネットワークに
することによって、自己学習が可能なデジタル式のニュ
ーラルネットワーク回路が実現できる。
【0095】まず、図11について説明する。シナプス
の結合係数はシフトレジスタ21に保存しておく。端子
21Aがデータの取り出し口で、端子21Bがデータの
入り口である。これはシフトレジスタと同様の機能を持
つものであれば、その他のもの、例えば、RAMとアド
レスジュネレータ等を用いてもよい。シフトレミスタ2
1を備えた回路22は、前記の式(11),(12)の
(Oi∩Wji)を実行する回路で、入力信号と結合係
数とのANDをとっている。この出力は結合が興奮性か
抑制性かによってグループ分けしなければならないが、
あらかじめ各々のグループへの出力O+ ,O- を用意
し、どちらのグループに出すのかを切り換えるようにし
た方が汎用性が高い。このため、結合が興奮性か抑制性
かを表すビットをメモリ23に保存しておき、その情報
を用いて切り換えゲート回路24により信号を切り換え
る。また、図12,13に示すように各入力を処理する
前記の式(11),(12)の論理和に相当する複数の
ORゲート構成のゲート回路31が設けられている。更
に同図に示すように式(13)で示した興奮性グループ
が「1」でかつ、抑制性グループが「0」の時のみ出力
を出すANDゲートとインバータによるゲート回路32
が設けられている。
【0096】次に、誤差信号について説明する。図12
における符号34は、出力層での誤差信号を生成する回
路を示す図で、AND(論理積),インバータの組み合
わせによる論理回路であり、前記式(19),(20)
に相当する。即ち、出力層からの出力Ok、教師信号t
k、及びシフトレジスタ33により出力層出力Okをデ
ィレイさせた信号Ok(t−1)により出力層における
誤差信号δk+ ,δk- を生成する。また、中間層にお
ける誤差信号を求める前記の式(21)〜(24)は、
図11中に示すANDゲート構成のゲート回路26によ
り行われ、プラス成分、マイナス成分に応じた出力δ
+ ,δ- が得られる。このように結合が興奮性か抑制性
かで用いる誤差信号が異なるので、その場合分けを行う
必要があるが、この場合分けはメモリ23に記憶された
興奮性か抑制性かの情報と、誤差信号のδ+ ,δ- 信号
に応じて、AND,ORゲート構成のゲート回路25に
より行われる。また、誤差信号を集める前記の演算式
(25),(26)は図13に示すORゲート構成のゲ
ート回路36で行われる。中間層における誤差信号δj
+ ,δj- を求める式(27),(28)を実行する回
路が図13における符号37で中間出力Oj、シフトレ
ジスタ33により中間層出力Ojをディレイさせた信号
Oj(t−1)及びOR回路36の出力である出力層か
らの誤差信号により、誤差信号δj+ ,δj- が生成さ
れる。また、学習レートに相当する式(29)〜(3
1)は、図12,13に示す学習定数用のη回路35に
より行われる。
【0097】最後に、誤差信号より新たな結合係数を計
算する部分について説明する。これは前記の式(32)
〜(35)で表せられ、図11に示すAND,インバー
タ,ORゲート構成のゲート回路22により行われる。
このゲート回路22も結合の興奮性・抑制性によって場
合分けしなければならないが、これは図11に示すゲー
ト回路25により行われる。
【0098】
【発明が解決しようとする課題】先願のパルス密度方式
によるニューラルネットワーク回路において、結合係数
を更新する学習プロセスにおける出力層誤差信号を求め
る式(19),(20)及びその実行回路(図12)で
は、出力関数の微係数を求める方法が適切ではないと考
えられる。
【0099】それは、出力層の誤差信号δk´、δk-
を求める式(19),(20)において、δk´を求め
る式(19)では、式中に示すように、Ok成分が重複
し、“OkとOkの論理積”が“Ok”と省略され、δ
- を求める式(20)では、式中に示すようにOk成
分が重複し、“Okの否定とOkの否定の論理積”が
“Okの否定”と省略されている。ニューラルネットワ
ークの学習においては、この影響により学習がうまくい
かず、収束率が低いといった問題を含んでいる。
【0100】この発明では、以上の問題を解決するため
になされたもので、出力層の誤差信号を求める際に、改
良した微係数の演算方式を提案し、学習性能のよいパル
ス密度方式のニューラルネットワークを実現する。
【0101】
【課題を解決するための手段】この発明の信号処理装置
は、教師信号と神経細胞模倣素子出力とにより、生成さ
れる正の誤差信号と負の誤差信号に基づいて結合係数値
を更新する結合更新手段を備え、この結合更新手段を神
経細胞模倣素子に付設して、複数の神経細胞模倣素子を
網状に接続した信号処理装置において、神経細胞模倣素
子出力をmサイクル遅延させる第1の遅延手段と、神経
細胞模倣素子出力をmとは異なるnサイクル遅延させる
第2の遅延手段と、上記第1の遅延手段の出力と第2の
遅延手段の出力の否定との論理積をとる第1の論理積手
段と、上記第1の遅延手段の出力の否定と第2の遅延手
段の出力との論理積をとる第2の論理積手段と、を備
え、上記第1の論理積手段の出力を神経細胞応答関数の
一方の微係数とし、上記第2の論理積手段の出力を神経
細胞応答関数の他方の微係数とし、これら両値に基づき
結合係数の更新を行うことを特徴とする。
【0102】また、この発明の信号処理装置は、教師信
号と神経細胞模倣素子出力とにより、生成される正の誤
差信号と負の誤差信号に基づいて結合係数値を更新する
結合更新手段を備え、この結合更新手段を神経細胞模倣
素子に付設して、複数の神経細胞模倣素子を網状に接続
した信号処理装置において、神経細胞模倣素子出力をm
サイクル遅延させる第1の遅延手段と、神経細胞模倣素
子出力をmとは異なるnサイクル遅延させる第2の遅延
手段と、上記第1の遅延手段の出力と第2の遅延手段の
出力の否定との論理積をとる手段とを備え、この出力を
神経細胞応答関数の微係数として結合係数の更新を行う
ことを特徴とする。
【0103】
【作用】この発明によれば誤差信号を求めるために、結
合係数を更新する際に微係数の演算項の省略がなくな
り、誤差信号を正規に演算することにより、学習収束率
を高くすることができる。
【0104】
【実施例】以下、この発明の実施例につき説明する。こ
の発明は、前述した先願における問題点を解決するため
に、先願のニューラルネットワークの出力層における微
係数を求める式(17),(18)を次の式(36)、
(37)に示すアルゴリズムに基づき微係数を求め、こ
の微係数を用いて誤差信号を求めるものである。
【0105】まず、この発明に関するアルゴリズムにつ
き説明する。この発明の出力層における微係数は上記の
ように次の式(36)、(37)により求める。
【0106】
【数26】
【0107】ここで、Ok(t−m)は、出力層出力の
サイクルディレイ値であり、Ok(t−n)は、出力層
出力Okのnサイクルディレイ値である。但し、mとn
は等しくないとする。これにより、出力層の誤差信号を
求める前述の式(19),(20)は、次の式のように
なる。
【0108】
【数27】
【0109】以上により、前述した先願の式(19),
(20)における“OkとOkの論理積”が“Ok”と
なる、および“Okの否定とOkの否定の論理積”が
“Okの否定”となる演算項の省略がなくなり、従っ
て、出力層の誤差信号が正規に演算されることになる。
【0110】これを実行するこの発明の第1の実施例の
回路を図14に示す。この実施例が、前述した先願の図
12に示す回路と相違する点は、新たに、出力層出力の
ディレイ値を得るためのシフトレジスタ38を追加し、
先願の図12の誤差生成部34を図14の回路39〜4
1に変更したことである。これ以外の機能は同じで、同
一部分には同じ番号を付している。
【0111】図14に示すように、前記式(11)、
(12)の論理和に相当する複数のORゲート構成のゲ
ート回路31からの出力がANDゲートとインバータに
よるゲート回路32に与えられる。このゲート回路32
は前述した式(13)で示した興奮性グループが「1」
でかつ、抑制性グループが「0」の時に出力Okが出力
される。この出力層の出力Okがシフトレジスタ33,
38にそれぞれ当てられる。そして、シフトレジスタ3
3は出力層の出力Okをmサイクルディレイさせた信号
Ok(t−m)を生成し、同じくシフトレジスタ38は
nサイクルディレイさせた信号Ok(t−n)を生成す
る。
【0112】式(36)の微係数のプラス成分f´(n
et)+ をANDとインバータによる論理積回路39で
生成する。式(37)の微係数のマイナス成分f´(n
et)- をANDとインバータによる論理積回路40で
生成する。これらの微分係数と教師信号tkを入力と
し、ANDとインバータによるゲート回路41により式
(38),(39)に示す演算が行われ、出力信号の誤
差信号δk+ ,δk- を生成する。
【0113】この発明の第2の実施例を図15に示す。
この第2の実施例では、出力層における微係数を次の式
(40)とし、出力層の誤差信号を式(41),(4
2)にて求めている。
【0114】
【数28】
【0115】これは、微係数のプラス成分f´(ne
t)+ とマイナス成分f´(net)-を等しいものと
して取り扱い、ANDとインバータによる論理積回路3
9の1つで微係数を生成する。この微分係数と教師信号
tkを入力とし、ANDとインバータによるゲート回路
42により式(41),(42)に示す演算が行われ、
出力信号の誤差信号δk+ ,δk- を生成する。
【0116】この図15に示す第2の実施例は、図14
に示す第1の実施例に比べて回路が少し減少できている
が、このようにして求めた出力層誤差信号δk+ ,δk
- は、前述の第1の実施例と確率的に等しくなり、同じ
機能を有することになる。
【0117】次に、先願(従来方式)とこの発明の特性
との改良の効果を確認するため、簡単な数字認識シミュ
レーションを行った。
【0118】これは、数字認識問題を対象とし、数字パ
ターン‘1’〜‘5’を5種、トータルで25パターン
を学習させる。なお、使用した数字パターンを図16に
示す。この数字パターンについてもう少し詳しくみてみ
る。各数字パターン間の画素パターン相違数を図18に
示す。これは、各パターン間の違いを数量的に表したも
ので、似たパターン間では、小さい値となり、異なった
パターン間では大きい値をとる。例えば、図18の第1
行のパターン番号0、即ち図16の‘1’という数字パ
ターンは、列のパターン番号[5],[10],[1
5],[20]では、同じ‘1’のパターンであるた
め、パターンは似ており、値も小さい。ところが、これ
らの列以外の‘2’〜‘5’のパターンとはパターンが
異なるため、大きな値を持っている。
【0119】数字認識をニューラルネットワークで実行
させると、先ずこれらの各パターン間の特徴をニューラ
ルネットワークが学習し、ニューラルネットワーク内に
取り込むことによって、少々のノイズ等の外乱があって
も、‘1’〜‘5’のパターンを正しく認識できるよう
になることになる。
【0120】使用したニューラルネットワーク構成は、
3層階層型ニューラルネットワークとし、、入力階層は
64ニューロンで、これは数字パターン8×8画素に対
応する。各画素と入力ニューロンナンバーの対応を図1
7に示す。中間層は、4〜32ニューロン、出力層は、
5ニューロンとし、これは数字パターン‘1’〜‘5’
に対応する。試行回数は100回とする。
【0121】シミュレーション結果として、試行回数1
00回のうち、学習が収束したすなわち数字25パター
ンを全て、‘1’〜‘5’に正しく認識した試行回数を
図19及び図20に示す。なお、ここでは、試行回数を
100回としているので、成功回数がそのまま収束率
(%)となる。
【0122】図19及び図20において、微分項を正し
く演算していると考えられるこの発明の方式では、従来
方式よりかなり学習収束率が高くなっており、誤差生成
方式の効果が顕著に表れている。また、両方式は、中間
層ニューロン数が多くなるほど収束率は高い。これは、
このような中間層ニューロン数では、ニューロンが多く
なるほど、即ち、ニューロン間の結合数が増えるにつ
れ、ニューラルネットワークに取り込む情報の量が多く
なるため、より性能よくパターン認識が行えるためと考
えられる。次に、以上のシミュレーション結果をニュー
ロ特性から考察してみる。
【0123】ニューラルネットワークのニューロンの出
力関数として、一般的なシグモイド関数(net)とそ
の微分係数f´(net)は図3に示した通りである。
図3よりf(net)はnet=0でf(net)=
0.5をとり、net値が大きくなるにつれ、増加する
ような関数である。その微分f´(net)はnet=
0でMax.値f´(net)=0.25をとり、ne
tが0から大きく或いは小さくなるにつれ小さくなるよ
うな曲線となる。
【0124】パルス密度ニューロの出力特性と微分特性
を図21に示す。これは、興奮性入力4、抑制性入力2
のパルスニューロ特性を示しており、このときnet値
は、増加関数ではあるが、図3のシグモイド関数とは形
状が異なる。
【0125】図21には、従来例の出力関数の微係数f
´(net)+ 及びf´(net)- を示す。これは、
従来方式の出力層の誤差信号を求める式(19),(2
0)から微分項プラス成分はf´(net)+ =f(n
et)で右下がり曲線で、一方、微分項マイナス成分は
f´(net)- ={1−f(net)}とみなされ、
右下がり曲線となる。
【0126】これに比べ、従来方式を改良したこの発明
による方式では、式(38),(39)及び式(4
1),(42)より、f´(net)+ =f´(ne
t)- =f(net)・{1−f(net)}とみなせ
るため、図21に示すように凸形となり、シグモイド曲
線の場合の微分特性と近似していることがわかる。従っ
て、これにより数字認識のシミュレーション結果もこの
発明による方式の方が学習収束率が高く、有効であるこ
とがわかる。
【0127】
【発明の効果】以上説明したように、この発明によれ
ば、結合係数を更新する際に微係数の演算項の省略がな
くなり、誤差信号が正規に演算され、学習収束率を高く
することができる。
【図面の簡単な説明】
【図1】神経細胞ユニットの模式図である。
【図2】ニューラルネットワークの模式図である。
【図3】シグモイド関数を示すグラフである。
【図4】フォワードプロセスを説明する模式図である。
【図5】学習プロセスを説明する模式図である。
【図6】ニューラルネットワークに相当する電気回路図
である。
【図7】単一神経細胞に相当する電気回路図である。
【図8】シナプス回路のブロック回路図である。
【図9】細胞体回路のブロック図である。
【図10】パルス密度方式における1つのニューロン素
子のフォワード処理の様子を示す模式図である。
【図11】ニューロンのシナプスに相当する部分の回路
示すブロック図である。
【図12】出力層での誤差信号を生成する回路の論理回
路図である。
【図13】中間層での誤差信号を生成する回路の論理回
路図である。
【図14】この発明の第1の実施例を示すブロック回路
図である。
【図15】この発明の第2の実施例を示すブロック回路
図である。
【図16】数字認識シミュレーションに用いる数字パタ
ーン例を示す模式図である。
【図17】各画素とニューロンナンバーの対応を示す図
である。
【図18】各数字パターン間の画素パターン相違数を示
す図である。
【図19】中間層ニューロン数と収束率との関係を示す
図である。
【図20】中間層ニューロン数と収束率との関係を示す
図である。
【図21】出力関数の微係数を示す図である。
【符号の説明】
31 ゲート回路 32 ゲート回路 33 シフトレジスタ(遅延手段) 38 シフトレジスタ(遅延手段) 39 論理積回路 40 論理積回路 41 ゲート回路 42 ゲート回路
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成5年11月17日
【手続補正1】
【補正対象書類名】明細書
【補正対象項目名】0004
【補正方法】変更
【補正内容】
【0004】図1は、一つのニューロンのモデル(神経
細胞ユニット)を表すもので、他のニューロンから入力
を受ける部分、入力を一定の規則で変換する部分、結果
を出力する部分からなる。他のニューロンとの結合部に
はそれぞれ可変の重み“Wji”を付け、結合の強さを
表している。この値を変えるとネットワークの構造が変
わる。ネットワークの学習とはこの値を変えることであ
る。
【手続補正2】
【補正対象書類名】明細書
【補正対象項目名】0010
【補正方法】変更
【補正内容】
【0010】今、自分のニューロンがj番目であると
し、i番目のニューロンの出力をOiとすると、これに
結合係数Wjiを掛けWji・Oiが自分のニューロン
への入力となる。各ニューロンは多数のニューロンと結
合しているので、それらのニューロンに対するWji・
Oiを足し合わせた結果であるΣWji・Oiが、自分
のニューロンへの入力となる。これを内部電位と言い、
次式で示される。
【手続補正3】
【補正対象書類名】明細書
【補正対象項目名】0011
【補正方法】変更
【補正内容】
【0011】
【数1】netj =ΣWji・Oi … (1)
【手続補正4】
【補正対象書類名】明細書
【補正対象項目名】0015
【補正方法】変更
【補正内容】
【0015】
【数3】Oj=f(netj ) =f(ΣWji・Oi) … (3)
【手続補正5】
【補正対象書類名】明細書
【補正対象項目名】0021
【補正方法】変更
【補正内容】
【0021】
【数5】ΔpWkj∝−ЭE/ЭWkj … (5)
【手続補正6】
【補正対象書類名】明細書
【補正対象項目名】0029
【補正方法】変更
【補正内容】
【0029】
【数9】 ΔWji(t+1)=η・δpj・Opi+α・ΔWji(t) … (9)
【手続補正7】
【補正対象書類名】明細書
【補正対象項目名】0049
【補正方法】変更
【補正内容】
【0049】まず、「0」,「1」に2値化され、パル
ス密度で表現された入力Oiと結合係数Wjiとの論理
積(AND)をシナプスごとに求める。これは、前記式
(1)のWji・Oiに相当する。このAND回路の出
力のパルス密度は、確率的に入力信号のパルス密度と結
合係数のパルス密度との積となる。
【手続補正8】
【補正対象書類名】明細書
【補正対象項目名】0063
【補正方法】変更
【補正内容】
【0063】次に、式(7)に示すように、これらの誤
差信号と出力関数f(net)の一階微分であるf´
(net)との積を求め、出力層における誤差信号を求
める。一般に、学習時における誤差信号の演算には、出
力信号を内部電位で微分した微係数が必要となる。前述
のBPアルゴリズムでは出力関数f(net)として、
シグモイド関数を用いた場合、その一階微分f´(ne
t)は式(16)で示される。
【手続補正9】
【補正対象書類名】明細書
【補正対象項目名】0068
【補正方法】変更
【補正内容】
【0068】
【数15】
【手続補正10】
【補正対象書類名】明細書
【補正対象項目名】0094
【補正方法】変更
【補正内容】
【0094】次に図11ないし図13を参照して、以上
のアルゴリズムに基づく実際の回路構成を説明する。ニ
ューラルネットワークの構成は図2と同様である。図1
1は、ニューロンのシナプスに相当する部分の回路を示
す図で、図12は、出力層のニューロンの細胞体と出力
層の出力と教師信号から出力層における誤差信号を求め
る回路を示す図である。また、図13は、中間層のニュ
ーロンの細胞体と出力層における誤差信号を集め、中間
層における誤差信号を求める部分の回路を示す図であ
る。これらの3つの回路を図2のようにネットワークに
することによって、自己学習が可能なデジタル式のニュ
ーラルネットワーク回路が実現できる。
【手続補正11】
【補正対象書類名】明細書
【補正対象項目名】0095
【補正方法】変更
【補正内容】
【0095】まず、図11について説明する。シナプス
の結合係数はシフトレジスタ21に保存しておく。端子
21Aがデータの取り出し口で、端子21Bがデータの
入り口である。これはシフトレジスタと同様の機能を持
つものであれば、その他のもの、例えば、RAMとアド
レスジュネレータ等を用いてもよい。シフトレジスタ2
1を備えた回路22は、前記の式(11),(12)の
(Oi∩Wji)を実行する回路で、入力信号と結合係
数とのANDをとっている。この出力は結合が興奮性か
抑制性かによってグループ分けしなければならないが、
あらかじめ各々のグループへの出力O+ ,O- を用意
し、どちらのグループに出すのかを切り換えるようにし
た方が汎用性が高い。このため、結合が興奮性か抑制性
かを表すビットをメモリ23に保存しておき、その情報
を用いて切り換えゲート回路24により信号を切り換え
る。また、図12,13に示すように各入力を処理する
前記の式(11),(12)の論理和に相当する複数の
ORゲート構成のゲート回路31が設けられている。更
に同図に示すように式(13)で示した興奮性グループ
が「1」でかつ、抑制性グループが「0」の時のみ出力
を出すANDゲートとインバータによるゲート回路32
が設けられている。
【手続補正12】
【補正対象書類名】明細書
【補正対象項目名】0096
【補正方法】変更
【補正内容】
【0096】次に、誤差信号について説明する。図12
における回路34は、出力層での誤差信号を生成する回
路を示す図で、AND(論理積),インバータの組み合
わせによる論理回路であり、前記式(19),(20)
に相当する。即ち、出力層からの出力Ok、教師信号t
k、及びシフトレジスタ33により出力層出力Okをデ
ィレイさせた信号Ok(t−1)により出力層における
誤差信号δk+ ,δk- を生成する。また、中間層にお
ける誤差信号を求める前記の式(21)〜(24)は、
図11中に示すANDゲート構成のゲート回路26によ
り行われ、プラス成分、マイナス成分に応じた出力δ
+ ,δ- が得られる。このように結合が興奮性か抑制性
かで用いる誤差信号が異なるので、その場合分けを行う
必要があるが、この場合分けはメモリ23に記憶された
興奮性か抑制性かの情報と、誤差信号のδ+ ,δ- 信号
に応じて、AND,ORゲート構成のゲート回路25に
より行われる。また、誤差信号を集める前記の演算式
(25),(26)は図13に示すORゲート構成のゲ
ート回路36で行われる。中間層における誤差信号δj
+ ,δj- を求める式(27),(28)を実行する回
路が図13における回路37で中間出力Oj、シフトレ
ジスタ33により中間層出力Ojをディレイさせた信号
Oj(t−1)及びOR回路36の出力である出力層か
らの誤差信号により、誤差信号δj+ ,δj- が生成さ
れる。また、学習レートに相当する式(29)〜(3
1)は、図12,13に示す学習定数用のη回路35に
より行われる。
【手続補正13】
【補正対象書類名】明細書
【補正対象項目名】0097
【補正方法】変更
【補正内容】
【0097】最後に、誤差信号より新たな結合係数を計
算する部分について説明する。これは前記の式(32)
〜(35)で表せられ、図11に示すAND,インバー
タ,ORゲート構成のゲート回路27により行われる。
このゲート回路27も結合の興奮性・抑制性によって場
合分けしなければならないが、これは図11に示すゲー
ト回路25により行われる。
【手続補正14】
【補正対象書類名】明細書
【補正対象項目名】0099
【補正方法】変更
【補正内容】
【0099】それは、出力層の誤差信号δk+ 、δk-
を求める式(19),(20)において、δk+ を求め
る式(19)では、式中に示すように、Okの否定成分
が重複し、“Okの否定とOkの否定の論理積”が“O
kの否定”と省略され、δk- を求める式(20)で
は、式中に示すようにOk成分が重複し、“OkとOk
の論理積”が“Ok”と省略されている。ニューラルネ
ットワークの学習においては、この影響により学習がう
まくいかず、収束率が低いといった問題を含んでいる。
【手続補正15】
【補正対象書類名】明細書
【補正対象項目名】0107
【補正方法】変更
【補正内容】
【0107】ここで、Ok(t−m)は、出力層出力O
kのmサイクルディレイ値であり、Ok(t−n)は、
出力層出力Okのnサイクルディレイ値である。但し、
mとnは等しくないとする。これにより、出力層の誤差
信号を求める前述の式(19),(20)は、次の式の
ようになる。
【手続補正16】
【補正対象書類名】明細書
【補正対象項目名】0109
【補正方法】変更
【補正内容】
【0109】以上により、前述した先願の式(19),
(20)における“Okの否定とOkの否定の論理積”
が“Okの否定”となる、および“OkとOkの論理
積”が“Ok”となる演算項の省略がなくなり、従っ
て、出力層の誤差信号が正規に演算されることになる。
【手続補正17】
【補正対象書類名】明細書
【補正対象項目名】0121
【補正方法】変更
【補正内容】
【0121】シミュレーション結果として、試行回数1
00回のうち、学習が収束したすなわち数字25パター
ンを全て、‘1’〜‘5’に正しく認識した成功回数を
図19及び図20に示す。なお、ここでは、試行回数を
100回としているので、成功回数がそのまま収束率
(%)となる。
【手続補正18】
【補正対象書類名】明細書
【補正対象項目名】0124
【補正方法】変更
【補正内容】
【0124】パルス密度ニューロの出力特性と微分特性
を図21に示す。これは、興奮性入力4、抑制性入力2
のパルスニューロ特性を示しており、このときnet値
は、−2≦net≦4の値をとる。このとき出力値f
(net)は、増加関数ではあるが、図3のシグモイド
関数とは形状が異なる。
【手続補正19】
【補正対象書類名】明細書
【補正対象項目名】0125
【補正方法】変更
【補正内容】
【0125】図21には、従来例の出力関数の微係数f
´(net)+ 及びf´(net)- を示す。これは、
従来方式の出力層の誤差信号を求める式(19),(2
0)から微分項プラス成分はf´(net)+ =f(n
et)で右上がり曲線で、一方、微分項マイナス成分は
f´(net)- ={1−f(net)}とみなされ、
右下がり曲線となる。

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 教師信号と神経細胞模倣素子出力とによ
    り、生成される正の誤差信号と負の誤差信号に基づいて
    結合係数値を更新する結合更新手段を備え、この結合更
    新手段を神経細胞模倣素子に付設して、複数の神経細胞
    模倣素子を網状に接続した信号処理装置において、神経
    細胞模倣素子出力をmサイクル遅延させる第1の遅延手
    段と、神経細胞模倣素子出力をmとは異なるnサイクル
    遅延させる第2の遅延手段と、上記第1の遅延手段の出
    力と第2の遅延手段の出力の否定との論理積をとる第1
    の論理積手段と、上記第1の遅延手段の出力の否定と第
    2の遅延手段の出力との論理積をとる第2の論理積手段
    と、を備え、上記第1の論理積手段の出力を神経細胞応
    答関数の一方の微係数とし、上記第2の論理積手段の出
    力を神経細胞応答関数の他方の微係数とし、これら両値
    に基づき結合係数の更新を行うことを特徴とする信号処
    理装置。
  2. 【請求項2】 教師信号と神経細胞模倣素子出力とによ
    り、生成される正の誤差信号と負の誤差信号に基づいて
    結合係数値を更新する結合更新手段を備え、この結合更
    新手段を神経細胞模倣素子に付設して、複数の神経細胞
    模倣素子を網状に接続した信号処理装置において、神経
    細胞模倣素子出力をmサイクル遅延させる第1の遅延手
    段と、神経細胞模倣素子出力をmとは異なるnサイクル
    遅延させる第2の遅延手段と、上記第1の遅延手段の出
    力と第2の遅延手段の出力の否定との論理積をとる手段
    とを備え、この出力を神経細胞応答関数の微係数として
    結合係数の更新を行うことを特徴とする信号処理装置。
JP5257348A 1993-10-14 1993-10-14 信号処理装置 Pending JPH07114524A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP5257348A JPH07114524A (ja) 1993-10-14 1993-10-14 信号処理装置
US08/322,498 US5630023A (en) 1993-10-14 1994-10-14 Signal processor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5257348A JPH07114524A (ja) 1993-10-14 1993-10-14 信号処理装置

Publications (1)

Publication Number Publication Date
JPH07114524A true JPH07114524A (ja) 1995-05-02

Family

ID=17305135

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5257348A Pending JPH07114524A (ja) 1993-10-14 1993-10-14 信号処理装置

Country Status (2)

Country Link
US (1) US5630023A (ja)
JP (1) JPH07114524A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002150259A (ja) * 2000-11-06 2002-05-24 Denso Corp ニューロン、及び当該ニューロンを用いて構成された階層型ニューラルネットワーク
US8775346B2 (en) 2012-01-20 2014-07-08 Panasonic Corporation Learning method of neural network circuit
US8965821B2 (en) 2012-01-23 2015-02-24 Panasonic Intellectual Property Management Co., Ltd. Learning method of neural network circuit
JP2015072282A (ja) * 2012-02-01 2015-04-16 アフトン・ケミカル・コーポレーションAfton Chemical Corporation 潤滑剤廃棄間隔を定めるシステム及び方法
US9818057B2 (en) 2013-07-04 2017-11-14 Panasonic Intellectual Property Management Co., Ltd. Neural network circuit and learning method thereof

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19838654C1 (de) * 1998-08-25 1999-11-25 Siemens Ag Verfahren zum Trainieren eines neuronalen Netzes, Verfahren zur Klassifikation einer Folge von Eingangsgrößen unter Verwendung eines neuronalen Netzes, neuronales Netz und Anordnung zum Trainieren eines neuronalen Netzes
JP4392089B2 (ja) 1999-05-27 2009-12-24 株式会社デンソー ニューロン、当該ニューロンを用いて構成された階層型ニューラルネットワーク及び当該ニューロン内部での乗算処理に用いられる乗算回路
US7878962B2 (en) * 2005-05-03 2011-02-01 Philip Morris Usa Inc. Cigarettes and filter subassemblies with squeezable flavor capsule and methods of manufacture
JP2007074866A (ja) * 2005-09-08 2007-03-22 Fujitsu Ltd 誤動作防止装置
US10410117B2 (en) 2008-09-21 2019-09-10 Brainchip, Inc. Method and a system for creating dynamic neural function libraries
US9015093B1 (en) 2010-10-26 2015-04-21 Michael Lamport Commons Intelligent control with hierarchical stacked neural networks
US8775341B1 (en) 2010-10-26 2014-07-08 Michael Lamport Commons Intelligent control with hierarchical stacked neural networks
US8473439B2 (en) 2010-12-08 2013-06-25 International Business Machines Corporation Integrate and fire electronic neurons
US11521070B2 (en) * 2015-10-29 2022-12-06 Preferred Networks, Inc. Information processing device and information processing method
US10762891B2 (en) * 2017-02-10 2020-09-01 Synaptics Incorporated Binary and multi-class classification systems and methods using connectionist temporal classification
US11853884B2 (en) * 2017-02-10 2023-12-26 Synaptics Incorporated Many or one detection classification systems and methods
US11100932B2 (en) * 2017-02-10 2021-08-24 Synaptics Incorporated Robust start-end point detection algorithm using neural network
US10762417B2 (en) * 2017-02-10 2020-09-01 Synaptics Incorporated Efficient connectionist temporal classification for binary classification
US11087213B2 (en) * 2017-02-10 2021-08-10 Synaptics Incorporated Binary and multi-class classification systems and methods using one spike connectionist temporal classification
US11080600B2 (en) * 2017-02-10 2021-08-03 Synaptics Incorporated Recurrent neural network based acoustic event classification using complement rule
US10762427B2 (en) * 2017-03-01 2020-09-01 Synaptics Incorporated Connectionist temporal classification using segmented labeled sequence data

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4737929A (en) * 1986-04-14 1988-04-12 American Telephone And Telegraph Company, At&T Bell Laboratories Highly parallel computation network employing a binary-valued T matrix and single output amplifiers
US5167006A (en) * 1989-12-29 1992-11-24 Ricoh Company, Ltd. Neuron unit, neural network and signal processing method
JPH05307624A (ja) * 1991-09-05 1993-11-19 Ricoh Co Ltd 信号処理装置
JPH05118087A (ja) * 1991-10-25 1993-05-14 Fudo Constr Co Ltd プレキヤストコンクリート梁材
BE1005693A3 (fr) * 1992-02-05 1993-12-21 Solvay Nouveaux materiaux plastiques formes de copolymeres heterogenes de fluorure de vinylidene et de chlortrifluorethylene, utilisation et procede de fabrication.

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002150259A (ja) * 2000-11-06 2002-05-24 Denso Corp ニューロン、及び当該ニューロンを用いて構成された階層型ニューラルネットワーク
US8775346B2 (en) 2012-01-20 2014-07-08 Panasonic Corporation Learning method of neural network circuit
US8965821B2 (en) 2012-01-23 2015-02-24 Panasonic Intellectual Property Management Co., Ltd. Learning method of neural network circuit
JP2015072282A (ja) * 2012-02-01 2015-04-16 アフトン・ケミカル・コーポレーションAfton Chemical Corporation 潤滑剤廃棄間隔を定めるシステム及び方法
US9818057B2 (en) 2013-07-04 2017-11-14 Panasonic Intellectual Property Management Co., Ltd. Neural network circuit and learning method thereof

Also Published As

Publication number Publication date
US5630023A (en) 1997-05-13

Similar Documents

Publication Publication Date Title
JPH07114524A (ja) 信号処理装置
Ahson Petri net models of fuzzy neural networks
JP2747104B2 (ja) ニューラルネットワーク
Yam et al. Extended least squares based algorithm for training feedforward networks
Chakroborty et al. Calibrating the membership functions of the fuzzy inference system: instantiated by car-following data
JPH07111090A (ja) 信号処理装置
JP3508783B2 (ja) パルス密度型信号処理回路網における結合係数更新方法並びに結合係数更新装置
JPH09185596A (ja) パルス密度型信号処理回路網における結合係数更新方法
JP4181837B2 (ja) 演算回路およびこれを用いたニューラルネットワーク
JPH05165987A (ja) 信号処理装置
JPH07175773A (ja) 信号処理回路網における教師信号付与方法
JP2612640B2 (ja) 信号処理回路、信号処理回路網、信号処理装置及び信号処理方法
JP3276367B2 (ja) 神経細胞回路網
JPH096743A (ja) パルス密度型信号処理回路網における結合係数更新方法並びに結合係数更新装置
JPH07182433A (ja) 神経回路の時系列学習方法
JPH05307624A (ja) 信号処理装置
Tang et al. A model of neurons with unidirectional linear response
JPH0737016A (ja) 信号処理回路網における結合係数符号処理方法及びその装置
AU742285B2 (en) Method of learning binary system
JPH04112355A (ja) 自己学習型アナログ方式ニューロン回路
JP3338713B2 (ja) 信号処理装置
JPH05217010A (ja) 信号処理装置
JPH05108594A (ja) 信号処理装置
JP2607351B2 (ja) 多層パーセプトロンの神経回路網の効率的な学習のための誤差信号の発生方法
Hozumi et al. Multiple-valued logic design using multiple-valued EXOR