JPH07115184A - 積層型固体撮像装置及びその製造方法 - Google Patents

積層型固体撮像装置及びその製造方法

Info

Publication number
JPH07115184A
JPH07115184A JP6174292A JP17429294A JPH07115184A JP H07115184 A JPH07115184 A JP H07115184A JP 6174292 A JP6174292 A JP 6174292A JP 17429294 A JP17429294 A JP 17429294A JP H07115184 A JPH07115184 A JP H07115184A
Authority
JP
Japan
Prior art keywords
layer
imaging device
state imaging
stacked solid
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6174292A
Other languages
English (en)
Inventor
Hiraki Kozuka
開 小塚
Shigetoshi Sugawa
成利 須川
Hisae Shimizu
久恵 清水
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP6174292A priority Critical patent/JPH07115184A/ja
Priority to US08/288,546 priority patent/US5481124A/en
Publication of JPH07115184A publication Critical patent/JPH07115184A/ja
Priority to US08/541,179 priority patent/US5677201A/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/10—Integrated devices
    • H10F39/12—Image sensors
    • H10F39/191—Photoconductor image sensors
    • H10F39/194—Photoconductor image sensors having arrangements for blooming suppression
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/10—Integrated devices
    • H10F39/12—Image sensors
    • H10F39/197—Bipolar transistor image sensors

Landscapes

  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

(57)【要約】 【目的】 積層型固体撮像装置における高感度化と低残
像化の両立と低クロストーク化を実現する。 【構成】 電気的信号を蓄積する蓄積部６０２と、電気
的信号を読み出すための読み出し手段６０３と、前記蓄
積部に接続して形成された接続体６０５と、キャリア増
倍層６０７、光吸収層６０８、第２導電型の電荷注入阻
止層６０９、を積層して構成される非単結晶半導体から
なる光導電膜を有し、前記接続体６０５は第２導電型半
導体層６０５−２で周囲を覆われた、真性、もしくは低
不純物濃度を有する第１導電型の半導体層６０５−１を
有する積層型固体撮像装置及び該積層型固体撮像装置の
製造方法。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、積層型固体撮像装置及
びその製造方法に関し、更に詳しくは基板上に光導電膜
を有する積層型固体撮像装置及びその製造方法に関す
る。
【０００２】
【従来の技術】近年、半導体を利用した固体撮像装置の
普及が拡大している。それに伴って、より高性能で低価
格の固体撮像装置が要求されている。
【０００３】固体撮像装置としては、例えばＣＣＤやＭ
ＯＳ型固体撮像装置が知られている。このような固体撮
像装置は受光素子部、信号電荷蓄積部、信号読み出し回
路、主走査回路、信号処理回路等の周辺回路を同一の半
導体基板に形成したものが多い。
【０００４】これらの固体撮像装置においては残像、画
素間クロストークという性能面では比較的良好な特性が
得られている。しかしながら、高精細化に伴って、１画
素あたりの受光面積は小さくなる。すなわち、単位面積
あたりの受光面積、つまり実効的な開口率が低下する。
このため、充分な感度を得難くなるという問題が生ずる
場合がある。
【０００５】そこで、更なる高感度化のために、上記し
たような回路（半導体回路）が形成された半導体基板上
に光導電膜を受光素子として形成し、実質的な開口率を
向上させることが提案されている（例えば、特開昭４９
−９１１１６号公報、特開昭５１−１０７１５号公
報）。このような構成の固体撮像装置を積層型固体撮像
装置と称する。
【０００６】積層型固体撮像装置の一例を図３に示す。
図３は積層型固体撮像装置の模式的切断面図である。
【０００７】図３において、１はｐ型シリコン基板、２
は垂直ＣＣＤ、３はｎ型カソード層、４は転送ゲート電
極、５は層間絶縁膜、６は第１画素電極、７は第２画素
電極、８は光導電膜、９は透明電極である。
【０００８】図３に示される例はｐ型シリコン基板上に
インターライン転送型ＣＣＤ撮像素子が形成されてい
る。ｎ型カソード層３は信号電荷を蓄積する蓄積ダイオ
ードを構成し、該蓄積ダイオードの列に隣接してｎ型の
埋め込みチャネルＣＣＤからなる垂直ＣＣＤ２が形成さ
れる。蓄積ダイオードのｎ型カソード層には第１画素電
極が接続され、該第１画素電極には第２画素電極７が接
続される。
【０００９】第２画素電極７上には光導電膜８を介して
透明導電膜９が形成されている。透明導電膜９と第２画
素電極７との間に挟まれた光導電膜８が光電変換部とな
る。
【００１０】転送ゲート電極４はポリシリコンなどで形
成され、蓄積ダイオードからＣＣＤチャネルへの電荷転
送を行う。
【００１１】又、各電極などの不要な短絡を防ぐために
層間絶縁膜５が設けられる。
【００１２】図３に示されるように、積層型固体撮像装
置においては、基板中に形成されたｎ型カソード（蓄積
部）３と光導電膜８とは画素電極６、７で接続する構成
のものが一般的である。
【００１３】図３に見られるような構成の積層型固体撮
像装置においては、開口率をほぼ１００％とすることが
できる。そのため、この構成の装置は感度向上という面
からは積層型でない固体撮像装置に較べて有利である。
【００１４】しかしながら、例えば２００万画素を越え
た超高精細な固体撮像装置を実現するにはそれはまだ感
度が充分とはいえない。
【００１５】しかも、隣接する画素電極間距離が小さく
なるため画素間のクロストークが大きくなるという問題
や光導電膜の容量に起因する容量性残像の問題が生じる
場合がある。このような問題は、より高画質な画像を得
る上では要求される性能に対して充分な性能を有してい
るとは言えない場合がある。
【００１６】上記したような問題を解決するための積層
型固体撮像装置が提案されている。
【００１７】例えば、画素間クロストークを低減するた
めに、画素電極間にクロストーク防止用の制御電極を設
けることが特開平４−３０５７７号公報に記載されてい
る。
【００１８】また、容量性残像の低減のため、画素電極
と信号電荷蓄積ダイオードの第１導電型層（たとえばｎ
型半導体層）の間を接続する接続導体を第１導電型半導
体により構成し、且つ前記接続導体の側面から蓄積ダイ
オードの第１導電型不純物層表面を伝って第２導電型チ
ャネルストッパ層（たとえばｐ型半導体層）に達する第
２導電層を設けることが特開昭６３−６６９６５号公報
に記載されている。
【００１９】又、光導電領域としてキャリア増倍機能を
有する、高速応答性に優れた高感度の光電変換装置が特
開平３−２７８４８２号公報に記載されている。
【００２０】更に、キャリア増倍機能を有する光導電領
域と蓄積容量部とを半導体、または金属の接続体を用い
て接続した積層型固体撮像装置が特開平５−１９８７８
７号公報に記載されている。
【００２１】
【発明が解決しようとする課題】しかしながら、上記に
取り上げた各固体撮像装置においても、残像特性、画素
間クロストークの低減についてはまだ改善の余地が残さ
れている。
【００２２】残像特性の改善には容量性残像を低減する
ことが有効である。容量性残像を低減するためには、光
導電膜から蓄積容量部に至るまでを完全空乏化すること
が望ましい。
【００２３】しかしながら上記した特開平４−３０５７
７号公報、特開平３−２７８４８２号公報、特開平５−
１９８７８７号公報に記載される積層型固体撮像装置に
おいては、金属電極または高濃度に不純物を含有する半
導体層を介して光導電膜と蓄積容量部とを電気的に接続
しており、完全空乏化するという思想は見出せず、容量
性残像の問題は解決の余地がある。
【００２４】また特開昭６３−６６９６５号に示される
積層型固体撮像装置は図４に示されるような模式的断面
図を有することが示されている。
【００２５】図４において、図３に示される引出し番号
と同じ引出し番号の部分は図３に示される引出し番号と
同じ部材を示す。
【００２６】また、図４において、１０はｐ型ａ−Ｓｉ
（アモルファスシリコン）層、１１はｎ型単結晶Ｓｉウ
ィスカー（接続導体）、１２はｎ型ａ−Ｓｉ電極（画素
電極）、１３はアンドープａ−Ｓｉ層（光導電膜）、１
４はｐ型ａ−ＳｉＣ膜、１５はｐ+ 型のチャネルストッ
パー層である。
【００２７】前述したように、ｎ型ａ−Ｓｉ電極１２と
信号電荷蓄積ダイオードの第１導電型層であるｎ型カソ
ード層３との間を接続する接続導体をｎ型単結晶Ｓｉウ
ィスカー１１で形成し、該ｎ型単結晶Ｓｉウィスカー１
１の側面にｐ型ａ−Ｓｉ層１０が設けられている。ｐ型
ａ−Ｓｉ層１０は更にｐ+ 型チャネルストッパーに接続
されている。
【００２８】しかしながら、図４に示される光電変換装
置においては、実質的な開口率の向上のためにｎ型ａ−
Ｓｉ電極を画素電極として用いているがｎ型ａ−Ｓｉの
面積は蓄積ダイオードに接続される接続導体の接続部の
面積よりも大きい。従って、光導電膜上の透明電極にバ
イアス電圧を印加した場合の電界分布を考えると画素電
極の面積全体にわたって光導電膜を空乏化し、かつ、画
素電極に至った光キャリアを画素電極の横方向に輸送し
て蓄積容量部である蓄積ダイオードに至らせることは非
常に難しく、残像は低減するものの、まだ改善の余地が
ある。
【００２９】更に、特開昭６３−６６９６５号公報にお
いては、接続導体の単結晶ウィスカーをＣＣＤを形成し
た後に気相−液相−同相成長法（ＶＬＳ法）によって形
成している。この製造方法は、下地回路に対するプロセ
ス温度の制約があるので、接続導体を低欠陥で形成する
ために高温プロセスを用いることができない。
【００３０】従って、特開昭６３−６６９６５号に記載
される製造方法では接続導体の欠陥を充分に低減するこ
とは難しく、結果として、残像特性も改善の余地はあ
る。
【００３１】また、図３や図４に示されるようなあるい
は前記したような積層型固体撮像装置においては、より
一層の単位面積あたりの画素数の増加、つまりより一層
の高密度化にともなって、画素間距離が小さくなるため
隣接画素とのクロストークの問題が生ずる場合がある。
【００３２】加えて、画素電極面積が下地回路の蓄積容
量部の面接と実質的に同じ面積を有する積層型固体撮像
装置においても、画素間の光導電膜と絶縁膜との界面欠
陥を介しての画素間リークの問題のために充分な特性が
得られない場合がある。
【００３３】このように、積層型固体撮像装置の容量性
残像の低減、画素間クロストークの低減を同時に達成す
ることは難しく、積層型固体撮像装置の実用化はまだ改
善の余地が残されている。
【００３４】［発明の目的］本発明は上記問題点に鑑み
て成されたものであり、低残像化と画素間クロストーク
の低減を実現した積層型固体撮像装置及びその製造方法
を提供することを目的とする。
【００３５】また本発明は、高感度で高画質な撮像が可
能な積層型固体撮像装置及びその製造方法を提供するこ
とを目的とする。
【００３６】更に本発明は光導電膜から蓄積容量部に至
るまで電界が均一に印加されて空乏化状態が実現可能な
積層型固体撮像装置及びその製造方法を提供することを
目的とする。
【００３７】加えて本発明はキャリア輸送を担う接続体
を低欠陥で製造することが可能な積層型固体撮像装置の
製造方法を提供することを目的とする。
【００３８】又、本発明は電気的信号を蓄積する蓄積部
と電気的信号を読み出すための読み出し手段を有する半
導体回路基板と、前記蓄積部の少なくとも一部分を除い
て前記半導体回路基板上に形成された絶縁層と、前記蓄
積部に接続して形成された接続体と、前記絶縁層と前記
接続体上に積層された光導電膜とを有し、上記光導電膜
は、キャリア増倍層、光吸収層、第２導電型の電荷注入
阻止層、を積層して構成される非単結晶半導体を有し、
前記接続体は第２導電型の第２半導体領域で周囲を覆わ
れた真性、もしくは低不純物濃度を有する第１導電型の
第２半導体領域を有する積層型固体撮像装置を提供する
ことを目的とする。
【００３９】加えて、本発明は電気的信号を蓄積する蓄
積部と電気的信号を読み出すための読み出し手段を有す
る半導体回路基板と、前記蓄積部の少なくとも一部分を
除して前記半導体回路基板上に形成された絶縁層と前記
蓄積部に接続して形成された接続体と、前記接続体上に
積層された光導電膜とを有し、該光導電膜はキャリア増
倍層、光吸収層、第２導電型の電荷注入阻止層を積層し
て構成される非単結晶半導体を有し、前記接続体は導電
性材料で周囲を覆われた真性、もしくは低不純物濃度を
有する第１導電型の第１半導体領域を有する積層型固体
撮像装置を提供することを目的とする。
【００４０】加えて本発明は、電気的信号を蓄積する蓄
積部と電気的信号を読み出すための読み出し手段の少な
くとも一部を有する半導体回路基体上の前記蓄積部上に
真性又は低不純物濃度の第１の導電型の第１半導体領
域、を形成する工程、該第１の半導体領域の周囲に第２
の導電型の第２半導体領域を形成する工程、該第１半導
体領域と該第２半導体領域上に光導電膜、該光導電膜は
キャリア増倍層、光吸収層、電荷注入阻止層を有する、
を形成する工程とを有する積層型固体撮像装置の製造方
法を提供することを目的とする。
【００４１】更に本発明は、電気的信号を蓄積する蓄積
部と電気的信号を読み出すための読み出し手段の少なく
とも一部を有する半導体回路基体上の前記蓄積部上に真
性又は低不純物濃度の第１の導電型の第１半導体領域を
形成する工程、該第１の半導体領域の周囲に導電性材料
を形成する工程、該第１半導体領域と該導電性材料上に
光導電膜、該光導電膜はキャリア増倍層、光吸収層、電
荷注入阻止層を有する、を形成する工程とを有する積層
型固体撮像装置の製造方法を提供することを目的とす
る。
【００４２】
【課題を解決するための手段及び作用】上記目的を達成
する本発明の積層型固体撮像装置及びその製造方法につ
いて詳述する。
【００４３】本発明は半導体基体と光導電膜との間を接
続する接続体として、真性又は第１の導電型の不純物を
含有する第１半導体領域の周囲に第２の導電型の不純物
を含有する第２半導体領域あるいは導電性材料を有する
接続体を有している。
【００４４】又、該接続体は第１半導体領域形成後に第
２半導体領域あるいは導電性材料を形成する。
【００４５】尚、接続体の前記第２半導体領域あるいは
導電性材料は所望の電位に固定することが望ましい。
【００４６】又、上記第２半導体領域あるいは導電性材
料は第１半導体領域の周囲を途切れることなく設けられ
ることは必ずしも必須ではない。後述する作用効果が得
られるのであれば一部が途切れていても良いものであ
る。
【００４７】［実施態様例］以下、本発明の積層型固体
撮像装置の好適な一例について、作用の説明とともに以
下に説明する。
【００４８】図１は、本発明の積層型固体撮像装置の構
造の一例を示す概略的断面図である。
【００４９】同図において、６０１は半導体基板であ
り、６０２は信号電荷蓄積部（蓄積容量）、６０３は信
号読み出し回路等の回路形成領域部分であり、この図で
は一例としてＣＣＤを示しているが、この部分はＭＯＳ
トランジスタやＳＩＴ、バイポーラトランジスタなどで
も構わない。６０４は絶縁膜、６０５は接続体である。
ここで光導電膜６００は増倍層６０７、光吸収層６０
８、電荷注入阻止層６０９はこの順で各層を積層した構
成となっている。
【００５０】つまり、図１には増倍層を有する光導電膜
を半導体回路基板上に積層した積層型固体撮像装置が示
されている。接続体６０５は一方を信号電荷蓄積部に、
他方を増倍層６０７に接続されている。接続体６０５は
真性もしくは第１導電型に半導体の伝導型を制御できる
不純物を微量含有する。あるいは第１導電型に半導体の
伝導型を制御できる不純物を第２導電型（第１導電型と
反対導電型）に半導体の伝導型を制御できる不純物より
多く含有する半導体領域であるキャリア輸送層（第１半
導体領域）６０５−１と該キャリア輸送層６０５−１の
側面周囲に第２導電型に半導体の伝導型を制御できる不
純物を含有するもしくは第２導電型に半導体の伝導型を
制御できる不純物を第１導電型に半導体の伝導型を制御
できる不純物より多く含有する第２半導体領域である障
壁層６０５−２を有している。第１半導体領域に不純物
が含有される場合、その不純物濃度は好ましくは１０17
個／ｃｍ3 以下、より好ましくは１０16個／ｃｍ3 以下
とされる。
【００５１】この輸送層６０５−１は完全空乏化という
観点から真性、もしくは真性に近い低不純物濃度の半導
体であることが好ましく、また輸送層６０５−１中の不
純物濃度は一定でも連続的に変化していても構わない。
【００５２】なお、図１においては、この障壁層６０５
−２はチャネルストッパ６０６に接続されているが、必
ずしもチャネルストッパ６０６に接続されている必要は
ない。しかし障壁層の電位は固定されている方が好まし
い。
【００５３】接続体６０５と接続される増倍層６０７は
光吸収層６０８にて発生したフォトキャリアを増倍する
層であり、少なくとも一つのステップバック構造（バン
ドギャップを狭い側から広い側へと連続的に変化させた
半導体層を重ね、その際に形成されるエネルギー帯の階
段状遷移部）を有し、これを利用して電子のイオン化を
促進する。光吸収層６０８には増倍層６０７と接する面
と反対側の面に電荷注入阻止層６０９が設けられてい
る。電荷注入阻止層（ブロッキング層）６０９は光吸収
層６０８又は増倍層６０７から取出す信号となるキャリ
アの走行方向には障壁とはならず、電極とはオーミック
接合するが、前記信号となるキャリアの走行方向とは逆
方向への暗電流のキャリアの走行に対しては障壁となる
層である。
【００５４】光導電膜６００の模式的エネルギーバンド
を図面を用いて説明する。
【００５５】図２（ａ）は光導電膜６００の無バイアス
時の模式的なエネルギーバンド図、図２（ｂ）は光導電
膜６００の逆バイアス時の模式的なエネルギーバンド図
である。
【００５６】図２（ａ）に示されるように、光導電膜６
００のエネルギーバンドは無バイアス時には禁制帯幅Ｅ
ｇ1 の光吸収層６０８側に狭い禁制帯幅Ｅｇ2 を有し、
光吸収層６０８から離れるにしたがって徐々に禁制帯幅
が広がり、禁制帯幅Ｅｇ3 とされたステップバック構造
層６１１が複数層、図では５層、積層され、光吸収層６
０８の増倍層６０７と接する側とは反対側に上述したご
とく逆方向へのキャリアの移動を妨げるような障壁とな
るようにされている。
【００５７】ステップバック構造層６１１の層厚はキャ
リアが再結合できずに走行できる厚さとされ、好ましく
は５０Å以上１μｍ以下、より好ましくは２００Å以上
１０００Å以下とされるのが望ましい。
【００５８】図２（ａ）に示される光導電膜６００に逆
バイアスを印加した場合の模式的エネルギーバンド図は
図２（ｂ）に示されるようになる。
【００５９】即ち、光吸収層６０８と増倍層６０７は電
界の作用によって傾斜する。増倍層６０７のステップバ
ック構造６１１では、禁制帯幅の異なる部分で接続され
ているため（Ｅｇ2 、Ｅｇ3 ）、その差に応じた段差
（ΔＥc ）が形成される。このΔＥc がイオン化エネル
ギーより大きくなれば、電子はイオン化され、電子−正
孔対を発生し、増倍作用を生ずる。
【００６０】光吸収層６０８は増倍層６０７よりも光入
射側に設けられる。
【００６１】光吸収層６０８の材料としては、たとえば
ａ−Ｓｉ（Ｈ、Ｘ）、ａ−ＳｉＧｅ（Ｈ、Ｘ）、 ａ−
ＳｉＣ（Ｈ、Ｘ）、ａ−ＳｉＧｅＣ（Ｈ、Ｘ）などの非
晶質半導体材料やμｃ−Ｓｉ（Ｈ、Ｘ）、μｃ−ＳｉＧ
ｅ（Ｈ、Ｘ）、μｃ−ＳｉＣ（Ｈ、Ｘ）などの微結晶質
半導体材料、あるいはｐｏｌｙ−Ｓｉ、ｐｏｌｙ−Ｓｉ
Ｇｅ、ｐｏｌｙ−ＳｉＣなどの多結晶半導体材料等の非
単結晶半導体材料を用いることができる。
【００６２】光吸収層６０８の禁制帯幅Ｅｇ1 は可視光
に対して充分な感度を持たせるためには、好ましくは
１．１ｅＶ以上１．８ｅＶ以下、より好ましくは１．２
ｅＶ以上、１．８ｅＶ以下とすることが望ましい。
【００６３】また、赤外光に対しても感度を得るために
は、禁制帯幅Ｅｇ1 は好ましくは０．６ｅＶ以上１．８
以下、より好ましくは０．８ｅＶ以上１．２ｅＶ以下と
することが望ましい。
【００６４】紫外光に対しても感度を得るためには、禁
制帯幅Ｅｇ1 は好ましくは１．１ｅＶ以上３．２ｅＶ以
下、より好ましくは１．２ｅＶ以上３．０ｅＶ以下とす
ることが望ましい。
【００６５】もちろん、禁制帯幅Ｅｇ1 は所望の波長の
光に対して高い感度をもたせ、かつ、より広い範囲で効
率良く対応するように、層全体に亘って均一とせず不均
一に変化させても良い。
【００６６】また、光吸収層の厚みは光電変換の対象と
する波長を吸収できる厚さを有することが好ましい。
【００６７】尚、本発明では、３０Å以上５００Å以下
の直径の微小な結晶が非晶質中に分散されたものを微結
晶質と称する。
【００６８】増倍層６０７は光入射側からみて光吸収層
６０８の奥側に設けられ、前記光吸収層６０８で発生し
たフォトキャリアが輸送されると、アバランシェ効果に
よりキャリアを増倍する。
【００６９】増倍層６０７はキャリアをドリフトさせる
領域とイオン化を起こす領域とを有している。誘電率の
大きな材料と誘電率の小さな材料を交互に配置して良
い。たとえば、材料を構成する元素の組成比を変化させ
て誘電率の大きな層と小さな層を形成して良い。あるい
は誘電率の大きな領域と小さな領域とを１つの層中に形
成してよい。
【００７０】具体的には、前述した光吸収層と同様にａ
−Ｓｉ（Ｈ、Ｘ）、ａ−ＳｉＧｅ（Ｈ、Ｘ）、ａ−Ｓｉ
Ｃ（Ｈ、Ｘ）、ａ−ＳｉＧｅＣ（Ｈ、Ｘ）などの非晶質
材料、μｃ−Ｓｉ（Ｈ、Ｘ）、μｃ−ＳｉＧｅ（Ｈ、
Ｘ）、μｃ−ＳｉＣ（Ｈ、Ｘ）などの微結晶材料、ｐｏ
ｌｙ−Ｓｉ（Ｈ、Ｘ）、ｐｏｌｙ−ＳｉＧｅ（Ｈ、
Ｘ）、ｐｏｌｙ−ＳｉＣ（Ｈ、Ｘ）などの多結晶材料等
の非単結晶材料を好適に用いることができる。
【００７１】電荷注入阻止層６０９は光吸収層６０８に
対して光入射側からみて手前側に設けられる。
【００７２】電荷注入阻止層６０９は光吸収層６０８又
は増倍層６０７と同様の材料に伝導性を制御し得る不純
物を含有した材料で形成することができる。
【００７３】電荷注入阻止層６０９の層厚は好ましくは
５０Å以上２０００Å以下、より好ましくは１００Å以
上３００Å以下とするのが望ましい。
【００７４】電荷注入阻止層に含有される不純物の量は
透明導電層６１０とのオーミック接合と前記したような
電荷注入の阻止能を該層が有するようにされる。導電率
とすれば好ましくは１０-4ｓ／ｃｍ以上、より好ましく
は１０-3ｓ／ｃｍ以上とするのが望ましい。
【００７５】伝導性を制御し得る不純物としてはアモル
ファスシリコン系材料の場合、Ｐ型とする場合には周期
律表第ＩＩＩ族に属する元素が、Ｎ型とする場合には周
期律表第Ｖ族に属する元素が好適に使用される。
【００７６】具体的には、周期律表第ＩＩＩ族に属する
元素としては、Ｂ（硼素）、Ａｌ（アルミニウム）、Ｇ
ａ（ガリウム）、Ｉｎ（インジウム）、Ｔｌ（タリウ
ム）などを挙げることができるが、中でもＢ、Ｇａが好
ましい。また、周期律表第Ｖ族に属する元素としてはＰ
（燐）、Ａｓ（砒素）、Ｓｂ（アンチモン）、Ｂｉ（ビ
スマス）などを挙げることができるが、中でもＰ、Ｓｂ
が好ましい。
【００７７】尚、光導電膜６００を形成する各層には、
更に酸素（Ｏ）や窒素（Ｎ）を必要に応じて含有させて
良いものである。
【００７８】上記電荷注入阻止層６０９は隣接する半導
体層とショットキー接合を形成する金属で構成されても
よい。また、ここでは増倍層を構成するステップバック
構造層が５層の場合を示したが、これに限定されず、１
層あるいは２層以上であればよい。
【００７９】上記したように、光導電膜を非単結晶半導
体材料とすることで、プラズマＣＶＤ法などで、低温
（例えば２００〜３００℃）で作成することが可能で、
かつ禁制帯幅の制御も組成変調等が容易にできるため、
ステップバック構造の増倍層も比較的容易にできるだけ
でなく、熱などによる原子の不要な拡散等が制御されて
比較的確かなステップバック構造が実現でき、多層に積
層する上で有利である。又、増倍層は連続的にバンドギ
ャップが変化する場合について述べたが、階段状に変化
させても構わない。光吸収層は前述したように例えばバ
ンドギャップが一定であっても連続的に変化していても
よい。
【００８０】次に図５（ａ）〜図５（ｇ）を用いて図１
に示される積層型固体撮像装置の製造工程の好適な一例
について説明する。 （ａ）まず単結晶シリコンなどの半導体基板に所望の導
電型領域を形成する（ここでは第１の導電型としてｎ型
領域、第２の導電型としてＰ型領域を形成している。）
これには、例えば、イオン打ち込み法や、熱拡散法など
一般的な手法を用いることができる（図５（ａ））。 （ｂ）次に形成する接続体以上の膜厚を有する第１酸化
膜６２１を堆積して接続体形成部にコンタクト孔６２０
を形成する（図５（ｂ））。 （ｃ）所望の膜厚の接続体６０５を形成するための材料
を前記コンタクト孔６２０内に形成して第１酸化膜を除
去する。この接続体の形成は選択結晶成長法が好適であ
る。接続体中には不純物を混入させても意図的に混入さ
せなくとも構わない。また、基板からの不純物拡散があ
っても良い（図５（ｃ））。 （ｄ）第２酸化膜６２２を堆積し、少なくとも接続体の
周囲部分の第２酸化膜６２２を除去した後にボロン
（Ｂ）原子をドープして第２導電型不純物領域を形成す
る。この不純物領域は接続体の周囲に限らず例えば蓄積
容量の表面やチャネルストッパとの接続部など必要に応
じて形成すればよい。具体的な形成方法としては、例え
ば熱拡散法やプラズマドープ法などの一般的な手法を用
いることができる（図５（ｄ））。 （ｅ）第２酸化膜６２２を除去し、所望の信号読み出し
回路を形成する。同図では信号読み出し回路の一例とし
てＣＣＤを示しているが、本発明はＣＣＤに限られるも
のではない（図５（ｅ））。 （ｆ）層間絶縁膜６０４を堆積して平坦化を行い接続体
６０５の表面を露出させる。平坦化は、例えば酸化膜上
にレジストを塗布して平坦な面を形成し、ＲＩＥを用い
てレジストとシリコン酸化膜とのエッチングレートが等
しくなるような条件でエッチングを行う（エッチバッ
ク）ことで実現できる（図５（ｆ））。 （ｇ）光導電膜６００として、増倍層６０７、光吸収層
６０８、電荷阻止層６０９を順次形成した後、透明電極
として透明導電層６１０を形成する。
【００８１】以上、示した手順により図１に示されるよ
うな積層型固体撮像装置を作製することができる。
【００８２】上記した工程で作製することでキャリア輸
送を担う接続体を高温プロセスで形成できるので、より
低欠陥の接続体が実現可能となり残像低減に対して絶大
な効果が得られるのである。
【００８３】また、図３に示される積層型固体撮像装置
では、有効な受光領域は図３で示す破線領域となり、光
導電膜から蓄積容量部に至るまで電界が均一に印加され
て空乏化状態が実現できる。
【００８４】すなわち、上記説明した例では、接続体周
囲に設けた障壁層６０５−２が、蓄積容量６０２に輸送
されるキャリアに対して高いポテンシャルとなるため、
光導電膜６００から蓄積容量６０２に至るまで完全空乏
化状態が実現でき、容量性残像が激減する。
【００８５】また、積層型固体撮像装置の場合では受光
領域の面積が減少すると光感度が低下するが、本発明に
おいては光キャリア増倍機能を有する増倍層６０７を用
いており、一層の高感度化が可能となる。例えば、いま
増倍層を構成するステップバック構造層６１１が５層あ
るならば光キャリアは２5 ＝３２倍増幅される。
【００８６】一方、本発明の積層型固体撮像装置の受光
面積が増倍層のない積層型固体撮像装置の受光部面積の
１／１０に減少したと仮定しても実質的な光感度は３倍
程度、向上することになる。もちろんステップバック構
造層を増やすことにより、さらに光感度を向上させるこ
とも可能である。
【００８７】加えて、上記した本発明の積層型固体撮像
装置は隣接する受光領域間が、実質的な画素分離領域と
なり、障壁層６０５−２上の光導電膜６００が蓄積容量
６０２方向へ輸送されるキャリアに対して隣接画素方向
にポテンシャルバリアを形成する。そのため、画素間の
クロストークを小さくすることができ、より一層の高解
像化が実現することが可能である。
【００８８】図６に本発明の好適な別の積層型固体撮像
装置の模式的断面図を示す。
【００８９】図６において、図１に示される引出し番号
と同じ番号のものは図１に示されるものと同じものを示
している。
【００９０】図６に示される積層型固体撮像装置は接続
体６０５の構成が図１に示されるものと異なっている点
が大きな違いである。
【００９１】つまり、図６に示される積層型固体撮像装
置における接続体６０５は真性もしくは第１導電型に半
導体の伝導型を制御できる不純物を微量含有する、ある
いは第１導電型に半導体の伝導型を制御できる不純物を
第２導電型に半導体の伝導型を制御できる不純物より多
く含有する半導体領域であるキャリア輸送層６０５−１
と該キャリア輸送層６０５−１の側壁周囲を取り囲む絶
縁層６０５−３、及び、該絶縁層６０５−３の周囲に設
けられた導電性材料６０５−４を有している。
【００９２】キャリア輸送層６０５−１は図１で説明し
たものと同様に形成することができる。
【００９３】図６では図１と比較してキャリア輸送層６
０５−１の周囲に障壁層６０５−２を設けていない。そ
の代わりに絶縁層６０５−３と導電性材料６０５−４が
設けてある。
【００９４】絶縁層６０５−３は無機絶縁性材料が好ま
しく、具体的な例を挙げれば、酸化シリコンなどの酸化
物、窒化シリコンなどの窒化物が好ましい材料として挙
げることができる。
【００９５】導電性材料６０５−４としては、アルミニ
ウム（Ａｌ）、クロム（Ｃｒ）、銅（Ｃｕ）、タングス
テン（Ｗ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、白
金（Ｐｔ）、金（Ａｕ）などの金属、該金属の又は該金
属を含有する合金、ポリシリコンなどの低抵抗半導体、
モリブデンシリサイド、白金シリサイド、アルミシリコ
ンなどの化合物など半導体技術分野において配線材料と
して一般に使用することができる材料が好適に使用され
る。
【００９６】尚、この場合も接続体６０５は真性、もし
くは真性に近い低不純物濃度の半導体であるが、不純物
を含む場合、不純物濃度は一定でも連続的に変化してい
ても構わない。
【００９７】また、図６に示される積層型固体撮像装置
の光導電膜として図１において説明した光導電膜が使用
できるのは言うまでもない。
【００９８】図６において導電性材料６０５−４は蓄積
容量表面の第２導電型領域６０６−１、及び第２導電型
のチャネルストッパ６０６に電気的に接続されている
が、必ずしもこれ等に電気的に接続される必要はない。
この導電性材料６０５−４の電位は固定されている方が
好ましい。ただし、積層型固体撮像装置の動作、例えば
リセット、蓄積、読み出し、等に同期させてその電位を
変化させてもよい。
【００９９】次に図７（ａ）乃至図（ｈ）を参照しなが
ら、図６に示される積層型固体撮像装置の製造工程の一
例について説明する。 （ａ）まず、単結晶シリコンのような半導体基板に所望
の導電型領域を形成する。これには例えばイオン打ち込
み法や熱拡散法など一般的な手法を用いることができる
（図７（ａ））。 （ｂ）次に、形成する接続体以上の膜厚を有する第１酸
化膜６２１を半導体基板上に堆積して接続体形成部にコ
ンタクト孔６２０を形成する（図７（ｂ））。 （ｃ）コンタクト孔６２０内に所望の膜厚で接続体とな
るべき材料（ここではチャネル輸送層となる材料）を形
成して第１酸化膜を除去する。この接続体の形成は選択
結晶成長法が好適である。接続体中には不純物を混入さ
せても意図的に混入させなくても構わない。また、基板
からの不純物拡散があっても良い（図７（ｃ））。 （ｄ）接続体６０５となる材料の周囲に絶縁層６０５−
３となる第２酸化膜を形成する。この酸化膜の形成法と
しては接続体の半導体と酸化膜との界面を良好なものに
するため熱酸化工程が好ましい。続いてｐ＋領域６０６
−１上の一部分にＲＩＥでコンタクト孔６３３を開ける
（図７（ｄ））。 （ｅ）ｐ＋領域６０６−１のコンタクト部と接続体側面
の酸化膜（絶縁層６０５−３）上に導電性材料を形成す
る。この導電性材料の具体的な形成方法としては、蒸着
スパッタリング法、ＣＶＤ法などの一般的な薄膜形成手
法を用いることができるが、接続体側面に導電性材料を
堆積させるという必要性から段差被覆性に優れたＣＶＤ
法を用いるのが好ましい。その後、形成した電極のう
ち、接続体側面を除いた不要部分及び導電性材料堆積の
マスクに用いた酸化膜の不要部分をエッチングする（図
７（ｅ））。 （ｆ）所望の信号読み出し回路を形成する。同図では信
号読み出し回路の一例としてＣＣＤを示しているが、本
発明はＣＣＤに限られるものではない（図７（ｆ））。 （ｇ）層間絶縁膜６０４を堆積して平坦化を行い接続体
の表面を露出させる。平坦化は、例えば酸化膜上にレジ
ストを塗布して平坦な面を形成し、ＲＩＥを用いてレジ
ストとシリコン酸化膜とのエッチングレートが等しくな
るような条件でエッチングを行う（エッチバック）こと
で実現できる（図７（ｇ））。 （ｈ）光導電膜６００として、増倍層６０７、光吸収層
６０８、電荷阻止層６０９を形成した後、透明電極とし
て透明導電膜６１０を形成する。
【０１００】尚、本例において、導電性材料６０５−４
と電荷蓄積部表面のｐ＋領域６０６−１とを電気的に接
続させ、チャネルストッパ６０６に電気的に接続された
例を示したが、、必ずしもこれらは電気的に接続されて
いる必要はなく、導電性材料６０５−４に電位を独立に
与えるようにしてもよい。
【０１０１】図６に示した積層型固体撮像装置によれ
ば、有効受光領域は図１に示される積層型固体撮像装置
と同様に図６中、破線で示される領域となる。
【０１０２】更に、接続体の周囲の導電性材料６０５−
４に所望の電位を与えることにより、接続体のキャリア
輸送層６０５−１と絶縁層６０５−３との界面近傍は蓄
積容量に輸送されるキャリアに対してポテンシャルを形
成できる。
【０１０３】これによって、光導電膜６００から蓄積容
量部に至るまでの完全空乏化状態を実現することがで
き、容量性残像を激減させることができる。
【０１０４】また、一般に受光領域が低減すると光感度
が低下するが、本例においても光キャリア増倍機能を有
する増倍層６０７を用いており、より一層の高感度化が
可能となる。例えば、いま増倍層を構成するステップバ
ック構造層６１１が５層あるならば光キャリアは２5 ＝
３２倍増幅される。
【０１０５】さらに、図６に示される積層型固体撮像装
置においては画素分離領域は接続体６０５からはずれた
部分となるので、実質的に大きくなり、かつ、導電性材
料６０５−４に所望の電位を与えることによって、この
導電性材料上の光導電膜に、蓄積容量方向へ輸送される
キャリアに対して隣接画素方向にポテンシャルバリアが
形成されるので、画素間クロストークが減少し、より一
層の高解像度化が実現可能になる。
【０１０６】また、図７（ａ）乃至図７（ｈ）に説明し
た製造方法によれば、キャリア輸送を担う接続体のキャ
リア輸送層を高温プロセスで形成でき、低欠陥のキャリ
ア輸送層、及びキャリア輸送層と絶縁層との界面が実現
可能となり、残像低減に対する絶大な効果が得られる。
【０１０７】以上述べたように、本発明では従来、実現
が非常に困難であった積層型固体撮像装置の高感度化と
低残像化更には一層の高解像度化が可能となる。
【０１０８】
【実施例】
（実施例１）本実施例においては図８に示されるＣＣＤ
を形成した半導体回路基板上に光導電膜を積層した積層
型固体撮像装置を作製した。
【０１０９】最初にｐ型単結晶シリコン基板６０１にチ
ャネルストッパとなるｐ＋領域６０６、及び蓄積ダイオ
ード６０２、垂直ＣＣＤ６０３となるｎ領域を形成す
る。
【０１１０】続いて酸化膜を接続体の厚さよりも厚く形
成して蓄積ダイオード６０２上にコンタクト孔を開け、
減圧ＣＶＤ法を用いて選択結晶成長を行い、接続体６０
５を形成する。このとき選択結晶成長は基板温度９５０
℃、水素１５０（ＳＬＭ：Standard Litter per Minut
e）、ジクロロシラン０．５（ＳＬＭ）、塩化水素１．
８（ＳＬＭ）、圧力８０（Ｔｏｒｒ）、の条件下で行
い、堆積速度は０．３μ／分とした。
【０１１１】接続体形成後、酸化膜をエッチングにより
除去し、その後、再び酸化膜を形成してパターニングを
行い、蓄積ダイオード６０２の表面部、及び接続体の周
囲部からチャネルストッパ領域に至るまで障壁層６０５
−２となるｐ＋領域を形成する。ｐ＋領域はＢＢｒ雰囲
気中で基板を加熱することにより行う。この時の条件は
窒素１．０（ＳＬＭ）、酸素０．２（ＳＬＭ）、ＢＢｒ
１２０（ｍｇ）、基板温度１０００℃で堆積を行い、１
１００℃で２０分拡散した。
【０１１２】その後、酸化膜を除去すると半導体基板上
に本発明で用いる接続体の形成を行うことができる。
【０１１３】続いて通常のＣＣＤ作製プロセスを用いて
ゲート酸化膜、及びシリコン電極４を形成する。
【０１１４】続いて層間絶縁膜となる酸化膜６０４を形
成してエッチバック法を用いて平坦化を行い、接続体の
表面が現れたところでエッチングを止める。
【０１１５】次に容量結合型プラズマＣＶＤ装置を用い
て増倍層６０７、光吸収層６０８、及び電荷注入阻止層
６０９を形成する。ここでステップバック構造６１１に
ついては、非晶質シリコンカーバイトから非晶質シリコ
ンゲルマニウムへと連続的な禁制帯幅を有するように炭
素とシリコン、またはゲルマニウムとシリコンの組成比
を連続的に変化させた組成変化層とした。
【０１１６】この組成変化層は以下に示す方法で作製す
る。原料ガスにはＳｉＨ4 、ＧｅＨ 4 、ＣＨ4 、Ｈ2 を
用い、おのおの独立したマスフローコントローラー（以
下、ＭＦＣと略す）で流量制御をして成膜室に供給す
る。さらに、このＭＦＣはコンピュータにより制御さ
れ、所望の禁制帯幅のプロファイルを得ることができる
ようにガス流量を調節することが可能である。
【０１１７】まず最初に原料ガスとして、ＳｉＨ4 、Ｃ
Ｈ4 、Ｈ2 を用いて堆積を始める。そして、堆積を始め
ると同時にＣＨ4 の流量を、一定の割合で減少させる。
ＣＨ 4 の流量が０になったならば、今度はＧｅＨ4 を一
定の割合で増加させる。そして、増倍層６０７が所望の
膜厚に達したら放電を停止させる。すなわち、所望の組
成変化層の膜厚に対して所望の禁制帯幅のプロファィル
が得られるようにＧｅＨ4 及びＣＨ4 の流量を制御する
わけである。
【０１１８】本実施例においては、増倍層６０７を構成
するステップバック構造層６１１の１層当りの厚さが約
２００Å、最小禁制帯幅Ｅｇ1 が１．４ｅＶ、最大禁制
帯幅Ｅｇ2 が３．０ｅＶとなるように流量制御を行っ
た。
【０１１９】上述の方法を繰り返してステップバック構
造層６１１を５層作製し、続いて原料ガスからＳｉＨ4
及びＨ2 を選んで光吸収層である非晶質シリコン６０８
を１μ作製し、その後、原料ガスにＢ2 Ｈ6 を加えて電
荷注入阻止層であるｐ型非晶質シリコン６０９を５００
Å作製する。
【０１２０】上述のように増倍層６０７、光吸収層６０
８、電荷注入阻止層６０９を連続的に作製したのち、最
後に透明電極としてＩＴＯ６１０をスパッタリング法に
より形成し、本発明の製造方法による積層型固体撮像装
置を得ることができる。
【０１２１】なお、上記実施例ではステップバック構造
層６１１の厚さは約２００Åとしたが、この厚さはキャ
リアが再結合せずに走行できる範囲内の厚さであればよ
い。但し、薄いほうが印加バイアスを低くできるので好
ましい。また、光吸収層６０８の厚さは約１μとしてい
るが、入射光が光吸収層６０８を通過して増倍層６０７
までに達しない厚さがあればよい。
【０１２２】本発明の製造方法による積層型固体撮像装
置の第３フィールド目の残像特性（実施例１）と、図３
に示した積層型固体撮像装置の第３フィールド目の残像
特性（比較例１）とを比較した結果を以下に示す。
【０１２３】 光出力（ｎＡ） 実施例１ 比較例１ １００ ０．２５％ ２．５％ ２００ ０．２２％ １．９％ ３００ ０．１９％ １．５％ この残像低減の効果は、特に高温プロセスで作成した高
品質な接続体を用いたことによるものと考えられ、本発
明による製造方法が完全空乏化に対して有効であること
が実証された。
【０１２４】また本実施例ではＣＣＤ半導体回路を形成
した基板を用いたが、本発明の固体撮像装置はＣＣＤ半
導体回路基板に限らず、例えばＭＯＳトランジスタ、Ｓ
ＩＴ、バイポーラトランジスタ等のデバイスを形成した
半導体回路基板を用いてもよい。
【０１２５】（実施例２）本実施例においては、ＭＯＳ
トランジスタを形成した半導体回路基板上に光導電膜を
積層した積層型固体撮像装置について説明する。
【０１２６】したがって本実施例では信号読み出し回路
がＭＯＳトランジスタであること以外は実施例１とほぼ
同様である。
【０１２７】図９において、ｐ型単結晶シリコン基板６
０１にチャネルストッパとなるｐ＋領域６０６、及びソ
ースとなるｎ領域２０２、ドレインとなるｎ領域２０３
を形成する。尚、２０２のｎ領域は蓄積容量も兼ねてい
る。
【０１２８】続いて接続体６０５を形成し、蓄積ダイオ
ードの表面部、及び接続体の周囲部からチャネルストッ
パ領域に至るまで障壁層６０５−２となるｐ＋領域を形
成する。ここで障壁層６０５−２はプラズマドープ法で
形成する。容量結合型プラズマＣＶＤ装置に基板を保持
し、水素ガス、及びジボランガスを流し高周波を印加し
て接続体の表面にボロンを打ち込み、その後、窒素雰囲
気中で１０００℃に加熱してボロンを活性化させる。
【０１２９】接続体形成後、ゲート酸化膜２０４、ゲー
ト電極となるポリシリコン２０１を形成し、酸化膜堆積
後、ドレイン領域にコンタクト孔を開けて読み出し電極
２０５を形成し、層間絶縁膜を堆積して平坦化を行い、
接続体の表面が現れたところでエッチングを止める。
【０１３０】増倍層６０７、光吸収層６０８、及び電荷
注入阻止層６０９を形成する。ここでステップバック構
造の増倍層６０７については、非晶質シリコンカーバイ
トから非晶質シリコンゲルマニウムへと連続的な禁制帯
幅を有するように炭素とシリコン、またはゲルマニウム
とシリコンの組成比を連続的に変化させた組成変化層で
あり、光吸収層６０８は非晶質シリコン、電荷注入阻止
層６０９はｐ型非晶質シリコンカーバイトである。
【０１３１】増倍層６０７、光吸収層６０８、電荷注入
阻止層６０９を連続的に作製したのち、最後に透明電極
６１０としてＩＴＯをスパッタリング法により形成し、
本発明の製造方法による積層型固体撮像装置を得ること
ができる。
【０１３２】（実施例３）本実施例は半導体回路基板と
してバイポーラトランジスタ型固体撮像装置を用い、そ
の上に光導電膜を積層した例である。図１０は実施例の
受光部付近の概略的断面図、図１１は１画素の等価回路
図、図１２は本装置全体の等価回路、及びブロック等価
回路図である。
【０１３３】図１０において、ｎ型シリコン基板５０１
上にエピタキシャル成長によりコレクタ領域となるｎ-
層５０２が形成され、その中にｐベース領域５０３、更
にｎ + エミッタ領域５０４が形成されバイポーラトラン
ジスタを構成している。ここでｐベース領域５０３上に
はｐ--の接続体５１０が形成され、周囲には障壁層５１
０−１となるｎ領域が形成されている。このｐベース領
域は隣接画素と分離されており、また水平方向に隣接す
るｐベース領域との間には酸化膜５０５を挟んでゲート
電極５０６が形成されている。従って隣接するｐベース
領域５０３を各々ソース・ドレイン領域としてｐチャネ
ルＭＯＳトランジスタが構成されている。ゲート電極５
０６はｐベース領域５０３の電位を制御するためのキャ
パシタとしても働いている。
【０１３４】更に、絶縁層５０７を形成した後、エミッ
タ電極５０８を形成する。その後、絶縁層５０９を形成
して平坦化を行う。続いて絶縁層５０７、５０９、及び
酸化膜５０５をエッチングして接続体５１０の表面を露
出させる。
【０１３５】次に、高周波プラズマＣＶＤ法により、増
倍層６０７としてステップバック構造を有する組成変化
層６１１を３層、光吸収層として型非晶質シリコン６０
８を、電荷注入阻止層としてｎ型非晶質シリコン５１４
を連続成膜し、透明電極６１０のＩＴＯを形成する。こ
こで、組成変化層は非晶質シリコンゲルマニウム〜微結
晶質シリコンカーバイドとしている。また、コレクタ電
極５１６は基板５０１の裏面にオーミック接続されてい
る。尚、図示していないが障壁層５１０−１は基板５０
１に接続されている。
【０１３６】図１１は、上述した構造の１画素の等価回
路図であり、結晶シリコンで構成されるバイポーラトラ
ンジスタ７３１のベースにｐチャネルＭＯＳトランジス
タ７３２とキャパシタ７３３、及び光電変換素子７３４
が接続され、ベースに電位を与えるための端子７３５と
ｐチャネルＭＯＳトランジスタ７３２、及びキャパシタ
７３３を駆動するための端子７３６とセンサ電極７３７
とエミッタ電極７３８、コレクタ電極７３９とで表わさ
れる。
【０１３７】図１２は図１０及び図１１に示した１画素
セル７４０を３×３の２次元マトリックス配置した回路
構成図である。
【０１３８】同図において１画素セル７４０のコレクタ
電極７４１は全画素にそれぞれ設けられ、センサ電極７
４２も全画素にそれぞれ設けられている。
【０１３９】また、ＰＭＯＳトランジスタのゲート電
極、及びキャパシタ電極は行ごとに駆動配線７４３、７
４３’、７４３”と接続され、垂直シフトレジスタ
（Ｖ．Ｓ．Ｒ）７４４と接続されている。
【０１４０】また、エミッタ電極は列ごとに信号読み出
しのための垂直配線７４６、７４６’、７４６”と接続
されている。垂直配線７４６、７４６’、７４６”はそ
れぞれ垂直配線の電荷をリセットするためのスイッチ７
４７、７４７’、７４７”と読み出しスイッチ７５０、
７５０’、７５０”に接続されている。
【０１４１】リセットスイッチ７４７、７４７’、７４
７”のゲート電極は垂直リセットパルスを印加するため
の端子７４８に共通接続され、また、ソース電極は垂直
ラインリセット電圧を印加するための端子７４９に接続
されている。
【０１４２】読み出しスイッチ７５０、７５０’、７５
０”のゲート電極はそれぞれ配線７５１、７５１’、７
５１”を介して水平シフトレジスタ（Ｈ．Ｓ．Ｒ）７５
２に接続されており、またドレイン電極は水平読み出し
配線７５３を介して出力アンプ７５７に接続されてい
る。水平読み出し７５３は水平読み出し配線の電荷をリ
セットするためのスイッチ７５４に接続されている。
【０１４３】リセットスイッチ７５４は水平配線リセッ
トパルスを印加するための端子７５５と水平配線リセッ
ト電圧を印加するための端子７５６に接続される。そし
てアンプ出力７５７の出力は端子７５８から取り出され
る。
【０１４４】以下図１０及び図１２を用いて動作を簡単
に説明する。
【０１４５】図１０の光吸収層６０８で入射された光が
吸収され、発生したキャリアが増倍層６０７で増倍され
ベース領域５０３内に蓄積される。図１２の垂直シフト
レジスタから出力される駆動パルスが駆動配線７４３に
現れるとキャパシタを介してベース電位が上昇し１行目
の画素から光量に応じた信号電荷が垂直配線７４６、７
４６’、７４６”にそれぞれ取り出される。
【０１４６】次に水平シフトレジスタ７５２から走査パ
ルスが７５１、７５１’、７５１”に順次出力される
と、スイッチ７５０、７５０’、７５０”が順にＯＮ、
ＯＦＦ制御され、信号がアンプ７５７を通して出力端子
７５８に取り出される。この際リセットスイッチ７５４
はスイッチ７５０、７５０’、７５０”が順番にＯＮ動
作する間にＯＮ状態となり、水平配線７５３の残留電荷
を除去している。本発明の構成では、このリセット動作
時において完全空乏リセットが可能となりリセット残り
による残像を小さくできる。
【０１４７】次に垂直ラインリセットスイッチ７４７、
７４７’、７４７”がＯＮ状態となり垂直配線７４６、
７４６’、７４６”の残留電荷除去される。そして垂直
シフトレジスタ７４４から駆動配線７４３に負方向のパ
ルスが印加されると１行目の各画素のｐＭＯＳトランジ
スタがＯＮ状態となり、各画素のベース残留電荷が除去
され初期化される。
【０１４８】次に垂直シフトレジスタ７４４から出力さ
れる駆動パルスが駆動配線７４３’に現れ、２行目の画
素信号が同様に取り出される。
【０１４９】次に３行目の画素の信号電荷の取り出しも
同様に行われる。
【０１５０】以上の動作を繰り返すことにより本発明の
製造方法で作成した積層型固体撮像装置は動作する。
【０１５１】（実施例４）以下、図１３を用いて本発明
の他の実施例を説明する。
【０１５２】本実施例においてはＣＣＤを形成した半導
体回路基板上に光導電膜を積層した積層型固体撮像装置
を示している。
【０１５３】最初にｐ型単結晶シリコン基板６０１にチ
ャネルストッパとなるｐ＋領域６０６、及び蓄積ダイオ
ード６０２、垂直ＣＣＤ６０３となるｎ領域を形成す
る。
【０１５４】続いて酸化膜を接続体の厚さよりも厚く形
成して蓄積ダイオード上にコンタクト孔を開け、減圧Ｃ
ＶＤ法を用いて選択結晶成長を行い、接続体となるキャ
リア輸送層６０５−１を形成する。このとき選択結晶成
長は基板温度９５０℃、水素１５０（ＳＬＭ）、ジクロ
ロシラン０．５（ＳＬＭ）、塩化水素１．８（ＳＬ
Ｍ）、圧力８０（Ｔｏｒｒ）、の条件下で行い、堆積速
度は０．３μ／分とした。
【０１５５】接続体形成後、酸化膜をエッチングにより
除去し、その後、ＣＣＤのゲート酸化膜６０４−２、及
び接続体の周囲の絶縁層６０５−４となる酸化膜を、酸
素雰囲気中１０００℃で９０分熱酸化工程と続いて１１
００℃のＡｒ雰囲気で１５分アニールすることにより形
成した。
【０１５６】次にＲＩＥでｐ＋領域上の一部分にコンタ
クト孔を開け、タングステン電極６０５−３を形成す
る。これは熱ＣＶＤ法により堆積温度４５０℃、堆積圧
力１．０Ｔｏｒｒの下、ＷＦ６分圧０．１１Ｔｏｒｒ、
Ｈ2 分圧０．３Ｔｏｒｒの条件で形成した。その後、接
続体側面を除いたタングステン部分はエッチングにより
除去する。
【０１５７】続いて通常のＣＣＤ作成プロセスを用いて
ゲート酸化膜、及びポリシリコン電極４を形成する。続
いて層間絶縁膜となる酸化膜６０４を形成してエッチバ
ック法を用いて平坦化を行い、接続体の表面が現れたと
ころでエッチングを止める。
【０１５８】次に容量結合型プラズマＣＶＤ装置を用い
て増倍層６０７、光吸収層６０８、及び電荷注入阻止層
６０９を形成する。ここでステップバック構造６１１に
ついては、非晶質シリコンカーバイドから非晶質シリコ
ンゲルマニウムへと連続的な禁制帯幅を有するように炭
素とシリコン、またはゲルマニウムとシリコンの組成比
を連続的に変化させた組成変化層とする。
【０１５９】この組成変化層は以下に示す方法で作製す
る。原料ガスにはＳｉＨ4 、ＧｅＨ 4 、ＣＨ4 、Ｈ2 を
用い、おのおの独立したマスフローコントローラー（以
下、ＭＦＣと略す）で流量制御をして成膜室に供給す
る。
【０１６０】さらに、このＭＦＣはコンピュータにより
制御され、所望の禁制帯幅のプロファイルを得ることが
できるようにガス流量を調節することが可能である。
【０１６１】まず最初に原料ガスとして、ＳｉＨ4 、Ｃ
Ｈ4 、Ｈ2 を用いて堆積を始める。そして、堆積を始め
ると同時にＣＨ4 の流量を、一定の割合で減少させる。
ＣＨ 4 の流量が０になったならば、今度はＧｅＨ4 を一
定の割合で増加させる。そして、増倍層６０７が所望の
膜厚に達したら放電を停止させる。すなわち、所望の組
成変化層の膜厚に対して所望の禁制帯幅のプロファイル
が得られるようにＧｅＨ4 及びＣＨ4 の流量を制御する
わけである。
【０１６２】本実施例においては増倍層６０７を構成す
るステップバック構造層６１１の１層当りの厚さが約２
００Å、最小禁制帯幅Ｅｇ1 が１．４ｅＶ、最小禁制帯
幅Ｅｇ2 が３．０ｅＶとなるように流量制御を行った。
【０１６３】上述の方法を繰り返してステップバック構
造層６１１を５層作製し、続いて原料ガスからＳｉＨ4
及びＨ2 を選んで光吸収層である非晶質シリコン６０８
を１μ作製し、その後、原料ガスにＢ2 Ｈ6 を加えて電
荷注入阻止層であるｐ型非晶質シリコン６０９を５００
Å作製する。
【０１６４】上述のように倍増層６０７、光吸収層６０
８、電荷注入阻止層６０９を連続的に作製したのち、最
後に透明電極としてＩＴＯ６１０をスパッタリング法に
より形成し、本発明の製造方法による積層型固体撮像装
置を得ることができる。
【０１６５】なお、上記実施例ではステップバック構造
層６１１の厚さは約２００Åであるが、この厚さはキャ
リアが再結合せずに走行できる範囲内の厚さであればよ
い。但し、薄いほうが印加バイアスを低くできるので好
ましい。また、光吸収層６０８の厚さは約１μとしてい
るが、入射光が光吸収層を通過して増倍層６０７まで達
しない厚さがあればよい。
【０１６６】本発明の積層型固体撮像装置の第３フィー
ルド目の残像特性（実施例４）と、図３に示した積層型
固体撮像装置の第３フィールド目の残像特性（比較例
２）とを比較した結果を以下に示す。
【０１６７】 光出力（ｎＡ） 実施例４ 比較例２ １００ ０．２７％ ２．５％ ２００ ０．２４％ １．９％ ３００ ０．２２％ １．５％ この残像低減の効果は、特に高温プロセスで作成した高
品質な接続体を用いたことによるものと考えられ、本発
明による製造方法が完全空乏化に対して有効であること
が実証された。
【０１６８】また上記本実施例ではＣＣＤ半導体回路を
形成した基板を用いたが、本発明の固体撮像装置はＣＣ
Ｄ半導体回路基板に限らず、例えばＭＯＳトランジス
タ、ＳＩＴ、バイポーラトランジスタ等のデバイスを形
成した半導体回路基板を用いてもよい。
【０１６９】（実施例５）本実施例においては、ＭＯＳ
トランジスタを形成した半導体回路基板上に光導電膜を
積層した積層型固体撮像装置である。
【０１７０】本実施例では信号読み出し回路がＭＯＳト
ランジスタであること以外は実施例１とほぼ同様であ
る。
【０１７１】図１４において、ｐ型単結晶シリコン基板
６０１にチャネルストッパとなるｐ＋領域、及びソース
となるｎ領域２０２、ドレインとなるｎ領域２０３を形
成する。尚、２０２のｎ領域は蓄積容量も兼ねている。
【０１７２】続いて接続体のキャリア輸送層６０５−１
を形成し、接続体の周囲に絶縁層となる酸化膜６０５−
３、及びゲート酸化膜２０４を実施例４と同様に形成す
る。
【０１７３】さらにポリシリコン電極６０５−４、ゲー
ト電極２０１を形成する。この時の成膜は減圧ＣＶＤ法
により５００℃、１Ｔｏｒｒの堆積条件の下、ＳｉＨ4
／Ｈｅ＝４０％を用いて７５Å／ｓｅｃの成長速度で行
った。
【０１７４】そして層間絶縁膜を堆積した後、ドレイン
領域にコンタクト孔を開けて読み出し電極２０５を形成
し、さらに層間絶縁膜を堆積して平坦化を行い、接続体
の表面が現れたところでエッチングを止める。
【０１７５】次に、増倍層６０７、光吸収層６０８、及
び電荷注入阻止層６０９を形成する。
【０１７６】ここでステップバック構造の増倍層６０７
については、非晶質シリコンカーバイドから非晶質シリ
コンゲルマニウムへと連続的な禁制帯幅を有するように
炭素とシリコン、またはゲルマニウムとシリコンの組成
比を連続的に変化させた組成変化層であり、光吸収層６
０８は非晶質シリコン、電荷注入阻止層６０９はｐ型非
晶質シリコンカーバイトである。
【０１７７】増倍層、光吸収層、電荷注入阻止層を連続
的に作製したのち、最後に透明電極６１０としてＩＴＯ
をスパッタリング法により形成し、本発明の製造方法に
よる積層型固体撮像装置を得ることができる。
【０１７８】（実施例６）本実施例は半導体回路基板と
してバイポーラトランジスタ型固体撮像装置を用い、そ
の上に光導電膜を積層した例である。図１５は実施例の
受光部付近の概略的断面図である。１画素の等価回路図
は先に示した図１２、本装置全体の等価回路、及びブロ
ック等価回路図は先に示した図１３と同じである。
【０１７９】図１５において、ｎ型シリコン基板５０１
上にエピタキシャル成長によりコレクタ領域となるｎ-
層５０２が形成され、その中にｐベース領域５０３、更
にｎ + エミッタ領域５０４が形成されバイポーラトラン
ジスタを構成している。ここでｐベース領域５０３上に
はｐ--の接続体５１０が形成され、周囲には実施例４と
同様の工程により形成された絶縁層５１０-3、及びＭｏ
シリサイド電極５１０−２が形成されている。
【０１８０】このｐベース領域は隣接画素と分離されて
おり、また水平方向に隣接するｐベース領域との間には
酸化膜５０５を挟んでゲート電極５０６が形成されてい
る。従って、隣接するｐベース領域５０３を各々ソース
・ドレイン領域としてｐチャネルＭＯＳトランジスタが
構成されている。ゲート電極５０６はｐベース領域５０
３の電位を制御するためのキャパシタとしても働いてい
る。
【０１８１】更に、絶縁層５０７を形成した後、エミッ
タ電極５０８を形成する。その後、絶縁層５０９を形成
して平坦化を行う。
【０１８２】続いて絶縁層５０７、５０９、及び酸化膜
５０５をエッチングして接続体５１０の表面を露出させ
る。
【０１８３】次に、高周波プラズマＣＶＤ法により、増
倍層６０７としてステップバック構造を有する組成変化
層６１１を３層、光吸収層として型非晶質シリコン６０
８を、電荷注入阻止層としてｎ型非晶質シリコン５１４
を連続成膜し、透明電極６１０のＩＴＯを形成する。こ
こで、組成変化層は非晶質シリコンゲルマニウム〜微結
晶質シリコンカーバイドとしている。
【０１８４】また、コレクタ電極５１６は基板５０１の
裏面にオーミック接続されている。尚、図示していない
がシリサイド電極５１０−２は基板５０１に接続されて
いる。
【０１８５】なお、図１２に示す１画素の等価回路図、
及び図１３に示す装置全体の等価回路図の構成及び動作
については、前述した実施例３と同様である。
【０１８６】
【発明の効果】以上説明したように、本発明によれば、
キャリア輸送を担う接続体を高温プロセスで形成でき、
これにより低欠陥の接続体が実現可能となり、残像低減
に対する効果は絶大である。
【０１８７】また、この高温プロセスの後に読み出し部
の形成を行うため、この回路に悪影響を与えることもな
い。
【０１８８】また本発明においては、光導電膜から蓄積
容量部に至るまで電界が均一に印加されて空乏化状態が
実現できる。
【０１８９】また、一般に受光領域が低減すると光感度
が低下するが、本発明においては光キャリア増倍機能を
有する増倍層を用いており、同じ受光領域でも増倍層を
用いない場合よりも高感度化が可能となる。例えば、い
ま増倍層を構成するステップバック構造層が５層あるな
らば光キャリアは２5 ＝３２倍増幅される。
【０１９０】一方、本発明の積層型固体撮像装置の受光
面積が増倍層を用いない積層型固体撮像装置の受光部面
積の１／１０に低下したと仮定しても実質的な光感度は
３倍程度、向上することになる。もちろんステップバッ
ク構造層を増やすことにより、さらに光感度を向上させ
ることも可能である。
【０１９１】さらには、本発明の積層型固体撮像装置に
おいては、画素分離領域が従来の積層固体撮像装置に比
べて大きく、画素間のクロストークが小さいという利点
も有する。
【０１９２】以上述べたように、従来技術では実現が非
常に困難であった積層型固体撮像装置の高感度化と低残
像化が本発明により可能となり、高精細、高感度、低価
格の固体撮像装置の供給が可能となる。
【０１９３】積層型固体撮像装置における高感度化と低
残像化の両立と低クロストーク化の実現は、電気的信号
を蓄積する蓄積部６０２と、電気的信号を読み出すため
の読み出し手段６０３と、前記蓄積部に接続して形成さ
れた接続体６０５と、キャリア増倍層６０７、光吸収層
６０８、第２導電型の電荷注入阻止層６０９、を積層し
て構成される非単結晶半導体からなる光導電膜を有し、
前記接続体６０５は第２導電型半導体層６０５−２又は
導電性材料６０５−３で周囲を覆われた、真性、もしく
は低不純物濃度を有する第１導電型の半導体層６０５−
１を有する積層型固体撮像装置及び該積層型固体撮像装
置の製造方法により達成できる。
【図面の簡単な説明】
【図１】本発明の積層型固体撮像装置の好適な一例の概
略構造を説明するための模式的断面図である。
【図２】本発明の積層型固体撮像装置の好適な光導電膜
の無バイアス時の模式的なエネルギー帯図（ａ）及び該
光導電膜の逆バイアス時の模式的なエネルギー帯図
（ｂ）である。
【図３】従来の積層型固体撮像装置の一例を説明するた
めの概略断面図である。
【図４】従来の容量性残像を改良した積層型固体撮像装
置の一例を説明するための概略断面図である。
【図５】本発明の積層型固体撮像装置の製造方法の一例
を説明するための工程図である。
【図６】本発明の積層型固体撮像装置の好適な一例の概
略構造を説明するための模式的断面図である。
【図７】本発明の積層型固体撮像装置の製造方法の別の
一例を説明するための工程図である。
【図８】本発明の実施例の積層型固体撮像装置を説明す
るための模式的断面図である。
【図９】本発明の実施例の積層型固体撮像装置を説明す
るための模式的断面図である。
【図１０】本発明の実施例の積層型固体撮像装置を説明
するための模式的断面図である。
【図１１】本発明の積層型固体撮像装置の１画素分の等
価回路図である。
【図１２】本発明の積層型固体撮像装置の等価回路図で
ある。
【図１３】本発明の実施例の積層型固体撮像装置を説明
するための模式的断面図である。
【図１４】本発明の実施例の積層型固体撮像装置を説明
するための模式的断面図である。
【図１５】本発明の実施例の積層型固体撮像装置を説明
するための模式的断面図である。
【符号の説明】
６００ 光導電膜 ６０１ 半導体基板 ６０２ 信号電荷蓄積部（蓄積容量） ６０３ 信号読み出し回路等の回路形成領域部分 ６０４ 絶縁膜 ６０５ 接続体 ６０５−１ キャリア輸送層（第１半導体領域） ６０５−２ 障壁層 ６０６ チャネルストッパ ６０７ 増倍層 ６０８ 光吸収層 ６０９ 電荷注入阻止層

Claims (49)

    【特許請求の範囲】
  1. 【請求項１】 電気的信号を蓄積する蓄積部と電気的信
    号を読み出すための読み出し手段を有する半導体回路基
    板と、前記蓄積部の少なくとも一部分を除いて前記半導
    体回路基板上に形成された絶縁層と、前記蓄積部に接続
    して形成された接続体と、前記絶縁層と前記接続体上に
    積層された光導電膜とを有し、上記光導電膜は、キャリ
    ア増倍層、光吸収層、第２導電型の電荷注入阻止層、を
    積層して構成される非単結晶半導体を有し、前記接続体
    は第２導電型の第２半導体領域で周囲を覆われた真性、
    もしくは低不純物濃度を有する第１導電型の第１半導体
    領域を有することを特徴とする積層型固体撮像装置。
  2. 【請求項２】 前記読み出し手段はＣＣＤ、ＭＯＳトラ
    ンジスタ、静電誘導トランジスタ、バイポーラトランジ
    スタから選択された素子を有する請求項１に記載の積層
    型固体撮像装置。
  3. 【請求項３】 前記蓄積部は第１導電型である請求項１
    に記載の積層型固体撮像装置。
  4. 【請求項４】 前記光導電膜上に透明導電層を更に有す
    る請求項１に記載の積層型固体撮像装置。
  5. 【請求項５】 前記非単結晶半導体はシリコン原子を含
    む請求項１に記載の積層型固体撮像装置。
  6. 【請求項６】 前記接続体はシリコン原子を有する請求
    項１に記載の積層型固体撮像装置。
  7. 【請求項７】 前記第１導電型の第１半導体領域は単結
    晶である請求項１に記載の積層型固体撮像装置。
  8. 【請求項８】 前記単結晶はシリコンを有する請求項７
    に記載の積層型固体撮像装置。
  9. 【請求項９】 前記第２導電型の第２半導体領域は前記
    半導体回路基体に形成されたチャネルストッパーに接続
    されている請求項１に記載の積層型固体撮像装置。
  10. 【請求項１０】 前記第２導電型の第２半導体領域は前
    記半導体回路基体に形成された同じ導電型の他の半導体
    領域と接続されている請求項１に記載の積層型固体撮像
    装置。
  11. 【請求項１１】 前記キャリア増倍層はアバランシェ効
    果によりキャリアを増倍する請求項１に記載の積層型固
    体撮像装置。
  12. 【請求項１２】 前記キャリア増倍層は少なくとも一つ
    のステップバック構造を有する請求項１に記載の積層型
    固体撮像装置。
  13. 【請求項１３】 前記キャリア増倍層は最小禁制帯幅Ｅ
    ｇ2 と最大禁制帯幅Ｅｇ3 とを有する層を有する請求項
    １に記載の積層型固体撮像装置。
  14. 【請求項１４】 前記最小禁制帯幅Ｅｇ2 から前記最大
    禁制帯幅Ｅｇ3 は連続的に変化する請求項１３に記載の
    積層型固体撮像装置。
  15. 【請求項１５】 前記最小禁制帯幅Ｅｇ2 と前記最大禁
    制帯幅Ｅｇ3 との伝導帯のエネルギー差がイオン化エネ
    ルギー以上である請求項１３に記載の積層型固体撮像装
    置。
  16. 【請求項１６】 前記キャリア増倍層は最小禁制帯幅Ｅ
    ｇ2 と前記最大禁制帯幅Ｅｇ3 とを有する層を複数層有
    し、該層のうちの少なくとも１つの層の最小禁制帯幅Ｅ
    ｇ2 側は他の層の最大禁制帯幅Ｅｇ3 と接している請求
    項１に記載の積層型固体撮像装置。
  17. 【請求項１７】 前記非単結晶半導体は非晶質半導体、
    微結晶質半導体および多結晶半導体から少なくとも１つ
    選択される請求項１に記載の積層型固体撮像装置。
  18. 【請求項１８】 前記ステップバック構造を形成する層
    の層厚は５０Å以上１μｍ以下である請求項１２に記載
    の積層型固体撮像装置。
  19. 【請求項１９】 前記光吸収層は前記キャリア増倍層よ
    り光入射側に設けられる請求項１に記載の積層型固体撮
    像装置。
  20. 【請求項２０】 前記接続体は前記蓄積部上全面に設け
    られている請求項１に記載の積層型固体撮像装置。
  21. 【請求項２１】 電気的信号を蓄積する蓄積部と電気的
    信号を読み出すための読み出し手段を有する半導体回路
    基板と、前記蓄積部の少なくとも一部分を除して前記半
    導体回路基板上に形成された絶縁層と前記蓄積部に接続
    して形成された接続体と、前記接続体上に積層された光
    導電膜とを有し、該光導電膜はキャリア増倍層、光吸収
    層、第２導電型の電荷注入阻止層を積層して構成される
    非単結晶半導体を有し、前記接続体は導電性材料で周囲
    を覆われた真性、もしくは低不純物濃度を有する第１導
    電型の第１半導体領域を有することを特徴とする積層型
    固体撮像装置。
  22. 【請求項２２】 前記読み出し手段はＣＣＤ、ＭＯＳト
    ランジスタ、静電誘導トランジスタ、バイポーラトラン
    ジスタから選択された素子を有する請求項２１に記載の
    積層型固体撮像装置。
  23. 【請求項２３】 前記蓄積部は第１導電型である請求項
    ２１に記載の積層型固体撮像装置。
  24. 【請求項２４】 前記光導電膜上に透明導電層を更に有
    する請求項２１に記載の積層型固体撮像装置。
  25. 【請求項２５】 前記非単結晶半導体はシリコン原子を
    含む請求項２１に記載の積層型固体撮像装置。
  26. 【請求項２６】 前記接続体はシリコン原子を有する請
    求項２１に記載の積層型固体撮像装置。
  27. 【請求項２７】 前記第１導電型の半導体層は単結晶で
    ある請求項２１に記載の積層型固体撮像装置。
  28. 【請求項２８】 前記単結晶はシリコンを有する請求項
    ２７に記載の積層型固体撮像装置。
  29. 【請求項２９】 前記導電性材料は前記半導体回路基体
    に形成されたチャネルストッパーに接続されている請求
    項２１に記載の積層型固体撮像装置。
  30. 【請求項３０】 前記導電性材料は前記第１半導体領域
    に絶縁層を介して設けられている請求項２１に記載の積
    層型固体撮像装置。
  31. 【請求項３１】 前記キャリア増倍層はアバランシェ効
    果によりキャリアを増倍する請求項２１に記載の積層型
    固体撮像装置。
  32. 【請求項３２】 前記キャリア増倍層は少なくとも一つ
    のステップバック構造を有する請求項２１に記載の積層
    型固体撮像装置。
  33. 【請求項３３】 前記キャリア増倍層は最小禁制帯幅Ｅ
    ｇ2 と最大禁制帯幅Ｅｇ3 とを有する層を有する請求項
    ２１に記載の積層型固体撮像装置。
  34. 【請求項３４】 前記最小禁制帯幅Ｅｇ2 から前記最大
    禁制帯幅Ｅｇ3 は連続的に変化する請求項２３に記載の
    積層型固体撮像装置。
  35. 【請求項３５】 前記最小禁制帯幅Ｅｇ2 と前記最大禁
    制帯幅Ｅｇ3 との伝導帯のエネルギー差がイオン化エネ
    ルギー以上である請求項２３に記載の積層型固体撮像装
    置。
  36. 【請求項３６】 前記キャリア増倍層は最小禁制帯幅Ｅ
    ｇ2 と前記最大禁制帯幅Ｅｇ3 とを有する層を複数層有
    し、該層のうちの少なくとも１つの層の最小禁制帯幅Ｅ
    ｇ2 側は他の層の最大禁制帯幅Ｅｇ3 と接している請求
    項２１に記載の積層型固体撮像装置。
  37. 【請求項３７】 前記非単結晶半導体は非晶質半導体、
    微結晶質半導体および多結晶半導体から少なくとも１つ
    選択される請求項２１に記載の積層型固体撮像装置。
  38. 【請求項３８】 前記ステップバック構造を形成する層
    の層厚は５０Å以上１μｍ以下である請求項３２に記載
    の積層型固体撮像装置。
  39. 【請求項３９】 前記光吸収層は前記キャリア増倍層よ
    り光入射側に設けられる請求項２１に記載の積層型固体
    撮像装置。
  40. 【請求項４０】 前記接続体は前記蓄積部上全面に設け
    られている請求項２１に記載の積層型固体撮像装置。
  41. 【請求項４１】 電気的信号を蓄積する蓄積部と電気的
    信号を読み出すための読み出し手段の少なくとも一部を
    有する半導体回路基体上の前記蓄積部上に真性又は低不
    純物濃度の第１の導電型の第１半導体領域を形成する工
    程、 該第１半導体領域の周囲に第２の導電型の第２半導体領
    域を形成する工程、該第１半導体領域と該第２半導体領
    域上に光導電膜、該光導電膜はキャリア増倍層、光吸収
    層、電荷注入阻止層を有する、を形成する工程、とを有
    することを特徴とする積層型固体撮像装置の製造方法。
  42. 【請求項４２】 前記第２半導体領域は前記第１半導体
    領域中への不純物の熱拡散又はプラズマドープにより形
    成する請求項４１に記載の積層型固体撮像装置の製造方
    法。
  43. 【請求項４３】 前記光導電膜は非単結晶半導体を有す
    る請求項４１に記載の積層型固体撮像装置の製造方法。
  44. 【請求項４４】 前記第１半導体領域は選択結晶成長に
    より形成される請求項４１に記載の積層型固体撮像装置
    の製造方法。
  45. 【請求項４５】 電気的信号を蓄積する蓄積部と電気的
    信号を読み出すための読み出し手段の少なくとも一部を
    有する半導体回路基体上の前記蓄積部上に真性又は低不
    純物濃度の第１の導電型の第１半導体領域を形成する工
    程、該第１半導体領域の周囲に導電性材料を形成する工
    程、該第１半導体領域と該導電性材料上に光導電膜、該
    光導電膜はキャリア増倍層、光吸収層、電荷注入阻止層
    を有する、を形成する工程とを有することを特徴とする
    積層型固体撮像装置の製造方法。
  46. 【請求項４６】 前記導電性材料は金属、合金、または
    低抵抗半導体、シリサイドから選択される請求項４５に
    記載の積層型固体撮像装置の製造方法。
  47. 【請求項４７】 前記光導電膜は非単結晶半導体を有す
    る請求項４５に記載の積層型固体撮像装置の製造方法。
  48. 【請求項４８】 前記第１半導体領域と前記導電性材料
    の間に絶縁層を有する請求項４５に記載の積層型固体撮
    像装置の製造方法。
  49. 【請求項４９】 前記絶縁層は前記第１半導体領域の熱
    酸化によって形成される請求項４８に記載の積層型固体
    撮像装置の製造方法。
JP6174292A 1993-08-24 1994-07-26 積層型固体撮像装置及びその製造方法 Pending JPH07115184A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP6174292A JPH07115184A (ja) 1993-08-24 1994-07-26 積層型固体撮像装置及びその製造方法
US08/288,546 US5481124A (en) 1993-08-24 1994-08-10 Laminated solid-state image pickup device
US08/541,179 US5677201A (en) 1993-08-24 1995-10-11 Laminated solid-state image pickup device and a method for manufacturing the same

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP5-229605 1993-08-24
JP22960593 1993-08-24
JP6174292A JPH07115184A (ja) 1993-08-24 1994-07-26 積層型固体撮像装置及びその製造方法

Publications (1)

Publication Number Publication Date
JPH07115184A true JPH07115184A (ja) 1995-05-02

Family

ID=26495957

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6174292A Pending JPH07115184A (ja) 1993-08-24 1994-07-26 積層型固体撮像装置及びその製造方法

Country Status (2)

Country Link
US (2) US5481124A (ja)
JP (1) JPH07115184A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008277699A (ja) * 2007-05-07 2008-11-13 Fujifilm Corp 撮像素子、撮像素子の駆動方法及び撮像素子の製造方法
JP2009065166A (ja) * 2007-09-07 2009-03-26 Dongbu Hitek Co Ltd イメージセンサ及びその製造方法
JP2009117802A (ja) * 2007-09-07 2009-05-28 Dongbu Hitek Co Ltd イメージセンサー及びその製造方法
JP2009158929A (ja) * 2007-12-27 2009-07-16 Dongbu Hitek Co Ltd イメージセンサ及びその製造方法
WO2012035696A1 (ja) * 2010-09-13 2012-03-22 パナソニック株式会社 固体撮像装置およびその製造方法
JPWO2021095494A1 (ja) * 2019-11-15 2021-05-20

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5942788A (en) * 1995-05-09 1999-08-24 Minolta Co., Ltd. Solid state image sensing device
JPH09237913A (ja) * 1995-12-28 1997-09-09 Fuji Xerox Co Ltd 半導体受光素子及びその製造方法
JP3018976B2 (ja) * 1995-12-28 2000-03-13 富士ゼロックス株式会社 半導体受光素子
JPH09199752A (ja) * 1996-01-22 1997-07-31 Canon Inc 光電変換装置及び画像読取装置
US5841176A (en) * 1996-03-01 1998-11-24 Foveonics, Inc. Active pixel sensor cell that minimizes leakage current
US5789774A (en) * 1996-03-01 1998-08-04 Foveonics, Inc. Active pixel sensor cell that minimizes leakage current
US5818052A (en) * 1996-04-18 1998-10-06 Loral Fairchild Corp. Low light level solid state image sensor
JPH09289333A (ja) * 1996-04-23 1997-11-04 Mitsubishi Electric Corp 半導体受光素子
US5838176A (en) * 1996-07-11 1998-11-17 Foveonics, Inc. Correlated double sampling circuit
JP2888207B2 (ja) * 1996-10-01 1999-05-10 日本電気株式会社 固体撮像装置及びその駆動方法
JP3592037B2 (ja) 1997-05-30 2004-11-24 キヤノン株式会社 光電変換装置
KR19990023221A (ko) 1997-08-20 1999-03-25 포만 제프리 엘 감광성 소자, 능동 픽셀 센서 소자, 능동 픽셀 센서 감광성 소자 및 능동 픽셀 센서 장치
US5898196A (en) * 1997-10-10 1999-04-27 International Business Machines Corporation Dual EPI active pixel cell design and method of making the same
US5952686A (en) * 1997-12-03 1999-09-14 Hewlett-Packard Company Salient integration mode active pixel sensor
TW396707B (en) * 1998-02-20 2000-07-01 Canon Kk Semiconductor device
US6051446A (en) * 1998-04-09 2000-04-18 National Semiconductor Corporation Thin liquid crystal transducer pixel cell having self-aligned support pillars
US6018187A (en) * 1998-10-19 2000-01-25 Hewlett-Packard Cmpany Elevated pin diode active pixel sensor including a unique interconnection structure
US6114739A (en) * 1998-10-19 2000-09-05 Agilent Technologies Elevated pin diode active pixel sensor which includes a patterned doped semiconductor electrode
US6878977B1 (en) * 1999-02-25 2005-04-12 Canon Kabushiki Kaisha Photoelectric conversion device, and image sensor and image input system making use of the same
US6426265B1 (en) 2001-01-30 2002-07-30 International Business Machines Corporation Incorporation of carbon in silicon/silicon germanium epitaxial layer to enhance yield for Si-Ge bipolar technology
US6727165B1 (en) * 2001-09-28 2004-04-27 Lsi Logic Corporation Fabrication of metal contacts for deep-submicron technologies
KR20050043754A (ko) * 2001-11-05 2005-05-11 미츠마사 코야나기 고체 영상센서 및 그 제조방법
US6730914B2 (en) * 2002-02-05 2004-05-04 E-Phocus, Inc. Photoconductor-on-active-pixel (POAP) sensor utilizing equal-potential pixel electrodes
US7411233B2 (en) * 2002-08-27 2008-08-12 E-Phocus, Inc Photoconductor-on-active-pixel (POAP) sensor utilizing a multi-layered radiation absorbing structure
JP2004096079A (ja) * 2002-07-11 2004-03-25 Sharp Corp 光電変換装置、画像読取装置および光電変換装置の製造方法
US7473977B2 (en) * 2003-03-06 2009-01-06 Sony Corporation Method of driving solid state image sensing device
US20050127475A1 (en) * 2003-12-03 2005-06-16 International Business Machines Corporation Apparatus and method for electronic fuse with improved esd tolerance
US20070040922A1 (en) * 2005-08-22 2007-02-22 Micron Technology, Inc. HDR/AB on multi-way shared pixels
JP4905762B2 (ja) * 2005-08-23 2012-03-28 富士フイルム株式会社 光電変換素子、撮像素子、および該光電変換素子の製造方法
US8749483B2 (en) * 2007-02-15 2014-06-10 Pixart Imaging Inc. Control device and control method for image display
JP5305696B2 (ja) * 2008-03-06 2013-10-02 キヤノン株式会社 半導体素子の処理方法
US20100026824A1 (en) * 2008-07-29 2010-02-04 Shenlin Chen Image sensor with reduced red light crosstalk
US8211732B2 (en) * 2008-09-11 2012-07-03 Omnivision Technologies, Inc. Image sensor with raised photosensitive elements
JP2010114409A (ja) * 2008-10-10 2010-05-20 Sony Corp Ｓｏｉ基板とその製造方法、固体撮像装置とその製造方法、および撮像装置
US8753917B2 (en) * 2010-12-14 2014-06-17 International Business Machines Corporation Method of fabricating photoconductor-on-active pixel device
WO2017061295A1 (ja) * 2015-10-09 2017-04-13 ソニー株式会社 固体撮像素子および製造方法、並びに電子機器

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4991116A (ja) * 1972-12-29 1974-08-30
JPS5926154B2 (ja) * 1974-07-05 1984-06-25 株式会社日立製作所 固体撮像装置
US4772565A (en) * 1986-05-21 1988-09-20 Kabushiki Kaisha Toshiba Method of manufacturing solid-state image sensor
JP2525780B2 (ja) * 1986-09-08 1996-08-21 株式会社東芝 積層型固体撮像装置
JP2838906B2 (ja) * 1989-08-04 1998-12-16 キヤノン株式会社 光電変換装置
US5182623A (en) * 1989-11-13 1993-01-26 Texas Instruments Incorporated Charge coupled device/charge super sweep image system and method for making
JPH08111541A (ja) * 1989-12-08 1996-04-30 Hitachi Ltd 半導体装置
US5360744A (en) * 1990-01-11 1994-11-01 Fuji Xerox Co., Ltd. Method of manufacturing image sensor
US5260560A (en) * 1990-03-02 1993-11-09 Canon Kabushiki Kaisha Photoelectric transfer device
JP2937404B2 (ja) * 1990-04-18 1999-08-23 日本電気株式会社 半導体受光素子
JPH0430577A (ja) * 1990-05-28 1992-02-03 Canon Inc 固体撮像素子
KR920010433B1 (ko) * 1990-07-10 1992-11-27 금성일렉트론 주식회사 자기정렬 방식에 의한 전하 촬상소자의 제조방법
US5204539A (en) * 1991-01-28 1993-04-20 Nec Corporation Avalanche photodiode with hetero-periodical structure
JP2682253B2 (ja) * 1991-04-18 1997-11-26 三菱電機株式会社 アバランシェ・フォトダイオード及びその製造方法
US5401952A (en) * 1991-10-25 1995-03-28 Canon Kabushiki Kaisha Signal processor having avalanche photodiodes
JPH05198787A (ja) * 1991-11-08 1993-08-06 Canon Inc 固体撮像装置及びその製造方法
JP2998375B2 (ja) * 1991-12-20 2000-01-11 日本電気株式会社 アバランシェフォトダイオード
US5466612A (en) * 1992-03-11 1995-11-14 Matsushita Electronics Corp. Method of manufacturing a solid-state image pickup device
KR940012609A (ko) * 1992-11-12 1994-06-24 김주용 디램셀의 저장전극 제조방법
JPH06151801A (ja) * 1992-11-13 1994-05-31 Canon Inc 光電変換装置及び光電変換装置の製造方法
US5387536A (en) * 1994-01-26 1995-02-07 Eastman Kodak Company Method of making a low capacitance floating diffusion structure for a solid state image sensor
KR0136933B1 (ko) * 1994-05-21 1998-04-24 문정환 씨씨디(ccd) 영상소자 및 제조방법
US5460997A (en) * 1995-01-23 1995-10-24 Eastman Kodak Company Method of making a confined planar charge coupled device with edge aligned implants and interconnected electrodes

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008277699A (ja) * 2007-05-07 2008-11-13 Fujifilm Corp 撮像素子、撮像素子の駆動方法及び撮像素子の製造方法
JP2009065166A (ja) * 2007-09-07 2009-03-26 Dongbu Hitek Co Ltd イメージセンサ及びその製造方法
JP2009117802A (ja) * 2007-09-07 2009-05-28 Dongbu Hitek Co Ltd イメージセンサー及びその製造方法
JP2009158929A (ja) * 2007-12-27 2009-07-16 Dongbu Hitek Co Ltd イメージセンサ及びその製造方法
WO2012035696A1 (ja) * 2010-09-13 2012-03-22 パナソニック株式会社 固体撮像装置およびその製造方法
JPWO2021095494A1 (ja) * 2019-11-15 2021-05-20

Also Published As

Publication number Publication date
US5481124A (en) 1996-01-02
US5677201A (en) 1997-10-14

Similar Documents

Publication Publication Date Title
US5677201A (en) Laminated solid-state image pickup device and a method for manufacturing the same
US5557121A (en) Laminated solid-state image sensing apparatus and method of manufacturing the same
EP0165764B1 (en) Depletion mode thin film semiconductor photodetectors
EP0488174B1 (en) Photoelectric converting device and information processing apparatus employing the same
JP3899236B2 (ja) イメージセンサの製造方法
US7335958B2 (en) Tailoring gate work-function in image sensors
JPH06151801A (ja) 光電変換装置及び光電変換装置の製造方法
JP2765635B2 (ja) 光電変換装置
US4743955A (en) Photoelectric converting device
US4980736A (en) Electric conversion device
US7235832B2 (en) Self-aligned rear electrode for diode array element
US4499654A (en) Method for fabricating semiconductor photodetector
EP0178148A2 (en) Thin film photodetector
JP2959460B2 (ja) 固体撮像装置
US5600152A (en) Photoelectric conversion device and its manufacturing method
JPH05335615A (ja) 光電変換装置
US4502203A (en) Method for fabricating semiconductor photodetector
JP2641416B2 (ja) 光電変換装置
JPH07335936A (ja) 光電変換装置
Chikamura et al. A high-sensitivity solid-state image sensor using a thin-film ZnSe-Zn 1-x Cd x Te heterojunction photosensor
JP2705748B2 (ja) 光電変換装置の製造方法
JPH0982933A (ja) 固体撮像装置およびその製造方法
JPH09102627A (ja) 光電変換装置
JPH04261070A (ja) 光電変換装置
JPH05145110A (ja) 光電変換装置及びその駆動方法