JPH09237913A - 半導体受光素子及びその製造方法 - Google Patents

半導体受光素子及びその製造方法

Info

Publication number
JPH09237913A
JPH09237913A JP8075933A JP7593396A JPH09237913A JP H09237913 A JPH09237913 A JP H09237913A JP 8075933 A JP8075933 A JP 8075933A JP 7593396 A JP7593396 A JP 7593396A JP H09237913 A JPH09237913 A JP H09237913A
Authority
JP
Japan
Prior art keywords
layer
receiving element
amplification
light receiving
semiconductor light
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8075933A
Other languages
English (en)
Inventor
Takeshi Nakamura
毅 中村
Shinya Kyozuka
信也 経塚
Takayuki Yamada
高幸 山田
Yasumasa Miyamoto
育昌 宮本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujifilm Business Innovation Corp
Original Assignee
Fuji Xerox Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Xerox Co Ltd filed Critical Fuji Xerox Co Ltd
Priority to JP8075933A priority Critical patent/JPH09237913A/ja
Priority to US08/739,198 priority patent/US5847418A/en
Publication of JPH09237913A publication Critical patent/JPH09237913A/ja
Priority to US09/017,795 priority patent/US6117702A/en
Pending legal-status Critical Current

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y20/00—Nanooptics, e.g. quantum optics or photonic crystals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F30/00—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors
    • H10F30/20—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors the devices having potential barriers, e.g. phototransistors
    • H10F30/21—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors the devices having potential barriers, e.g. phototransistors the devices being sensitive to infrared, visible or ultraviolet radiation
    • H10F30/22—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors the devices having potential barriers, e.g. phototransistors the devices being sensitive to infrared, visible or ultraviolet radiation the devices having only one potential barrier, e.g. photodiodes
    • H10F30/225—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors the devices having potential barriers, e.g. phototransistors the devices being sensitive to infrared, visible or ultraviolet radiation the devices having only one potential barrier, e.g. photodiodes the potential barrier working in avalanche mode, e.g. avalanche photodiodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F30/00—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors
    • H10F30/20—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors the devices having potential barriers, e.g. phototransistors
    • H10F30/21—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors the devices having potential barriers, e.g. phototransistors the devices being sensitive to infrared, visible or ultraviolet radiation
    • H10F30/22—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors the devices having potential barriers, e.g. phototransistors the devices being sensitive to infrared, visible or ultraviolet radiation the devices having only one potential barrier, e.g. photodiodes
    • H10F30/225—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors the devices having potential barriers, e.g. phototransistors the devices being sensitive to infrared, visible or ultraviolet radiation the devices having only one potential barrier, e.g. photodiodes the potential barrier working in avalanche mode, e.g. avalanche photodiodes
    • H10F30/2255—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors the devices having potential barriers, e.g. phototransistors the devices being sensitive to infrared, visible or ultraviolet radiation the devices having only one potential barrier, e.g. photodiodes the potential barrier working in avalanche mode, e.g. avalanche photodiodes in which the active layers form heterostructures, e.g. SAM structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F71/00—Manufacture or treatment of devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F71/00—Manufacture or treatment of devices covered by this subclass
    • H10F71/10—Manufacture or treatment of devices covered by this subclass the devices comprising amorphous semiconductor material
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00—Constructional details of devices covered by this subclass
    • H10F77/10—Semiconductor bodies
    • H10F77/14—Shape of semiconductor bodies; Shapes, relative sizes or dispositions of semiconductor regions within semiconductor bodies
    • H10F77/146—Superlattices; Multiple quantum well structures
    • H10F77/1462—Superlattices; Multiple quantum well structures comprising amorphous semiconductor layers
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Nanotechnology (AREA)
  • Physics & Mathematics (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Biophysics (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Light Receiving Elements (AREA)
  • Facsimile Heads (AREA)

Abstract

(57)【要約】 【課題】薄膜半導体を用いた半導体受光素子において、
高増幅率を可能とし、且つ低い電圧での駆動を可能とす
る。 【解決手段】下部電極２と上部電極５間に、受光により
フォトキャリアを生じる光吸収層４と、前記光吸収層４
で発生したフォトキャリアを増幅する増幅層３とを有す
る半導体受光素子において、前記増幅層３は、アバラン
シェ現象を引き起こす井戸層３ａと前記光吸収層よりも
大きなバンドギャップを有する障壁層３ｂとから構成さ
れ、この井戸層３ａは、前記障壁層３ｂとの界面におい
て、前記井戸層における前記フォトキャリアの伝導帯の
エネルギー値が前記障壁層における前記フォトキャリア
の伝導帯のエネルギー値より低いとともに、前記井戸層
における前記伝導帯のエネルギー値と前記障壁層におけ
る前記伝導帯のエネルギー値との差が、前記井戸層での
価電子帯と伝導帯間のバンドギャップよりも大きい結晶
体から形成する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、複写機、ファクシ
ミリ等の画像読み取り用のラインイメージセンサ、およ
び、ビデオカメラなど画像入力用の２次元イメージセン
サなどに用いられる半導体受光素子に係り、特に、光に
よって生成されたキャリアを衝突電離により増幅するア
バランシェ効果を利用した半導体受光素子及びその製造
方法に関する。
【０００２】
【従来の技術】従来、可視光領域の光を読み取るための
素子としては広くＣＣＤが用いられており、また半導体
薄膜を用いた薄膜型イメージセンサも提案され一部で実
用化されている。これらの受光素子は、いずれも光セン
シング部としてフォトダイオードを用いており、原理的
に光子一個に対して生成される電子は一個以下であり増
幅作用のないものである。一般的には受光素子外部に増
幅回路を持たせ、これにより電子の増幅を行って感度を
向上させることが広く行われているが、この方法では受
光素子部分におけるノイズ成分も同時に増幅してしまう
ためにＳＮ比の低下を伴うのが常である。従って、これ
らの素子を用いて鮮明な画像を得るためには、読み取り
対象に強い光を当てて十分な反射光を得られる状態にし
て撮像を行わねばならないという欠点がある。
【０００３】一方、上記欠点を補うことを目的に、近年
結晶ＳｉやＳｅ系半導体膜を用いて受光部分に増幅作用
を持たせることにより、高感度な撮像を行うことが可能
な素子が実用化されている。これは結晶ＳｉやＳｅ等の
半導体膜に高電界を印加し、これによる雪崩増幅（アバ
ランシェ効果）を行わせるものであり、アバランシェ増
倍効果を利用したフォトダイオード（以下、ＡＰＤと記
す）は、微弱な光を検出できる高感度な半導体受光素子
として注目されている。
【０００４】このＡＰＤとしては、例えば図１２（ａ）
に示すように、不純物がドーピングされたシリコンから
成るｎ-電極２０１、ＳｉＯ2層２０２、ｎ+層２０３、
アバランシェ領域となるｐ層２０４、光吸収領域となる
ｐ-層２０５、ｐ+基板２０６、不純物がドーピングされ
たシリコンから成るｐ-電極２０７を有する単結晶Ｓｉ
ｐｉｎ ＡＰＤが存在する。図１２（ｂ）は、上記し
たＡＰＤについて、逆バイアス印加時のバンド構造を模
式的に示した図である。ｎ-電極２０１側から光が入射
されると、ｐ-層２０５（光吸収層となる）で吸収され
光電変換が行われる。ｐ-層２０５で生成された電子／
正孔対は、おのおのｎ-電極２０１およびｐ-電極２０７
に向かって走行する。ｐ層２０４（キャリア増倍層とな
る）は強い電界を有しているため、電子の走行過程での
衝突電離により多数の電子／正孔対を発生するアバラン
シェ現象が生じ、光子１個に対して複数個の電子／正孔
対を発生する増倍作用が生じる。
【０００５】この時の増倍の大きさは電子のイオン化率
αに依存し、αが大きいほど高い増倍率が得られる。こ
こで電子のイオン化率αとは、衝突電離において１個の
電子が単位距離走行した時に発生する電子／正孔対の数
であり、イオン化率αは電界強度の増加とともに指数関
数的に増加するので、電界強度を大きくすることにより
大きな増倍が得られる。
【０００６】この単結晶Ｓｉ ｐｉｎ ＡＰＤは、可視
光から近赤外光（λ＝０．４５〜１．０μｍ）まで感度
を有し、微弱な入射光を検出できる高感度な半導体受光
素子として実用化されているものであるが、以下に示す
欠点を有している。 （１）外部から印加した電圧により高電界を加えてキャ
リアの衝突電離を起こさせているために、高い駆動電圧
（〜１００Ｖ）を必要とする。 （２）高電界動作のため、光が照射されていない時に発
生する漏れ電流（暗電流）が大きい。 （３）アバランシェ増倍にともなう雑音（過剰雑音）が
発生し、信号対雑音比（ＳＮ比）を低下させる。
【０００７】上記したアバランシェ増倍過程において発
生する過剰雑音は、ＩＥＥＥ Ｔransactions Ｅlectro
n Ｄevice，Ｖol．13，p164，１９６６に掲載のＲ.Ｊ.
ＭcIntyreの論文によれば、電子のイオン化率をα、正
孔のイオン化率をβとすると、各々のイオン化率の比
（衝突電離係数比）ｋ＝β／αに依存し、過剰雑音を低
減するためには、電子増倍を行う時にはｋを小さく、正
孔増倍を行う時にはｋを大きく、すなわち増倍する一方
のキャリア（電子もしくは正孔）のイオン化率のみを大
きくすればよいことが明らかにされている。単結晶Ｓｉ
では、正孔のイオン化率βに対して電子のイオン化率α
が十分大きいので、過剰雑音を低減するにはαのみを大
きくする必要がある。しかしながら、単結晶Ｓｉ ｐｉ
ｎ ＡＰＤでは、電子のイオン化率α及び正孔のイオン
化率βはアバランシェ領域の電界強度により決定される
ためα、βの値を独立に制御することはできず、電界強
度が大きくなるほどｋの値も大きくなる。すなわち、大
きな増倍を得るために電界強度を大きくするほど、過剰
雑音が増加しＳＮ比が低下してしまう。
【０００８】また、上記論文によれば一方のキャリアの
みを増倍させた場合には、過剰雑音指数Ｆ＝２となるこ
とが述べられている。理想的な無雑音増倍の場合にはＦ
＝１となるはずであり、まだ何らかの雑音発生機構が残
されていることを示している。この発生機構としては、
イオン化の起こる場所が半導体受光素子内でゆらぐため
に全体の増倍率がゆらぐ、すなわち雑音源となるという
現象が考えられる。これを抑制し、さらに高いＳＮ比を
得るには素子内でのイオン化が生じる場所を特定するこ
とが有効であると考えられる。
【０００９】上述した単結晶Ｓｉ ｐｉｎ ＡＰＤの問
題点を解消するため、非晶質Ｓｉ系半導体による超格子
構造を用いたＡＰＤが提案されている（ＩＥＥＥ Ｔra
ns.Ｅlectron Ｄevices，Ｖol.35,p1279,1988）。この
ＡＰＤについて、図１３（ａ）〜（ｃ）を参照しながら
説明する。非晶質Ｓｉ系半導体による超格子構造を用い
たＡＰＤは、図１３（ａ）に示すように、ガラス基板３
０１上にＩＴＯからなる透明電極３０２、ｐ+ａ−Ｓ
ｉ：Ｈ層３０３、光吸収層とキャリア増倍層を兼ねた超
格子層３０６、ｎ+ａ−Ｓｉ：Ｈ層３０７、Ａｌからな
る電極３０８を積層して構成されている。前記超格子層
３０６は、井戸層となるａ−Ｓｉ：Ｈ層３０４と、障壁
層となるａ−ＳｉＣ：Ｈ層３０５とを交互に１０層積み
重ねて構成されている。また、ｐ+ａ−Ｓｉ：Ｈ層３０
３と透明電極３０２、ｎ+ａ−Ｓｉ：Ｈ層３０７と電極
３０８は、それぞれオーミック接触して構成されてい
る。
【００１０】図１３（ｂ）は、上記ＡＰＤ素子の電圧無
印加時のバンド構造を模式的に示した図であり、ａ−Ｓ
ｉ：Ｈ／ａ−ＳｉＣ：Ｈのヘテロ接合における伝導帯お
よび価電子帯のエネルギーバンドの不連続量をΔＥc、
ΔＥvで示してある。ａ−Ｓｉ：Ｈ／ａ−ＳｉＣ：Ｈの
ヘテロ接合におけるバンド不連続量は、伝導帯のほうが
大きく、ΔＥc＝０．３５ｅＶ、ΔＥv＝０．１０ｅＶで
ある。
【００１１】図１３（ｃ）は、上記ＡＰＤ素子の逆バイ
アス印加時のバンド構造を模式的に示した図である。ｐ
+ａ−Ｓｉ：Ｈ層３０３側より光が入射されると、超格
子層３０６により吸収され光電変換が行われる。生成さ
れた電子／正孔対は、おのおのｎ+ａ−Ｓｉ：Ｈ層３０
７およびｐ+ａ−Ｓｉ：Ｈ層３０３に向かって走行す
る。電界により加速された電子が超格子層３０６の障壁
層３０５から井戸層３０４に入る時、電子は伝導帯のバ
ンド不連続量ΔＥcだけ高いエネルギー状態となるため
に、それだけ電子によるイオン化率αは大きくなる。電
子は、これの繰り返しによりキャリアの数を増加させて
いく。一方、正孔は価電子帯のバンド不連続量ΔＥvが
小さいため電子のようなことが起こらない。このよう
に、上記ＡＰＤの構造によると、電子のイオン化率αの
みを大きくすることができ、さらにイオン化の生じる場
所をヘテロ接合部に特定できるため、高感度、低過剰雑
音特性が得られる。また、キャリアはヘテロ構造のバン
ドオフセットによりエネルギーを受けるため、キャリア
のイオン化に必要な電界強度を小さくすることができ、
低電圧駆動が可能となる。
【００１２】１９９５年テレビジョン学会年次大会予稿
集、ｐ７３に掲載の澤田らの論文では、ａ−Ｓｉ：Ｈ／
ａ−ＳｉＣ：Ｈ 超格子において、障壁層を鋸歯状のポ
テンシャル構造とした傾斜超格子構造のＡＰＤが示され
ている。このＡＰＤについて、図１４（ａ）〜（ｃ）を
参照しながら説明する。傾斜超格子構造のＡＰＤは、図
１４（ａ）に示すように、ｎ型単結晶Ｓｉ基板４０１上
に、ｉ型ａ−Ｓｉ：Ｈ４０２、光吸収層とキャリア増倍
層を兼ねた傾斜超格子層４０５、ｉ型ａ−Ｓｉ：Ｈ４０
６、ｐ型半導体層４０７、Ａｕからなる透明電極４０８
を積層して構成されている。前記傾斜超格子層４０５
は、井戸層となるｉ型ａ−Ｓｉ：Ｈ層４０４と、障壁層
となるｉ型ａ−Ｓｉ1-xＣx：Ｈ（x＝０〜１）層４０３
とを交互に６層積み重ねた構造から構成されている。
【００１３】図１４（ｂ）は、上記ＡＰＤ素子の電圧無
印加時のバンド構造を模式的に示した図である。障壁層
となるｉ型ａ−Ｓｉ1-xＣx：Ｈ（x＝０〜１）層４０３
を着膜する際に、ａ−Ｓｉ1-xＣx：Ｈ層組成比をx＝０
〜１の間で連続的に変化させることにより、鋸歯状にバ
ンド構造が変化した傾斜超格子とすることができる。
【００１４】図１４（ｃ）は、上記ＡＰＤ素子の逆バイ
アス印加時のバンド構造を模式的に示した図である。ア
バランシェ増倍の機構は、基本的には前述の図１３に示
した超格子ＡＰＤと同じであるが、この素子の場合、電
子の走行方向に対してヘテロ接合部において電子に対す
るエネルギー障壁が存在しないため、井戸層４０４から
障壁層４０３に入る時にエネルギーが失われる電子のク
ーリング（cooling）や、井戸層４０４への電子の蓄積
が生じて外部に信号として取り出されないことを防止
し、より一層の高感度化及び低雑音化を図ることができ
る。
【００１５】
【発明が解決しようとする課題】しかしながら、非晶質
Ｓｉ系半導体による超格子構造を用いたＡＰＤによれ
ば、キャリア倍増層として非晶質半導体を用いているた
め、生成された電子が膜中でトラップあるいは再結合し
大きな損失が発生し、増幅率を大きくすることができな
いという問題があった。また、非晶質Ｓｉ系半導体によ
る超格子ＡＰＤでは、伝導帯のバンド不連続量ΔＥcが
約０．３４ｅＶであり、井戸層４０４であるｉ型ａ−Ｓ
ｉ：Ｈの禁制帯幅Ｅg＝１．７０ｅＶに比べると小さ
く、アバランシェ現象を引き起こすのを助けるために、
キャリア倍増層に高電界を印加する必要がある。そし
て、この高電界の印加により、キャリア倍増層中の局在
準位より電子／正孔対が生成され、大きな暗電流が生じ
て高いＳＮ比を得ることができないという問題があっ
た。
【００１６】本発明は上記実情に鑑みてなされたもの
で、高増幅率を可能とし、且つ低い電圧での駆動が可能
な薄膜半導体を用いた低駆動電圧高増幅率の半導体受光
素子を提供することを目的としている。
【００１７】
【課題を解決するための手段】上記目的を達成するため
本発明は、フォトキャリアを増幅する増幅層について、
（イ）増幅層を結晶体で形成し、膜質が改善された前記
増幅層内を電子が移動する際に電子の平均自由工程を大
幅に向上させて増幅率の向上を得る構成、（ロ）増幅層
を障壁層と結晶体から成る井戸層とで形成し、これらの
界面で電子がエネルギーを得ることにより電子の平均自
由工程を大幅に向上させて増幅率の向上を得る構成と
し、増幅層の全部又は一部を結晶化させることにより増
幅層の膜質改善を図っている。
【００１８】すなわち、上記（イ）に該当する本発明
は、少なくとも一方が透光性を有する一対の電極間に、
受光によりフォトキャリアを生じる光吸収層と、前記光
吸収層で発生したフォトキャリアを増幅する増幅層とを
有する半導体受光素子において、前記増幅層は、非晶質
膜を積層後に結晶化させた結晶体で形成されたことを特
徴としている。
【００１９】前記半導体受光素子の製造方法は、一対の
電極、光吸収層、増幅層を積層する工程であって、少な
くとも前記増幅層を非晶質状態で積層する積層工程と、
前記積層工程にて前記増幅層を積層した後に、前記増幅
層を高温雰囲気で結晶化する結晶化工程とを具備するこ
とを特徴としている。
【００２０】また、前記半導体受光素子の他の製造方法
は、一対の電極、光吸収層、増幅層を積層する工程であ
って、少なくとも前記増幅層を非晶質状態で積層する積
層工程と、前記積層工程にて前記増幅層を積層した後
に、前記光吸収層には吸収されず前記増幅層に吸収され
る波長の光を照射して前記増幅層を結晶化する結晶化工
程とを具備しることを特徴としている。
【００２１】また、光を照射して前記増幅層を結晶化す
る結晶化工程において、増幅層の結晶化とともに光吸収
層の増幅層側界面領域を溶融させることが好ましい。
【００２２】上記発明によれば、アバランシェ現象を利
用して電子を増幅する半導体層で構成された増幅層を結
晶化させることにより、バンドギャップの大きな材料に
ついてギャップ準位を低減させることができ、増幅層の
膜質を改善させることが可能となる。すなわち、増幅層
を結晶化させて価電子帯と伝導帯間のバンドギャップを
大きく且つギャップ準位を小さくすることにより、増幅
層中での電子／正孔対の発生を大幅に抑えることがで
き、暗電流の発生を抑制することができる。したがっ
て、増幅層を高電界にしてアバランシェ現象を引き起こ
すことができ、電子の平均自由工程を大幅に向上させる
ことによる電流を増加させて増幅率の向上を達成すると
ともに、半導体受光素子全体にかかる電圧は低電圧駆動
とすることが可能となる。
【００２３】更に、結晶化によって光吸収層と増幅層間
の界面領域を溶融させて層間の界面準位をなくすことが
でき、光照射により発生した電子の蓄積を回避し、界面
部での電子の消滅を抑制して増幅率の向上を図ることが
できる。
【００２４】また、上記（ロ）に該当する本発明は、少
なくとも一方が透光性を有する一対の電極間に、受光に
よりフォトキャリアを生じる光吸収層と、前記光吸収層
で発生したフォトキャリアを増幅する増幅層とを有する
半導体受光素子において、次の構成を含むものである。
前記増幅層は、前記光吸収層よりも大きなバンドギャッ
プを有する障壁層と、前記障壁層に隣接して積層された
井戸層とを有している。この井戸層は、前記障壁層との
界面において、前記井戸層における前記フォトキャリア
の伝導帯のエネルギー値が前記障壁層における前記フォ
トキャリアの伝導帯のエネルギー値より低いとともに、
前記井戸層における前記フォトキャリアの伝導帯のエネ
ルギー値と前記障壁層における前記フォトキャリアの伝
導帯のエネルギー値との差が、前記井戸層の価電子帯と
伝導帯間のバンドギャップよりも大きい結晶体から形成
されている。
【００２５】前記半導体受光素子の製造方法は、一対の
電極、光吸収層、障壁層および井戸層を積層する工程内
に、少なくとも前記井戸層を非晶質状態で積層する積層
工程を有し、前記積層工程にて少なくとも井戸層を積層
した後に、前記井戸層を高温雰囲気で結晶化する結晶化
工程を具備することを特徴としている。
【００２６】また、前記結晶化工程は、少なくとも障壁
層および井戸層を非晶質状態で積層し、この積層工程後
に前記障壁層および前記井戸層に吸収される波長の光を
照射して前記障壁層および前記井戸層を結晶化するもの
であってもよい。
【００２７】また、前記結晶化工程は、少なくとも障壁
層および井戸層を非晶質状態で積層し、この積層工程後
に前記障壁層には吸収されず前記井戸層に吸収される波
長の光を照射して前記井戸層を結晶化するものであって
よい。
【００２８】上記発明によれば、アバランシェ現象を利
用して電子を増幅する半導体層で構成された増幅層の井
戸層を結晶体とすることにより、ギャップ準位を低減
し、低駆動電圧でありなおかつ低暗電流で高い増幅率を
得ることができる。すなわち、井戸層をバンドギャップ
の小さな結晶体で構成することにより、井戸層と障壁層
との界面において、井戸層におけるフォトキャリアの伝
導帯のエネルギー値が障壁層におけるフォトキャリアの
伝導帯のエネルギー値より低く、且つ、井戸層における
フォトキャリアの伝導帯のエネルギー値と、障壁層にお
けるフォトキャリアの伝導帯のエネルギー値との差が、
井戸層の価電子帯と伝導帯間のバンドギャップよりも大
きくすることができる。
【００２９】その結果、障壁層から井戸層へと移動して
きた電子がこの界面部で伝導帯の差異に相当するエネル
ギーを受けて、井戸層でアバランシェ現象を引き起こす
際に、界面で電子が受けるエネルギーは、井戸層の価電
子帯と伝導帯間のバンドギャップよりも大きくなってい
るので、このエネルギーだけで前記アバランシェ現象を
引き起こすことが可能となり、低電圧駆動が可能とな
る。すなわち、障壁層と井戸層とから構成される増幅層
における半導体薄膜の膜質を大幅に改善することがで
き、電子の平均自由工程を大幅に向上させることによる
電流を増加させて増幅率の向上を達成するとともに、低
電圧駆動により半導体薄膜からの電子／正孔対の発生を
大幅に抑えることができる。
【００３０】
【発明の実施の形態】本発明に係る半導体受光素子の実
施の形態の一例（上述した（イ）の構成に対応する例）
について、その構造およびバンド構造を図１（ａ）〜
（ｃ）を参照しながら説明する。図１（ａ）は本発明の
半導体受光素子の構造を示す断面図であり、図１（ｂ）
は半導体受光素子の光吸収層と増幅層との界面部分のバ
ンド構造を模式的に示した図であり、図１（ｃ）は半導
体受光素子の逆バイアス印加時のバンド構造を模式的に
示した図である。本発明による半導体受光素子は、絶縁
性基板１１上に、下部電極１２、光吸収層１３、増幅層
１４、上部電極１５を順次積層して構成されている。光
吸収層１３は、受光によりフォトキャリアを発生させる
層であり、この光吸収層１３で発生したフォトキャリア
は増幅層１４で増幅される。増幅層１４は、非晶質膜を
積層後に結晶化させた結晶体で形成されている。この実
施例では、上方より光を照射させるため、上部電極１５
を透光性材料で形成している。
【００３１】増幅層１４の結晶化手段としては、エキシ
マレーザー等によるレーザ光を照射する方法や赤外線ラ
ンプアニール等による高温雰囲気で行う方法が用いられ
る。結晶化することにより、アバランシェ効果を利用し
て電子を増幅する増幅層１４について、バンドギャップ
の大きな材料を選択した場合においてもギャップ準位
（局在準位密度）を実用上問題のないレベルまで低減す
ることができる。
【００３２】また、増幅層１４を結晶化させることによ
り、増幅層１４の結晶化工程において増幅層１４と光吸
収層１３の界面部分も溶融して、界面領域に増幅層１４
あるいは光吸収層１３から互いの原子が適度に拡散して
界面を形成するためバンドの変化が連続的になり（図１
（ｂ））、さらに、溶融することにより顕著な界面領域
がなくなり再結合中心となる界面準位がほとんど無くな
る。したがって、逆バイアス電圧印加時のバンド構造
は、図１（ｃ）に示すように下方に単調に傾くようにな
るので光吸収層１３で生成されたフォトキャリアが移動
する際に、エネルギーバリアによる電子の損失を防いで
スムーズに移動できるようにして光照射により発生した
電子の界面部分での蓄積を回避し、従来問題となってい
た界面部での電子の消滅を抑制して増幅率の大幅な向上
を図ることができる。
【００３３】上記構造によれば、増幅層１４としてバン
ドギャップの大きな材料を使用できるので、逆バイアス
電圧印加時においてアバランシェ増幅以外の電界での生
成による暗電流が発生するのを抑制することができる。
また、増幅層１４を結晶化することにより、逆バイアス
電圧印加時においてギャップ準位（局在準位密度）を実
用上問題のないレベルまで低減でき、暗電流の基になる
電子の生成を抑制することができる。その結果、半導体
受光素子において、低駆動電圧、低暗電流で高い増幅率
が得られる。
【００３４】本発明に係る半導体受光素子の実施の形態
の他の例（上述した（ロ）の構成に対応する例）につい
て、その構造およびバンド構造を図８（ａ）〜（ｃ）を
参照しながら説明する。図８（ａ）は本発明の半導体受
光素子の構造を示す断面図であり、図８（ｂ）は半導体
受光素子の電圧無印加時のバンド構造を模式的に示した
図であり、図８（ｃ）は半導体受光素子の逆バイアス印
加時のバンド構造を模式的に示した図である。本発明に
よる半導体受光素子は、絶縁性基板１上に、下部電極
２、増幅層３、光吸収層４、上部電極５を順次積層して
構成されている。光吸収層４は、受光によりフォトキャ
リアを発生させる層であり、この光吸収層４で発生した
フォトキャリアは増幅層３で増幅される。増幅層３は、
電極２側に位置した井戸層３ａと、光吸収層４側に位置
した障壁層３ｂとから構成される。この実施例では、上
方より光を照射させるため、上部電極５を透光性材料で
形成している。
【００３５】障壁層３ｂは、図８（ｂ）に示すように、
光吸収層４よりも大きなバンドギャップを有し、障壁層
３ｂを構成する材料の組成比を連続的に変化させること
により、光吸収層４側から井戸層３ａ側に向かうにつれ
て、光吸収層４のバンドギャップと同じ値から増加し井
戸層３ａとの界面で最大値となるように構成されてい
る。また、下部電極２と上部電極５間に駆動電圧が印加
された時（逆バイアス印加時）には、図８（ｃ）に示す
ように、障壁層３ｂにおけるフォトキャリアの伝導帯の
エネルギー値が、フォトキャリアの進行方向に向かって
フラットもしくは単調減少するように構成されている。
これは、逆バイアス印加時において、光吸収層４で生成
されたフォトキャリアが障壁層３ｂを移動する際に、エ
ネルギーバリアによる電子の損失を防いでスムーズに移
動できるようにするためである。
【００３６】本発明の特徴的な構成は、前記増幅層３の
井戸層３ａを結晶体、例えばpoly-Si膜等の多結晶体、
単結晶体または微結晶体から構成した点にある。井戸層
３ａを結晶体とする方法は、結晶体材料を井戸層３ａ
として積層する、非晶質材料を積層した後に高温雰囲
気で結晶化する、非晶質材料を積層した後にレーザー
照射で結晶化する等がある。については、井戸層３ａ
を着膜した後に井戸層３ａを結晶化する方法と、井戸層
３ａおよび障壁層３ｂを連続して着膜した後に両層を結
晶化する方法とがある。また、については、井戸層３
ａおよび障壁層３ｂを連続して着膜した後に、異なる波
長のレーザー光を照射することにより、井戸層３ａのみ
を結晶化する方法と、井戸層３ａおよび障壁層３ｂの両
層を結晶化する方法とがある。具体的な結晶化手段とし
ては、については赤外線ランプアニール，炉アニール
等、については、エキシマレーザー，青色レーザー等
を用いることができる。
【００３７】井戸層３ａをバンドギャップの小さな結晶
体で構成することにより、障壁層３ｂとの界面における
井戸層３ａでのフォトキャリアの伝導帯のエネルギー値
は、障壁層３ｂにおけるフォトキャリアの伝導帯のエネ
ルギー値より低くするとともに、井戸層３ａにおけるフ
ォトキャリアの伝導帯のエネルギー値と障壁層３ｂにお
けるフォトキャリアの伝導帯のエネルギー値との差ΔＥ
cが、井戸層３ａの価電子帯と伝導帯間のバンドギャッ
プ（禁制帯幅Ｅg）よりも大きく設定することが可能と
なる。
【００３８】この構造により、障壁層３ｂから井戸層３
ａへと移動してきた電子がこの界面部で伝導帯の差異に
相当するエネルギーを受け（ポテンシャルエネルギーを
運動エネルギーに変換させて）、井戸層３ａ中の格子に
衝突電離し電子／正孔対を生成しアバランシェ現象を引
き起こす。この際、界面で電子が受けるエネルギー（Δ
Ｅc）は、井戸層３ａの価電子帯と伝導帯間のバンドギ
ャップ（禁制帯幅Ｅg）よりも大きいので、このエネル
ギーだけで前記アバランシェ現象を引き起こすことが可
能となる。
【００３９】したがって、上記構造の半導体受光素子に
よれば、アバランシェ効果を利用して電子を増幅する井
戸層３ａをバンドギャップの小さな結晶体で構成するこ
とにより、前記アバランシェ現象を界面で電子が受ける
エネルギー（ΔＥc）だけで引き起こすことを可能と
し、アバランシェ現象のための電圧印加を必要としない
ので低駆動電圧とすることができる。また、逆バイアス
電圧印加時において、ギャップ準位を実用上問題のない
レベルまで低減でき、暗電流の基になる電子の生成を抑
制する。その結果、半導体受光素子において、低駆動電
圧、低暗電流で高い増幅率が得られる。
【００４０】また、非晶質材料から構成される井戸層３
ａおよび障壁層３ｂを積層し、積層後に井戸層３ａおよ
び障壁層３ｂの両層を結晶化することにより、井戸層３
ａの結晶化工程において井戸層３ａと障壁層３ｂの界面
部分が溶融し、界面領域に井戸層３ａあるいは障壁層３
ｂから互いの原子が適度に拡散して界面を形成するた
め、図２に示すように界面におけるエネルギーバンドの
変化が連続的になり、さらに、溶融することにより顕著
な界面領域がなくなり再結合中心となる界面準位がほと
んど無くなる。したがって、界面部での電子の消滅を抑
制して増幅率の大幅な向上を図ることができる。非晶質
材料から構成される井戸層３ａおよび障壁層３ｂを積層
し、積層後に井戸層３ａのみをレーザー照射で結晶化す
る場合においても、レーザー照射による容融で井戸層３
ａと障壁層３ｂの界面部分で多少の拡散が生じ、結晶体
材料を井戸層３ａとして積層する（前記の方法）場合
に比較すれば界面部での電子の消滅を抑制できる効果が
ある。
【００４１】
【実施例】次に、上述した（イ）の構成に対応する本発
明の半導体受光素子の具体的な実施例について説明す
る。 （実施例１）この実施例による半導体受光素子の基本的
な構成は、図１に示した例と同様に、絶縁性基板１１上
に、下部電極１２、光吸収層１３、増幅層１４、上部電
極１５を順次積層して構成されている。すなわち、ガラ
スあるいはセラミック等の絶縁性基板１１の上に、Ｃ
ｒ，Ａｌ，Ｔａ，Ｔｉ，Ｍｏ，Ｎｉ等の金属を用い所望
のパターニングして下部電極１２が形成されている。使
用する金属は、ここに例示した金属の合金でもよく、も
ちろん他の材料（導電性を有する材料）を用いてもよ
い。下部電極１２上には、光吸収層１３の半導体層とし
てプラズマＣＶＤ法を用いてａ−Ｓｉが１００〜１００
０ｎｍの膜厚に着膜されている。
【００４２】この場合の一般的な着膜条件として、 使用ガスと流量： ＳｉＨ4 （１００％） １００sccm 圧力 ： ０．３ Ｔorr 基板温度 ： ２５０°Ｃ ＲＦ Ｐower ： ５０Ｗ を用いた。着膜方法としてはプラズマＣＶＤ方の他にも
ＥＣＲ法や光ＣＶＤ等の方法、またはスパッタ法や蒸着
法を用いてもよい。
【００４３】光吸収層１３の光吸収材料としてはａ−Ｓ
ｉを用いているが、検知したい光の波長によりＳｉに対
して適当な添加物を入れることも可能である。例えば、
短波長領域感度を向上させたい場合にはＣ，Ｎ，Ｏ等を
所望の量添加し、長波長領域感度を向上させたければＧ
ｅ等の元素を添加すればよい。光吸収層１３の母材とし
ては可視光領域を検知する場合にはＳｉが望ましいが、
他の薄膜材料、例えばＧｅ，Ｓｅ，ＣｄＳ，ＣｄＳｅ，
ＰｂＳ等を用いることも可能である。但し、これらの材
料を用いる場合には、後の結晶化工程で加わる熱による
影響を十分考慮して材料および製法の選定と結晶化手段
を選定しなければならない。
【００４４】光吸収層１３の上には、光吸収層の形成と
同一の製法を用いて連続的にアバランシェ増幅層１４が
形成されている。増幅層１４としては、従来使用されて
いる材料に対してバンドギャップが大きいａ−ＳｉＣを
用いる。この増幅層１４としては、電子の生成効率が高
いものが良いのは言うまでもないが、それとともにα／
β比（電子増倍率／ホール増倍率比）の大きな材料を選
び、増幅時の過剰雑音発生を抑制することが必要であ
る。また、暗電流の主要因である高電界印加時の電子／
ホール対のギャップ準位からの電子の生成を避けるため
にも、膜中ギャップ準位のなるべく少ない材料を選ぶ必
要がある。
【００４５】本実施例では増幅層１４としてａ−ＳｉＣ
を用いているが、この他にもＳｅ，ａ−ＳｉＮ，ａ−Ｓ
ｉＯ，ＣｄＳ，ＺｎＳ及びこれらの化合物を用いること
も可能である。選定する場合に注意すべき点は、光は増
幅層１４側から入射する構造としたため、増幅層１４の
光吸収係数は光吸収層１３のそれに比べ十分小さくする
ことである。
【００４６】ａ−ＳｉＣ作製の一般的な条件を次に示
す。 使用ガス及び流量： ＳｉＨ4 １００sccm， Ｃ2Ｈ6 １０sccm 圧力 ： ０．５ Ｔorr 基板温度 ： ２５０°Ｃ ＲＦ Ｐower ： ５０Ｗ 膜厚 ： １０〜１０００ｎｍ このとき、Ｃ2Ｈ6ガスの流量を適宜変更することにより
増幅層１４中のＣ含有率を調整する。Ｃ／Ｓｉ比は０．
１〜３の範囲が利用可能であり、検知する光の波長によ
り選択する。可視光領域を検知する場合、前記比は０．
５〜２の範囲が望ましく、バンドギャップエネルギーは
１．５〜３．５ｅＶが望ましい。
【００４７】この後、増幅層１４を構成するａ−ＳｉＣ
をエキシマレーザーを用いて結晶化する。結晶化方法と
してはこの他にもＡｒレーザー，ＣＯ2レーザー，赤外
線フラッシュアニール等の方法を用いることも可能であ
る。但し、この場合に注意すべきは、これら熱線が増幅
層１４で十分吸収され該層が結晶化されること、及び熱
線が増幅層１４のみで吸収され、下側の光吸収層１３ま
でその影響が及ばないように選定することである。本実
施例の場合には下地に光吸収層１３（ａ−Ｓｉ層）があ
るが、この層に熱線が到達してａ−Ｓｉが結晶化してし
まうと、光吸収層１３として所望の性能を発揮できなく
なってしまう。エキシマレーザーの場合、波長が紫外領
域に有り、バンドギャップの大きなａ−ＳｉＣでも吸収
係数が十分大きく、ａ−ＳｉＣの膜厚およびレーザー強
度の設定を適切に設定すれば、増幅層１４のみを結晶化
させなおかつ光吸収層１３（ａ−Ｓｉ層）をそのままの
状態に保つことが可能である。
【００４８】結晶化条件の典型的な例を示す。 使用レーザー ： ＫｒＦ レーザー強度 ： ５０〜５００ｍＷ／cm2 パルス幅 ： ５０nsec パルス照射回数： １〜５０回 これにより増幅層１４（ａ−ＳｉＣ層）約２００ｎｍの
結晶化を行った。
【００４９】この方法により結晶化したａ−ＳｉＣのギ
ャップ準位（局在準位密度）は、結晶化前の１０18／cm
3から１０16／cm3に大幅に減少した。増幅層１４がさら
に厚膜の場合にこれの結晶化を行う際には、より長波長
のレーザーを用いるか、レーザー強度を増加させること
で対応することができる。この時留意すべきは、図３に
示すように、増幅層１４の上方からレーザー照射を行う
場合に、増幅層１４の厚み方向全体を結晶化させるとと
もに、下地の光吸収層１３（ａ−Ｓｉ層）部分もわずか
に溶融させることである。これにより、増幅層１４（ａ
−ＳｉＣ層）からＣが拡散して光吸収層１３（ａ−Ｓｉ
層）の上層に混入し、増幅層１４から光吸収層１３に向
かって界面部分で図２に示すようにＣ濃度を低下させ、
Ｃの連続的な含有率分布を得ることができる。
【００５０】したがって、図１（ｂ）に示すように、積
層時には点線に示すように光吸収層１３と増幅層１４と
のエネルギーギャップが存在していても、境界領域層の
光吸収層１３側においては光吸収層１３からＨ（水素）
が抜けたことによりバンドギャップが小さくなり、光吸
収層１３の増幅層１４側においてはＣが拡散してバンド
ギャップが大きくなることにより、光吸収層１３と増幅
層１４との界面でのエネルギーバンドを連続にして、こ
の部分での電子の蓄積を回避することが可能となる。も
ちろん、明確な界面の形成がないわけであるから、問題
となるような界面準位の形成も全くないわけである。ま
た、境界領域層の光吸収層１３側部分では、前記したよ
うに光吸収層１３からＨ（水素）が抜けたことによりバ
ンドギャップが小さくなることによりバンドのくびれ部
が生じる。そして、このくびれ部には、光吸収層１３か
ら増幅層１４への電子の移動を加速する効果も有してお
り、増幅率向上に寄与している。
【００５１】この後、必要に応じて増幅層１４であるａ
−ＳｉＣに対して膜質改善を目的とした各種処理を行う
ことも可能である。例えば、プラズマＣＶＤ、ＥＣＲＣ
ＶＤ装置等による水素化処理、フォーミングガス
（Ｈ2，Ｎ2）中でのアニール等が有効である。ａ−Ｓｉ
Ｃ層を対象とする場合、結晶化工程で膜中に含まれるＨ
が放出されるため、これを補い膜中ギャップ準位の低減
を図るために、プラズマによる水素化処理を行うことが
有効である。
【００５２】最後に、ＩＴＯ，ＳｎＯ2等の透明電極を
着膜及びパターニングして上部電極１５を形成する。電
極材料としては、光に対して十分な透過率を持ち、かつ
抵抗値の小さな材料であればよく、Ａｌ，Ｃｒ，Ｔａ，
Ｔｉ，Ｎｉおよびこれらの合金の金属の極薄膜（１〜１
０ｎｍ）や、これらによるシリサイドを用いてもよい。
【００５３】本実施例では光をデバイス上部の上部電極
１５側より入射させる例としたが、絶縁性基板１１を透
光性材料としてデバイス下部から入射をさせることも可
能である。この際は上部電極１５が透明である必要はも
ちろん無い。
【００５４】上記半導体受光素子に逆バイアス電圧を印
加すると、増幅層１４に電界がかかりアバランシェ増幅
を引き起こす。その際のバンド構造は図１（ｃ）のよう
に下方に単調に傾くようになるので、光照射により発生
した電子の界面部分での蓄積を回避し、界面部での電子
の消滅を抑制して増幅率の大幅な向上を図ることができ
る。また、光吸収層１３（ａ−Ｓｉ）に対して増幅層１
４（ａ−ＳｉＣ）は高抵抗となっているので、半導体受
光素子にかかる電圧の大部分が増幅層１４にかかり、半
導体受光素子の駆動電圧を低くしつつ増幅層１４を高電
界とすることができる。また、増幅層１４としてはａ−
ＳｉＣを結晶化して使用しているので、増幅層のバンド
ギャップを大きくして逆バイアス電圧印加時における電
界での生成による暗電流が発生を抑制し、結晶化するこ
とによりギャップ準位（局在準位密度）について逆バイ
アス電圧印加時において暗電流を抑制するために必要な
１０16／cm3に低減することができる。
【００５５】上記方法で作製した半導体受光素子につい
て、光吸収層１３（ａ−Ｓｉ）の膜厚を５００ｎｍ、増
幅層１４（ａ−ＳｉＣ）の膜厚を２００ｎｍとした場合
の特性の一例を図４に示す。図より、印加電圧１０Ｖで
約５０のゲインを有しており、従来存在するものと比較
して１桁以上の増幅率の向上が達成された。もちろん、
膜厚および印加電圧の増加によりさらなる増幅率の向上
が図れることが推察できる。また、印加電圧２０Ｖでの
暗電流は１ｎＡ／cm2以下であり、２桁以上低減するこ
とが確認できた。
【００５６】（実施例２）次に、図５及び図６を参照し
ながら第２の実施例について説明する。この実施例で
は、増幅層をバンドギャップ（禁制帯幅）の異なる膜の
積層構造とするものである。すなわち、ガラスあるいは
セラミック等の絶縁性基板２１上には、Ｃｒ，Ａｌ，Ｔ
ａ，Ｔｉ，Ｍｏ，Ｎｉ等の金属を用い所望の形状にパタ
ーニングして下部電極２２が形成されている。使用する
金属はここに例示した金属の合金でも構わず、もちろん
他の材料を用いても構わない。下部電極２２上には、ｐ
+ａ−Ｓｉ層を５０ｎｍの膜厚で着膜して電子注入阻止
層２３が形成されている。電子注入阻止層２３として
は、この他に１〜５０ｎｍ程度の薄い絶縁膜を挿入する
構成であってもよい。絶縁膜としては一般的に用いられ
ているＳｉＯx、ＳｉxＮy等を用いる。
【００５７】電子注入阻止層２３上には、プラズマＣＶ
Ｄ法を用いてａ−Ｓｉを１００〜１０００ｎｍ着膜した
半導体層から成る光吸収層２４が形成されている。光吸
収層２４の一般的な着膜条件として、 使用ガスと流量： ＳｉＨ4 （１００％） １００sccm 圧力 ： ０．３ Ｔorr 基板温度 ： ２５０°Ｃ ＲＦ Ｐower ： ５０Ｗ を用いた。着膜方法としてはプラズマ以外にもＥＣＲ法
や光ＣＶＤ等の方法、またはスパッタ法や蒸着法を用い
てもよい。また、光吸収材料としてａ−Ｓｉを用いてい
るが、検知したい光の波長によりＳｉに対して適当な添
加物を入れてもよい。例えば、短波長領域感度を向上さ
せたい場合にはＣ，Ｎ，Ｏ等を所望の量添加し、長波長
領域感度を向上させたい場合にはＧｅ等の元素を添加す
ることが可能である。
【００５８】光吸収層２４の母材としては可視光領域を
検知する場合にはＳｉが望ましいが、他の薄膜材料、例
えばＧｅ，Ｓｅ，ＣｄＳ，ＣｄＳｅ，ＰｂＳ等を用いて
もよい。但し、これらの材料を用いる場合には、後の結
晶化工程で加わる熱による影響を十分考慮して材料およ
び製法の選定と結晶化手段を選定しなければならない。
【００５９】光吸収層２４上には、光吸収層の形成と同
一の製法を用いて連続的に増幅層２５が形成されてい
る。本実施例の特徴的な部分は、増幅層２５を結晶体か
ら成るアバランシェ層２５ａと障壁層２５ｂで構成し、
各層はバンドギャップ（禁制帯幅）の値の異なる２種類
のａ−ＳｉＣ層を複数層積層した積層膜で構成されてい
る。増幅層２５を積層膜としたのは、結晶化されたアバ
ランシェ層２５ａにおいては上記第１の実施例の増幅層
１４と同様にアバランシェ増幅作用を起こさせるととも
に、アバランシェ層２５ａと障壁層２５ｂとの界面で２
層間のΔＥcに相当するエネルギーを受けて界面部分で
アバランシェ増倍を引き起こさせるためである。
【００６０】増幅層２５としては、第１の実施例で述べ
たように、電子の生成効率が高いものが好適であり、そ
れとともにα／β比（電子増倍率／ホール増倍率比）の
大きな材料を選び、増幅時の過剰雑音発生を抑制するこ
とが必要である。また、暗電流の主要因である高電界印
加時の電子／ホール対のギャップ準位からの電子の生成
を避けるためにも、膜中ギャップ準位のなるべく少ない
材料を選ぶ必要がある。本実施例では増幅層２５の材料
としてａ−ＳｉＣを用いているが、この他にもＳｅ，ａ
−ＳｉＮ，ａ−ＳｉＯ，ＣｄＳ，ＺｎＳおよびこれらの
化合物を用いることも可能である。選定する場合に注意
すべきは、光は増幅層２５側から入射する構造としたた
め、増幅層２５の光吸収係数は光吸収層２４のそれに比
べ十分小さくすることである。
【００６１】増幅層２５を構成する２種類のａ−ＳｉＣ
膜としては、アバランシェ層２５ａのバンドギャップ値
（禁制帯幅）Ｅg1を２．０ｅＶ、障壁層２５ｂのバンド
ギャップ値（禁制帯幅）Ｅg2を３．５ｅＶとした。ａ−
ＳｉＣ膜作製の一般的な条件として、 使用ガスおよび流量： ＳｉＨ4 １００sccm， Ｃ2Ｈ6 数１０sccm 圧力 ： ０．５Ｔorr 基板温度 ： ２５０°Ｃ ＲＦ Ｐower ： ５０Ｗ 膜厚 ： １０〜１０００ｎｍ を用いた。
【００６２】このとき、Ｃ2Ｈ6ガスの流量を適宜変更す
ることによりＣ含有率を調整し所望のバンドギャップ値
を得ることができる。本実施例においては禁制帯幅Ｅg1
の膜（アバランシェ層２５ａ）を得るためのガス流量と
して１０sccm、禁制帯幅Ｅg2の膜（障壁層２５ｂ）を得
るためのガス流量として２００sccmとした。各層の膜厚
はアバランシェ層２５ａ及び障壁層２５ｂの膜厚とも１
０ｎｍとし、アバランシェ層２５ａを５層、アバランシ
ェ層２５ａ間に障壁層２５ｂが存在するようにした。本
実施例で示した値以外にも、アバランシェ増幅を起こす
アバランシェ層２５ａの膜厚としては５ｎｍから１００
ｎｍの間、障壁層２５ｂの膜厚としては５ｎｍから５０
ｎｍの範囲が利用可能である。
【００６３】この後、増幅層２５であるａ−ＳｉＣ積層
膜をレーザー光を用いて結晶化する。結晶化方法として
は他にもＡｒレーザー、ＣＯ2レーザー、赤外線フラッ
シュアニール等の方法を用いることも可能である。但
し、この場合に注意すべきは、これら熱線がアバランシ
ェ層２５ａで十分吸収され該層が結晶化されること、お
よび熱線がアバランシェ層２５ａのみで吸収され、障壁
層２５ｂおよび下側の光吸収層２４までその影響が及ば
ないように選定することである。本実施例の場合には下
地にａ−Ｓｉ層（光吸収層２４）があるが、この層に熱
線が到達してａ−Ｓｉが結晶化してしまうと、光吸収層
２４として所望の性能を発揮できなくなってしまうた
め、この選定は重要である。
【００６４】本実施例では波長が青色光領域に有る波長
３５０ｎｍのレーザーを用いているので、アバランシェ
層２５ａ（禁制帯幅Ｅg1のａ−ＳｉＣ）での吸収係数が
十分大きく、障壁層２５ｂ（禁制帯幅Ｅg2のＳｉＣ）は
ほとんど透過するように選定されているため、ａ−Ｓｉ
Ｃの膜厚およびレーザー強度の設定を適切に設定すれ
ば、アバランシェ層２５ａのみを結晶化させなおかつ障
壁層２５ｂおよび光吸収層２４をそのままの状態に保つ
ことが可能である。
【００６５】このように形成する目的は、高い膜質が要
求されるアバランシェ増幅を起こす層である禁制帯幅Ｅ
g1のアバランシェ層２５ａのみを結晶化させ、なおかつ
アバランシェ層２５ａと障壁層２５ｂとの界面を急峻に
保つためである。増幅層２５を走る電子は禁制帯幅Ｅg2
の層（障壁層２５ｂ）から禁制帯幅Ｅg1の層（アバラン
シェ層２５ａ）に移動する際に、界面部分でこれら２層
間のΔＥcに相当するエネルギーを得て、アバランシェ
増倍を引き起こす。従って、この界面部分はお互いの層
の間でのＣおよびＳｉ原子の拡散を極力押さえ急峻な界
面を形成させることにより、効率良く電子に対してエネ
ルギーを与えるようにすることが必要である。
【００６６】結晶化条件の典型的な例を以下に示す。 使用レーザー ： 波長３５０ｎｍ レーザー強度 ： ５０〜５００ｍＷ／cm2 パルス幅 ： ５０nsec パルス照射回数： １〜５０回 これによりアバランシェ層２５ａ（Ｅg1＝２．０ｅＶの
ａ−ＳｉＣ層）のみの結晶化を行った。上記方法により
結晶化したａ−ＳｉＣ（アバランシェ層２５ａ）のギャ
ップ準位密度は、結晶化前の１０18／cm3から１０16／c
m3に大幅に減少した。アバランシェ層２５ａがさらに厚
膜である場合には、その結晶化を行うには、より長波長
のレーザーを用いるか、レーザー強度を増加させること
で対応することができる。
【００６７】この後、必要に応じて増幅層２５であるａ
−ＳｉＣに対して膜質改善を目的とした各種処理を行う
ことも可能である。例えば、プラズマＣＶＤ、ＥＣＲＣ
ＶＤ装置等による水素化処理、フォーミングガス
（Ｈ2，Ｎ3）中でのアニール等が有効である。ａ−Ｓｉ
Ｃ層を対象とする場合、結晶化工程で膜中に含まれるＨ
（水素）が放出されるため、これを補い膜中ギャップ準
位の低減を図るために、プラズマによる水素化処理を行
うことが有効である。
【００６８】増幅層２５上には、ｎ+ａ−Ｓｉ膜を膜厚
５０ｎｍ着膜した正孔注入阻止層２６が形成されてい
る。正孔注入阻止層２６としては、この他にＳｉＯxや
ＳｉxＮy膜等の絶縁膜が利用可能である。
【００６９】正孔注入阻止層２６上には、ＩＴＯ、Ｓｎ
Ｏ2等の透明電極を着膜及びパターニングして成る上部
電極２７が形成されている。電極材料としては、光に対
して十分な透過率を持ち、かつ抵抗値の小さな材料であ
ればよく、Ａｌ，Ｃｒ，Ｔａ，Ｔｉ，Ｎｉおよびこれら
の合金の金属の極薄膜（１〜１０ｎｍ）や、これらによ
るシリサイドを用いてもよい。本実施例では光を半導体
受光素子上部（上部電極２７側）より入射させる例を示
しているが、もちろん絶縁性基板２１を透光性材料とし
て半導体受光素子下部から入射をさせることも可能であ
る。この際は上部電極２７が透明である必要はない。
【００７０】上記実施例によれば、第１の実施例の増幅
層１４に該当するアバランシェ層２５ａでアバランシェ
増幅を行うので第１の実施例と同様の効果を有するとと
もに、アバランシェ層２５ａと障壁層２５ｂとの界面部
分でこれら２層間のΔＥcに相当するエネルギーを得
て、アバランシェ増倍を引き起こさせることができ、一
層の増幅率の向上を図ることができる。
【００７１】上記方法で作製した半導体受光素子につい
て、光吸収層２４（ａ−Ｓｉ）の膜厚を５００ｎｍ、増
幅層２５（ａ−ＳｉＣ）の膜厚を全体で１００ｎｍとし
た場合の特性の一例を図７に示す。増幅層２５をアバラ
ンシェ層２５ａと障壁層２５ｂとの多層構造とすること
で、第１の実施例に示した半導体受光素子の特性（図
４）と比較してさらに高いゲインを得ることができる。
【００７２】次に、上述した（ロ）の構成に対応する本
発明の半導体受光素子の具体的な実施例について説明す
る。 （実施例３）この実施例による半導体受光素子の基本的
な構成は図８に示したものと同じであり、絶縁性基板１
上に、下部電極２、増幅層３、光吸収層４、上部電極５
を順次積層して構成されている。すなわち、ガラスある
いはセラミック等の絶縁性基板１の上に、下部電極２と
してＣｒ，Ａｌ，Ｔａ，Ｔｉ，Ｍｏ，Ｎｉ等の金属を用
い所望のパターンを形成する。使用する金属は、ここに
例示した金属の合金でもよく、導電性が良好な他の材料
を用いても構わない。
【００７３】下部電極２上に、増幅層３を構成する第１
層として、プラズマＣＶＤ法あるいはＬＰＣＶＤ法を用
いてａ−Ｓｉを２００ｎｍ着膜して井戸層３ａを形成す
る。井戸層３ａは、１０〜１０００ｎｍの範囲で着膜す
ればよい。ＬＰＣＶＤを用いた場合の一般的な着膜条件
として、 使用ガスと流量： Ｓｉ2Ｈ6 （１００％） １００sccm 圧力 ： ０．３ Ｔorr 基板温度 ： ４８０°Ｃ を用いた。着膜方法としては上記方法以外にもＥＣＲ法
や光ＣＶＤ等の方法、またはスパッタ法や蒸着法を用い
てもよい。また、この実施例では増幅層３の井戸層３ａ
としてＳｉを用いているが、必要なバンドギャップ値を
得るために、ＳｉＧｅあるいはＳｉＣを用いることも可
能である。
【００７４】上述の着膜の状態では井戸層３ａを構成す
るＳｉ膜は非晶質状態であり、このままでは膜中のギャ
ップ準位（局在準位密度）は１０17／ｃｍ3以上で、増
幅のために電圧を印加すると、これらギャップ準位より
多量の電子／正孔対が生成され大きな暗電流となり、半
導体受光素子のＳＮ比およびダイナミックレンジを著し
く低下させる。この対策として、上記Ｓｉ膜（非晶質
膜）にレーザー光を照射し膜を多結晶化することが非常
に有効である。多結晶化してpoly-Si膜とすることによ
り、Ｓｉ膜のギャップ準位が減少し、暗電流を抑制する
ために必要な１０16／ｃｍ3以下の値を容易に得ること
ができる。その結果、井戸層３ａでの暗電流を大幅に低
減できるだけではなく、膜中の電子の移動度を２桁向上
させることが可能で、これにより電子の平均自由工程を
大幅に向上させて電流を増加させ、増幅率の向上を図る
ことが可能となる。
【００７５】上記実施例では、上記非晶質Ｓｉ膜の結晶
化に際して、エキシマレーザーを用いた。エキシマレー
ザーを用いる利点としては、波長が紫外領域と短いため
に、光はほとんどがＳｉ膜中で吸収されて、下部の絶縁
性基板１等への熱的な影響が全くないことがあげられ
る。本実施例での結晶化条件は、 使用レーザー ： ＫｒＦ レーザー強度 ： ５０〜５００ｍＷ／ｃｍ2 パルス幅 ： ５０nsec パルス照射回数： １〜５０回 とし、これにより膜厚が約２００ｎｍの井戸層３ａ（ａ
−Ｓｉ層）の結晶化を行った。
【００７６】次に、増幅層３の第２層として非晶質Ｓｉ
ＣをプラズマＣＶＤ法を用いて着膜し、障壁層３ｂを形
成する。材料としては、ＳｉＣの他、ＳｉＯやＳｉＮ等
を用いてもよい。また、作成方法としては、他の方法、
例えばＥＣＲＣＶＤ、光ＣＶＤ、スパッタあるいは蒸着
法等を利用してもよい。
【００７７】非晶質ＳｉＣを着膜するに際して、Ｓｉと
Ｃの組成比を変化させることにより、障壁層３ｂのバン
ドギャップを井戸層３ａ側より徐々に連続的に減少する
ように作製する。すなわち、障壁層３ｂにおいては、光
吸収層４側から井戸層３ａ側にかけて、バンドギャップ
が連続して増加するように作製している。そして、井戸
層３ａ側の界面部でのバンドギャップの値は、この部分
での井戸層３ａと障壁層３ｂとの電子伝導帯の差異（Δ
Ｅc）の値が、井戸層３ａの材料のバンドギャップ（禁
制帯幅Ｅg）の値よりも大きくなるように作製する。こ
の構造により、障壁層３ｂから井戸層３ａへと移動して
きた電子がこの界面部で伝導帯の差異に相当するエネル
ギーを受けて（ポテンシャルエネルギーを運動エネルギ
ーに変換させて）、このエネルギーのみで井戸層３ａ中
でアバランシェ増倍を引き起こし、半導体受光素子とし
ての高感度増幅動作を起こすことが可能となる。
【００７８】すなわち、従来のＡＰＤが外部からの印加
電圧により電子の加速を行いアバランシェ現象を引き起
こしているのに比較して、上記半導体受光素子によるエ
ネルギー付与の構造によれば、アバランシェ現象を引き
起こすための外部電界の印加は全く必要としない（障壁
層３ｂにおけるフォトキャリアの伝導帯のエネルギー値
をフラットもしくは単調減少させる（図８（ｃ））ため
の逆バイアス電圧は必要）。さらに井戸層３ａとして多
結晶材料を用いているため、半導体受光素子に逆バイア
ス電圧を印加する場合に、井戸層３ａに対して障壁層３
ｂが高抵抗層となっているので、井戸層３ａには電界が
ほとんどかからず、不要な電子／正孔対の生成が皆無と
なって暗電流の発生を抑制し、多結晶材料の高移動度に
よる高感度化が達成される。
【００７９】本実施例の場合、井戸層３ａはpoly-Si膜
としたので、この部分のバンドギャップ（禁制帯幅Ｅ
g）の値は約１．１ｅＶであり、伝導帯の差異（ΔＥc）
の値がこれ以上になることが重要である。したがって、
障壁層３ｂの井戸層３ａ側の材料とし、この部分のバン
ドギャップ（禁制帯幅Ｅg）の値が約３．５ｅＶである
非晶質ＳｉＣを用い、伝導帯の差異（ΔＥc）の値が約
１．６ｅＶになるように設計した。
【００８０】また、障壁層３ｂの光吸収層４側での界面
のバンドギャップ値は、光吸収層４のバンドギャップの
値と同一あるいはこの値より小さいことが望ましい。こ
れは、光吸収層４から障壁層３ｂに電子が移動する際
に、この部分でのエネルギーバリアによる電子の損失を
防ぐためである。本実施例では、後述するように光吸収
層４として非晶質Ｓｉを用いるので、ここでのバンドギ
ャップの値は約１．７ｅＶとなる。したがって、障壁層
３ｂのバンドギャップ値は、井戸層３ａ側の３．５ｅＶ
から光吸収層４側の１．７ｅＶまで連続的に変化させる
ようにした。
【００８１】本実施例での障壁層３ｂの具体的な作製条
件は、 使用ガスおよび流量： ＳｉＨ4 １０〜１００sccm Ｃ2Ｈ6 ０〜２００sccm 圧力 ： ０．５ Ｔorr 基板温度 ： ２５０ °Ｃ ＲＦ Ｐower ： ５０Ｗ 膜厚 ： １０〜１０００ｎｍ とし、このとき、Ｃ2Ｈ6ガスの流量を適宜変更すること
によりＣ含有率を調整し、着膜中に連続的にガス流量を
変化させている。
【００８２】井戸層３ａと障壁層３ｂから成る増幅層３
の形成後に、光吸収材料としてａ−Ｓｉを着膜して光吸
収層４を形成する。本実施例では光吸収材料としてａ−
Ｓｉを用いているが、検知したい光の波長により、Ｓｉ
に対して適当な添加物を入れることも可能である。例え
ば、短波長領域感度を上げたい場合には、Ｃ，Ｎ，Ｏ等
を所望の量添加し、長波長領域感度を上げたい場合に
は、Ｇｅ等の元素を添加する。光吸収材料の母材として
は、可視光領域を検知する場合にはＳｉが望ましいが、
他の薄膜材料、例えばＧｅ，Ｓｅ，ＣｄＳ，ＣｄＳｅ，
ＰｂＳ等を用いてもよい。
【００８３】最後に、透光性材料であるＩＴＯ，ＳｎＯ
2等を着膜及びパターニングし、透明電極として上部電
極５を形成する。電極材料としては、光に対して十分な
透過率を有し、かつ抵抗値の小さな材料であればよく、
Ａｌ，Ｃｒ，Ｔａ，Ｔｉ，Ｎｉおよびこれらの合金の金
属の極薄膜（１〜１０ｎｍ）や、これらによるシリサイ
ドを用いてもよい。
【００８４】また、図１０に示すように、適宜必要に応
じて電子および正孔のブロッキング層として非晶質ある
いは多結晶Ｓｉのｐ層６およびｎ層７をそれぞれ光吸収
層４と透明電極５との間、および増幅層３と電極２との
間に挿入することにより、暗電流の低減効果を得ること
が可能である。これらｐ層６およびｎ層７の代わりに、
１〜１００ｎｍの薄い絶縁膜を挿入しても同様の効果を
有する。本実施例では、光を半導体受光素子の上部より
入射させる例を示しているが、絶縁性基板１を透光性材
料で構成し、半導体受光素子下部から入射をさせること
もできる。この場合は、上部電極５を透光性材料で構成
する必要はない。
【００８５】上記方法を用い、光吸収層４（ａ−Ｓｉ
膜）の膜厚を５００ｎｍ、増幅層３の井戸層３ａおよび
障壁層３ｂの膜厚をともに２００ｎｍとした半導体受光
素子を作製し、その特性を測定したところ、印加電圧１
０Ｖで約５０のゲインを有しており、従来例と比較して
１桁以上の増幅率向上が達成できた。もちろん、膜厚お
よび印加電圧の増加により、さらに増幅率の向上が図れ
ることが推察される。また、印加電圧２０Ｖでの暗電流
は、１ｎＡ／ｃｍ2以下であり、２桁以上低減すること
が確認できた。
【００８６】（実施例４）半導体受光素子の第４の実施
例について、図１１を参照して説明する。図１１（ａ）
は、この半導体受光素子の基本構成を示すものであり、
増幅層以外の部分に関しては実施例３の半導体受光素子
と同様である。図１１（ｂ）は、この半導体受光素子の
電圧無印加時のバンド構造を模式的に示したエネルギー
帯図である。本実施例においては、実施例３に示した構
成をさらに高ゲイン化するために、増幅層３として井戸
層３ａと障壁層３ｂから成る組を複数組重ねた超格子に
よる多段積層構造としている。実施例３において記載し
たように、井戸層３ａと障壁層３ｂとの１組において、
この界面部分の伝導帯エネルギー差異（バンドオフセッ
ト）により、電子はエネルギーを得て井戸層３ａ中にて
アバランシェ増倍現象を引き起こす。従って、この基本
構成を多段積層することにより、さらなる高感度化を図
ることが可能となる。
【００８７】多段積層構造としては、実施例３に示した
井戸層３ａと障壁層３ｂから構成される増幅層３を５層
積層した構造とした。井戸層３ａと障壁層３ｂの着膜
は、両層ともプラズマＣＶＤを用いて連続的に形成し
た。井戸層３ａと障壁層３ｂを別々の方法を用いて形成
することも可能であるが、両層の界面に不純物が混入す
る可能性が増加するため、本実施例で行ったように、同
一方法による連続形成が望ましい。
【００８８】プラズマＣＶＤによる井戸層３ａの着膜条
件は、 使用ガスと流量： ＳｉＨ4 （１００％） １００sccm 圧力 ： ０．３ Ｔorr 基板温度 ： ２５０°Ｃ ＲＦ Ｐower ： ５０Ｗ 膜厚 ： ２０ｎｍ とし、井戸層３ａ上に実施例３に示した障壁層３ｂと同
様の条件で連続的にバンドギャップを変化させながらＳ
ｉＣ層を１００ｎｍ形成して増幅層３を形成する。そし
て、井戸層３ａと障壁層３ｂから成る増幅層３を連続し
て５層着膜して多段積送構造とする。
【００８９】その後、この多段積層構造を結晶化し、実
施例３に示したように高感度化および低暗電流化を図
る。この際、留意すべきは、実施例３と異なり結晶化対
象が積層構造となっていること、および連続積層してい
るために井戸層３ａのＳｉ膜が水素を含んだ非晶質膜よ
り形成されていることである。
【００９０】本実施例の場合、多段積層構造による増幅
層の膜厚は全体で約１μｍとなっているため、実施例３
に示した結晶化方法のような短波長光レーザーを用いる
と膜表面層部分でのみ光の吸収が起こり、積層膜全体の
結晶化を行うことができない。したがって、結晶化のた
めの方法としては、より長波長の光、例えば青色レーザ
ー、赤外レーザーあるいは高温雰囲気で結晶化するラン
プアニール法、炉アニール等を用いる。本実施例におい
ては、赤外光によるフラッシュランプアニールを用い
た。
【００９１】また、上述したように、井戸層３ａのＳｉ
膜中に多量の水素が含まれており、高エネルギーを直接
照射して結晶化を行うと、膜中水素が突弗して膜中に多
量の穴を生じてしまう。本実施例ではこれを回避するた
めに、井戸層３ａの結晶化に先立ち、脱水素化のための
低エネルギーによるプレアニールを行う。この脱水素化
アニールの条件は、 ランプパワー： １００Ｗ （徐々に昇温） 照射時間 ： １sec 照射回数 ： １回 とした。
【００９２】また、脱水素化アニールに引き続いて行う
結晶化アニールの条件は、 ランプパワー： ３００Ｗ 照射時間 ： ０．１sec 照射回数 ： ５〜１０回 とし、多段積層構造による増幅層（膜厚約１μｍ）の結
晶化を行った。他の層の形成方法は、実施例３に示した
ものと同様である。
【００９３】（実施例５）実施例５の半導体受光素子
は、各層の構造及び形成方法については実施例４と同一
であり、井戸層３ａの結晶化工程のみが異なる。すなわ
ち、実施例４においては、結晶化の手段として青色レー
ザー光を用いている。実施例４に示した結晶化工程によ
ると、多段積層構造全体を同時に溶融結晶化しているた
め、井戸層３ａと障壁層３ｂとの界面部分で、障壁層３
ｂ中に含まれる添加物の元素（この場合Ｃ）が井戸層３
ａ中に少量拡散するため、井戸層３ａと障壁層３ｂの界
面部分でのバンドオフセット部分が、図９に示したよう
に、若干なだらかな構造（エネルギーバンドの変化が連
続的に変化する構造）となる。
【００９４】実際の動作上においては、井戸層３ａのバ
ンドギャップ（禁制帯幅Ｅg）に対して井戸層３ａと障
壁層３ｂの界面における伝導帯の差異（ΔＥc）の値が
十分大きいので、井戸層３ａにおいてこのエネルギーだ
けでアバランシェ現象を起こすのに何等問題となること
はなく、また前記したように、再結合中心となる界面準
位がほとんど無くなるという利点もある。しかしなが
ら、障壁層３ｂから井戸層３ａへと移動してきた電子が
この界面部で伝導帯の差異に相当するエネルギーを受け
る（ポテンシャルエネルギーを運動エネルギーに変換す
る）場合、この時のエネルギーの損失を最小限に抑えた
い場合には、界面部分におけるエネルギーバンドの変化
は急峻にした方が好ましい。
【００９５】実施例５ではこれを達成するために、結晶
化を行う光源として波長３５０ｎｍの青色レーザー光を
用いた。青色レーザー光による結晶化工程によると、井
戸層３ａを構成するバンドギャップの狭い材料では光が
吸収されるが、井戸層３ａと障壁層３ｂとの界面部分の
大きなバンドギャップを有する部分については光が透過
するので、井戸層３ａ側のみを結晶化させることができ
る。したがって、界面部分での障壁層３ｂ側からのＣの
拡散が最小限に抑えられ、急峻な界面を形成することが
できる。
【００９６】（実施例６）実施例６の半導体受光素子
は、各層の構造及び形成方法については実施例４と同一
であり、多段積層構造全体の膜厚のみが異なるものであ
る。すなわち、井戸層３ａおよび障壁層３ｂの膜厚をそ
れぞれ２０ｎｍとし、多段積層構造全体の膜厚を２００
ｎｍとした。井戸層３ａおよび障壁層３ｂから成る増幅
層３の膜厚は、電界による電子のアバランシェ現象を起
こすためにはなるべく厚く設定する方が好ましいが、上
記膜厚（多段積層構造全体の膜厚が２００ｎｍ）の半導
体受光素子でも高増幅率を得ることができる。前記実施
例４および実施例５においては、多段積層構造の合計の
膜厚が約１μｍと厚くなっていたため、紫外光を用いた
結晶化手段は用いることができなかっが、本実施例で
は、実施例３の場合と同様に、紫外光を用いて井戸層３
ａの結晶化を行った。結晶化工程での条件は、実施例３
に示したものと同様である。また、本実施例に示したよ
うな薄い多段積層構造に対して、実施例４および実施例
５に示したようなランプアニールや青色レーザーを用い
た結晶化手段を適用してもよい。
【００９７】
【発明の効果】本発明によれば、増幅層である半導体薄
膜の膜質を大幅に改善することができ、電子の平均自由
工程を大幅に向上させることによる電流の増加により増
幅率の向上を達成するとともに、膜からの電子／正孔対
の発生を大幅に抑えることにより、低い印加電圧で高い
増幅率が得られる半導体受光素子を実現することができ
る。したがって、従来の外部増幅回路による増幅手段に
比べ、格段に低ノイズで信号電荷を増幅することが可能
となり、例えば高速で高解像度の画像入力システムを小
型化および低コスト化することが可能となる。
【図面の簡単な説明】
【図１】 （ａ）は本発明の半導体受光素子の概略構造
を示す断面説明図、（ｂ）はこの半導体受光素子の光吸
収層と増幅層との界面部分のバンド構造を示すエネルギ
ー帯図、（ｃ）はこの半導体受光素子の逆バイアス印加
時のバンド構造を示すエネルギー帯図である。
【図２】 半導体受光素子の光吸収層と増幅層との界面
領域におけるＣ濃度についての説明図である。
【図３】 半導体受光素子の光吸収層と増幅層との界面
領域の形成方法を示す説明図である。
【図４】 実施例にかかる半導体受光素子の電圧−ゲイ
ン特性図である。
【図５】 他の実施例の半導体受光素子の概略構造を示
す断面説明図である。
【図６】 他の実施例の半導体受光素子におけるレーザ
ー照射前のバンド構造を示すエネルギー帯図である。
【図７】 他の実施例にかかる半導体受光素子の電圧−
ゲイン特性図である。
【図８】 （ａ）は本発明の半導体受光素子の概略構造
を示す断面説明図、（ｂ）はこの半導体受光素子の電圧
無印加時のバンド構造を示すエネルギー帯図、（ｃ）は
この半導体受光素子の逆バイアス印加時のバンド構造を
示すエネルギー帯図である。
【図９】 半導体受光素子において井戸層および障壁層
を結晶化した場合の電圧無印加時のバンド構造を示すエ
ネルギー帯図である。
【図１０】他の実施例の半導体受光素子の概略構造を示
す断面説明図である。
【図１１】（ａ）は他の実施例に係る超格子による半導
体受光素子の概略構造を示す断面説明図、（ｂ）はこの
半導体受光素子の電圧無印加時のバンド構造を示すエネ
ルギー帯図である。
【図１２】（ａ）は従来の単結晶Ｓｉ ＡＰＤの概略構
造を示す断面説明図であり、（ｂ）はこの単結晶Ｓｉ
ＡＰＤの電圧無印加時のバンド構造を示すエネルギー帯
図、（ｃ）はこの単結晶Ｓｉ ＡＰＤの逆バイアス印加
時のバンド構造を示すエネルギー帯図である。
【図１３】（ａ）は従来の非晶質Ｓｉ系超格子ＡＰＤの
概略構造を示す断面説明図であり、（ｂ）はこの非晶質
Ｓｉ系超格子ＡＰＤの電圧無印加時のバンド構造を示す
エネルギー帯図、（ｃ）はこの非晶質Ｓｉ系超格子の逆
バイアス印加時のバンド構造を示すエネルギー帯図であ
る。
【図１４】（ａ）は従来の非晶質Ｓｉ系傾斜超格子ＡＰ
Ｄの概略構造を示す断面説明図であり、（ｂ）はこの非
晶質Ｓｉ系傾斜超格子ＡＰＤの電圧無印加時のバンド構
造を示すエネルギー帯図、（ｃ）はこの非晶質Ｓｉ系傾
斜超格子の逆バイアス印加時のバンド構造を示すエネル
ギー帯図である。
【符号の説明】
１…絶縁性基板、 ２…下部電極、 ３…増幅層、 ３
ａ…井戸層、 ３ｂ…障壁層、 ４…光吸収層、 ５…
上部電極、 ６…ｐ層、 ７…ｎ層、 １１…絶縁性基
板、 １２…下部電極、 １３…光吸収層、 １４…増
幅層、 １５…上部電極、 ２１…絶縁性基板、 ２２
…下部電極、 ２３…電子注入阻止層、２４…光吸収
層、 ２５ａ…アバランシェ層、 ２５ｂ…障壁層、
２６…正孔注入阻止層、 ２７…上部電極
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成８年６月１９日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】図１２
【補正方法】変更
【補正内容】
【図１２】 （ａ）は従来の単結晶Ｓｉ ＡＰＤの概略
構造を示す断面説明図であり、（ｂ）はこの単結晶Ｓｉ
ＡＰＤの逆バイアス印加時のバンド構造を示すエネル
ギー帯図である。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 宮本 育昌 神奈川県海老名市本郷2274番地 富士ゼロ ックス株式会社内

Claims (20)

    【特許請求の範囲】
  1. 【請求項１】 少なくとも一方が透光性を有する一対の
    電極間に、受光によりフォトキャリアを生じる光吸収層
    と、前記光吸収層で発生したフォトキャリアを増幅する
    増幅層とを有する半導体受光素子において、 前記増幅層は、非晶質膜を積層後に結晶化させた結晶体
    で形成されたことを特徴とする半導体受光素子。
  2. 【請求項２】 前記増幅層を構成する結晶体は、単結晶
    体、微結晶体または多結晶体である請求項１記載の半導
    体受光素子。
  3. 【請求項３】 前記一対の電極、光吸収層、増幅層を積
    層する工程であって、少なくとも前記増幅層を非晶質状
    態で積層する積層工程と、 前記積層工程にて前記増幅層を積層した後に、前記増幅
    層を高温雰囲気で結晶化する結晶化工程とを備えて請求
    項１記載の半導体受光素子を製造することを特徴とする
    半導体受光素子の製造方法。
  4. 【請求項４】 前記一対の電極、光吸収層、増幅層を積
    層する工程であって、少なくとも前記増幅層を非晶質状
    態で積層する積層工程と、 前記積層工程にて前記増幅層を積層した後に、前記光吸
    収層には吸収されず前記増幅層に吸収される波長の光を
    照射して前記増幅層を結晶化する結晶化工程とを備えて
    請求項１記載の半導体受光素子を製造することを特徴と
    する半導体受光素子の製造方法。
  5. 【請求項５】 請求項４記載の半導体受光素子の製造方
    法における結晶化工程において、増幅層の結晶化ととも
    に光吸収層の増幅層側界面領域を溶融させることを特徴
    とする半導体受光素子の製造方法。
  6. 【請求項６】 少なくとも一方が透光性を有する一対の
    電極間に、受光によりフォトキャリアを生じる光吸収層
    と、前記光吸収層で発生したフォトキャリアを増幅する
    増幅層とを有する半導体受光素子において、 前記増幅層は、前記光吸収層よりも大きなバンドギャッ
    プを有する障壁層と、前記障壁層に隣接して積層された
    井戸層とを有し、 前記井戸層は、前記障壁層との界面において、前記井戸
    層における前記フォトキャリアの伝導帯のエネルギー値
    が前記障壁層における前記フォトキャリアの伝導帯のエ
    ネルギー値より低いとともに、前記井戸層における前記
    フォトキャリアの伝導帯のエネルギー値と前記障壁層に
    おける前記フォトキャリアの伝導帯のエネルギー値との
    差が、前記井戸層の価電子帯と伝導帯間のバンドギャッ
    プよりも大きい結晶体から形成されたことを特徴とする
    半導体受光素子。
  7. 【請求項７】 前記井戸層を構成する結晶体は、単結晶
    体、微結晶体または多結晶体である請求項６記載の半導
    体受光素子。
  8. 【請求項８】 前記井戸層は、非晶質膜を積層後に結晶
    化させて形成した請求項６記載の半導体受光素子。
  9. 【請求項９】 前記井戸層は、多結晶Ｓｉ、多結晶Ｓｉ
    Ｃまたは多結晶ＳｉＧｅを積層して形成した請求項６記
    載の半導体受光素子。
  10. 【請求項１０】前記井戸層におけるエネルギーギャップ
    中の局在準位密度が１０16／ｍ3以下である請求項６記
    載の半導体受光素子。
  11. 【請求項１１】前記障壁層におけるバンドギャップが、
    前記光吸収層側から前記井戸層側に向かうにつれて、前
    記光吸収層のバンドギャップ以下の値から増加するよう
    に構成された請求項６記載の半導体受光素子。
  12. 【請求項１２】前記一対の電極間に駆動電圧が印加され
    た時に、前記障壁層における前記フォトキャリアの伝導
    帯のエネルギー値が、前記フォトキャリアの進行方向に
    向かって単調減少するように構成された請求項６記載の
    半導体受光素子。
  13. 【請求項１３】前記障壁層は、ＳｉxＣy，ＳｉxＮyまた
    はＳｉxＯy（x,yは任意の整数）の組の内少なくとも１
    つの材料から構成された請求項６記載の半導体受光素
    子。
  14. 【請求項１４】前記障壁層は、ＳｉxＣy，ＳｉxＮyまた
    はＳｉxＯy（x,yは任意の整数）の組の内少なくとも１
    つの材料から構成され、前記x,yにより定まる組成比を
    前記光吸収層側から前記井戸層側に向かうにつれて連続
    的に変化させて形成した請求項１２記載の半導体受光素
    子。
  15. 【請求項１５】前記増幅層は、前記障壁層と前記井戸層
    とから成る組を複数組前記電極間に形成した請求項６乃
    至請求項１４のいずれか１項記載の半導体受光素子。
  16. 【請求項１６】前記一対の電極、光吸収層、障壁層およ
    び井戸層を積層する工程であって、少なくとも前記井戸
    層を非晶質状態で積層する積層工程と、 前記積層工程にて少なくとも井戸層を積層した後に、前
    記井戸層を高温雰囲気で結晶化する結晶化工程とを備え
    て請求項６記載の半導体受光素子を製造することを特徴
    とする半導体受光素子の製造方法。
  17. 【請求項１７】前記積層工程において、前記障壁層も非
    晶質状態で積層され、 前記結晶化工程にて前記障壁層も結晶化される請求項１
    ６記載の半導体受光素子の製造方法。
  18. 【請求項１８】前記一対の電極、光吸収層、障壁層およ
    び井戸層を積層する工程であって、少なくとも前記障壁
    層および前記井戸層を非晶質状態で積層する積層工程
    と、 前記積層工程にて少なくとも前記障壁層および井戸層を
    積層した後に、前記障壁層および前記井戸層に吸収され
    る波長の光を照射して前記障壁層および前記井戸層を結
    晶化する結晶化工程とを備えて請求項６記載の半導体受
    光素子を製造することを特徴とする半導体受光素子の製
    造方法。
  19. 【請求項１９】前記一対の電極、光吸収層、障壁層およ
    び井戸層を積層する工程であって、少なくとも前記障壁
    層および前記井戸層を非晶質状態で積層する積層工程
    と、 前記積層工程にて少なくとも前記障壁層および井戸層を
    積層した後に、前記障壁層には吸収されず前記井戸層に
    吸収される波長の光を照射して前記井戸層を結晶化する
    結晶化工程とを備えて請求項６記載の半導体受光素子を
    製造することを特徴とする半導体受光素子の製造方法。
  20. 【請求項２０】前記積層工程にて少なくとも前記井戸層
    を水素化Ｓｉにより形成した後に、前記結晶化工程に先
    立って前記井戸層を脱水素化する脱水素化工程を備えた
    請求項１９記載の半導体受光素子の製造方法。
JP8075933A 1995-12-28 1996-03-29 半導体受光素子及びその製造方法 Pending JPH09237913A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP8075933A JPH09237913A (ja) 1995-12-28 1996-03-29 半導体受光素子及びその製造方法
US08/739,198 US5847418A (en) 1995-12-28 1996-10-30 Semiconductor photo detector containing crystalline amplification layer
US09/017,795 US6117702A (en) 1995-12-28 1998-02-03 Process for making semiconductor photo detector containing crystalline amplification layer

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP7-343314 1995-12-28
JP34331495 1995-12-28
JP8075933A JPH09237913A (ja) 1995-12-28 1996-03-29 半導体受光素子及びその製造方法

Publications (1)

Publication Number Publication Date
JPH09237913A true JPH09237913A (ja) 1997-09-09

Family

ID=26417084

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8075933A Pending JPH09237913A (ja) 1995-12-28 1996-03-29 半導体受光素子及びその製造方法

Country Status (2)

Country Link
US (2) US5847418A (ja)
JP (1) JPH09237913A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009054794A (ja) * 2007-08-27 2009-03-12 Fujifilm Corp 光電変換素子、固体撮像素子、及び光電変換素子の製造方法
JP2010135415A (ja) * 2008-12-02 2010-06-17 Mitsubishi Electric Corp 薄膜太陽電池の製造方法

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6271576B1 (en) * 1996-12-05 2001-08-07 Nathaniel R. Quick Laser synthesized ceramic sensors and method for making
US6670693B1 (en) 1996-12-05 2003-12-30 Nathaniel R. Quick Laser synthesized wide-bandgap semiconductor electronic devices and circuits
US6025609A (en) * 1996-12-05 2000-02-15 Quick; Nathaniel R. Laser synthesized ceramic electronic devices and circuits and method for making
WO2001085368A1 (en) * 2000-05-09 2001-11-15 Usf Filtration And Separations Group, Inc. Apparatus and method for drawing continuous fiber
AU2002216611A1 (en) * 2000-09-29 2002-04-08 Board Of Regents, The University Of Texas System A theory of the charge multiplication process in avalanche photodiodes
IL156744A (en) * 2003-07-02 2011-02-28 Semi Conductor Devices An Elbit Systems Rafael Partnership Depletion-less photodiode with suppressed dark current
US8039882B2 (en) * 2003-08-22 2011-10-18 Micron Technology, Inc. High gain, low noise photodiode for image sensors and method of formation
US6939748B1 (en) 2003-10-13 2005-09-06 Nathaniel R. Quick Nano-size semiconductor component and method of making
US7198970B2 (en) * 2004-01-23 2007-04-03 The United States Of America As Represented By The Secretary Of The Navy Technique for perfecting the active regions of wide bandgap semiconductor nitride devices
US8617965B1 (en) 2004-02-19 2013-12-31 Partial Assignment to University of Central Florida Apparatus and method of forming high crystalline quality layer
US7618880B1 (en) * 2004-02-19 2009-11-17 Quick Nathaniel R Apparatus and method for transformation of substrate
US7268063B1 (en) 2004-06-01 2007-09-11 University Of Central Florida Process for fabricating semiconductor component
US7419887B1 (en) * 2004-07-26 2008-09-02 Quick Nathaniel R Laser assisted nano deposition
JP4841834B2 (ja) * 2004-12-24 2011-12-21 浜松ホトニクス株式会社 ホトダイオードアレイ
US7951632B1 (en) 2005-01-26 2011-05-31 University Of Central Florida Optical device and method of making
US20090050933A1 (en) * 2005-01-28 2009-02-26 Nec Corporation Semiconductor light-receiving device and method for manufacturing the same
IL174844A (en) * 2006-04-06 2011-02-28 Semi Conductor Devices An Elbit Systems Rafael Partnership Unipolar semiconductor photodetector with suppressed dark current and method for producing the same
US8617669B1 (en) 2006-04-20 2013-12-31 Partial Assignment to University of Central Florida Laser formation of graphene
US7811914B1 (en) 2006-04-20 2010-10-12 Quick Nathaniel R Apparatus and method for increasing thermal conductivity of a substrate
US8067303B1 (en) 2006-09-12 2011-11-29 Partial Assignment University of Central Florida Solid state energy conversion device
US8114693B1 (en) 2007-09-18 2012-02-14 Partial Assignment University of Central Florida Method of fabricating solid state gas dissociating device by laser doping
KR100920542B1 (ko) * 2007-12-24 2009-10-08 주식회사 동부하이텍 이미지 센서 및 그 제조방법
EP2356688A1 (en) * 2008-12-02 2011-08-17 University Of Central Florida Energy conversion device
PT2469608T (pt) * 2010-12-24 2018-12-06 Dechamps & Sreball Gbr Díodo bipolar com absorvedor ótico de estrutura quântica
JP2012248655A (ja) * 2011-05-27 2012-12-13 Mitsubishi Electric Corp アバランシェフォトダイオード及びアバランシェフォトダイオードアレイ
WO2013040184A1 (en) 2011-09-13 2013-03-21 L-3 Communications Cincinnati Electronics Corporation Frontside-illuminated barrier infrared photodetector device and methods of fabricating the same
US9059079B1 (en) 2012-09-26 2015-06-16 Ut-Battelle, Llc Processing of insulators and semiconductors
US9601641B1 (en) 2013-12-10 2017-03-21 AppliCote Associates, LLC Ultra-high pressure doping of materials
US9620667B1 (en) 2013-12-10 2017-04-11 AppliCote Associates LLC Thermal doping of materials

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2108781B1 (ja) * 1970-10-05 1974-10-31 Radiotechnique Compelec
FR2252653B1 (ja) * 1973-11-28 1976-10-01 Thomson Csf
JPS5736878A (en) * 1980-08-18 1982-02-27 Kokusai Denshin Denwa Co Ltd <Kdd> Semiconductor photodetector
US4591892A (en) * 1982-08-24 1986-05-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor photoelectric conversion device
JPS5997595A (ja) * 1982-11-22 1984-06-05 Fujitsu Ltd 液相エピタキシヤル成長方法
GB2132016B (en) * 1982-12-07 1986-06-25 Kokusai Denshin Denwa Co Ltd A semiconductor device
US4598305A (en) * 1984-06-18 1986-07-01 Xerox Corporation Depletion mode thin film semiconductor photodetectors
US4961097A (en) * 1985-03-11 1990-10-02 Motorola Inc. High frequency photo detector and method for the manufacture thereof
JPH0234977A (ja) * 1988-07-25 1990-02-05 Matsushita Electric Ind Co Ltd 光検出器及びその製造法
JPH03253082A (ja) * 1990-03-02 1991-11-12 Canon Inc 光電変換装置
JPH06151801A (ja) * 1992-11-13 1994-05-31 Canon Inc 光電変換装置及び光電変換装置の製造方法
JPH07115184A (ja) * 1993-08-24 1995-05-02 Canon Inc 積層型固体撮像装置及びその製造方法
JPH08274366A (ja) * 1995-03-31 1996-10-18 Nec Corp 半導体受光素子

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009054794A (ja) * 2007-08-27 2009-03-12 Fujifilm Corp 光電変換素子、固体撮像素子、及び光電変換素子の製造方法
JP2010135415A (ja) * 2008-12-02 2010-06-17 Mitsubishi Electric Corp 薄膜太陽電池の製造方法

Also Published As

Publication number Publication date
US6117702A (en) 2000-09-12
US5847418A (en) 1998-12-08

Similar Documents

Publication Publication Date Title
JPH09237913A (ja) 半導体受光素子及びその製造方法
US5985689A (en) Method of fabricating photoelectric conversion device having at least one step-back layer
US4598305A (en) Depletion mode thin film semiconductor photodetectors
JPH07115184A (ja) 積層型固体撮像装置及びその製造方法
JP3018976B2 (ja) 半導体受光素子
JP2838906B2 (ja) 光電変換装置
EP0444963B1 (en) Photoelectric transfer device
US4980736A (en) Electric conversion device
JPH10507877A (ja) 三色センサー
JPH07130974A (ja) 半導体装置およびその動作方法
US5260560A (en) Photoelectric transfer device
JPH1041538A (ja) 半導体受光装置及び半導体受光素子の駆動方法
US6936806B1 (en) Photoelectric conversion device and solid-state image sensing device using the same
JPH1070303A (ja) 半導体受光素子
EP0495414A1 (en) Photoelectric converting device and image processing apparatus utilizing the same
JPH1070302A (ja) 半導体受光素子及びその製造方法
JPH1065205A (ja) 半導体受光素子の製造方法
JPH1065203A (ja) 半導体受光素子の製造方法
Mohamad et al. Effects of oxide layers and metals on photoelectric and optical properties of Schottky barrier photodetector
JP2959681B2 (ja) 光電変換装置
JPH1056198A (ja) 半導体受光素子の製造方法
JPH1056199A (ja) 半導体受光素子
JPH1065206A (ja) 半導体受光素子の製造方法
JPH03253082A (ja) 光電変換装置
JP2977164B2 (ja) 光電変換装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040301

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040309

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040510

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040706

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040826

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20040921