JPS5926154B2

JPS5926154B2 - 固体撮像装置

Info

Publication number: JPS5926154B2
Application number: JP49076372A
Authority: JP
Inventors: 紀雄小池; 一八男竹本; 幹雄芦川
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1974-07-05
Filing date: 1974-07-05
Publication date: 1984-06-25
Also published as: JPS5110715A

Description

【発明の詳細な説明】本発明は同一半導体単結晶基板上に製作した可視光、に
線、Ｘ線等に感光する感光素子と感光素子からの出力を
時間順次的に選択読み出しをするための走査回路とから
構成される固体撮像装置に関するものである。

第１図は固体撮像装置の原理的な構成を示すものである
。

１、２は水平、垂直用の走査回路であり、通常２〜４相
のクロックパルスＣＰｘ、ＣＰｙを印加することにより
入力パルスＶｓｘ、Ｖｓｙがクロックのもつ一定のタイ
ミング時間ずつシフトした出力パルス列、ＶＯＸ（１）
、ＶＯＸ（２）゜゜゜、Ｖ０ｙ（２）・・・を走査回路
各段の出力線ＯＸ！、７）、０複２）・・・、Ｏｙぃト
Ｏｙ（２）・・・に出力する。

このパルス列により光電変換素子３に内含したスイッチ
ング素子を順次開閉し、２次元状に配列された個々の光
電変換素子からの信号をビデオ出力線４の上に取り出す
。光電変換素子からの信号はその上に投影された光学像
に対応するので上記動作により映像信号を取り出すこと
ができる。この種固体撮像装置では高い解像度を得るた
め５００×５００個程度の光電変換素子、スイッチング
素子および走査用の単位回路が必要になる。

そのため通常は高集積化が比較的容易でしかも光電変換
素子とスイッチング素子が一光化構造でできるＭＯＳ−
ＬＳＩ技術を用いて製作される。第２図に固体映像ＩＣ
の殆んどの面積を占める光電変換素子の構造を示す。５
、６は水平、垂直の位置を選択するためのＭＯＳスイッ
チングでドレンおよびソースを作る拡散層□、２１と絶
縁酸化膜８を介して設けたゲート電極９、２９で作られ
る。

１０は垂直ＭＯＳスイッチのソースを利用した光ダイオ
ードである。

ＭＯＳシフトレジスタ等を利用した走査回路の出力パル
スＶｏｘ”、Ｖｏｙ（代）が出力線Ｏｘ（代）、Ｏｙ”
を通してＭＯＳスイッチのゲートに同時に印加された位
置のダイオード１０から入射光量に比例して放電してい
た電荷がビデオ電圧１１より充電される。その時の充電
電流が負荷抵抗１２を通してビデオ信号として読み出さ
れる。上記の例のように構成された撮像１Ｃは電子ビー
ム走査を行う従来の撮像管に比較して高い信頼性、小型
、軽量、低消費電力、低電圧駆動という固体化に伴う多
くの利点を有している。

しかし、現在の撮像管に四敵する解像度を持つ撮像１Ｃ
を製作する場合には前にものべたように５００×５００
個程度あるいはそれ以上の光電変換素子が必要になる。

２個の光電変換素子を含めた光電変換素子のピツチはプ
ロセス加工の寸法精度を最大限に上げても３０μｍ以下
に押えることは実質上不可能であり、ピツチを３０μｍ
に見積つた場合でも全体では１．５？×１．５ＣＴＩＬ
のチツプサィズを持つた超大型ＬＳＩになる。

さらに現状でのピツチは５０μｍ程度であるから５００
Ｘ５００個を実現する場合２．５（１−JモV！×２．５
ＣｆＬ以上の巨大なチツプサイズになつてしまう。巨大
チツプは当然加工歩留りを低下させる。一方撮像１Ｃの
中で走査回路の領域が占める割合は５００段の回路が縦
横２つの隅に配置されるのみで光電変換素子領域に軽べ
ると１／数１００程度で無視できる程小さい。したがつ
て現在の撮像１Ｃが抱えている大きな問題点は素子間の
ピツチを縮少できるようなデバイス構造を実現すること
と感光素子の簡素化でありこれらは歩留りの向上にも寄
与する。さらにもう１つの問題は二次元状に配列された
ＭＯＳスイツチを相当な面積を占めるため、同一ピツチ
ではその分だけダイオード面積を減らすことが必要にな
る。また縦横に走る配線は当然ダイオード面上も走るた
め光の入射面積が減少する。これらは光感度の低下を招
き、信号の出力が小さくなるため信号対雑音比（Ｓ／Ｎ
比）を落とす原因となつている。したがつて、許された
大きさの中で感光面積を最大にするということは重要な
課題となる。本発明の目的は上述したごとき撮像Ｃの構
造を改良し１個当りの光電変換素子の占める面積が小さ
く、この面積全体が感光部として利用できる簡潔で光感
度の高い固体撮像Ｃを実現することである。本発明は感
光素子として多数の分離したダイオードを用いていた構
造を改め、感光面を撮像１Ｃの最上面に設け、感光材料
として光導電性の薄膜を用いたものである。

以下本発明の構造および製造法を実施例を用いて説明す
る。

第３図ａは本発明による固体撮像装置の断面構造である
。

１３は例えば第２図における垂直ＭＯＳスイツチのソー
スに接続された電極、１４は光導電性薄膜で電極１３と
は導通するが、ゲート電極９，２９等とは酸化膜８を介
して絶縁されている。

１５は透明導電性薄膜、１６は電極１３を取り出すため
の拡散層で例えば上記したように垂直ＭＯＳスイツチ６
のソースにあたる。

第３図ａにおいて、第２図と同符号の部分は、同一又は
機能的に同一の部分を示す。

すなわち、垂直ＭＯＳスイツチ６は、ゲート電極２９と
ソース１６、ドレイン２７とから成る。

水平ＭＯＳスイツチ５は、ゲート電極９とソース２７、
ドレイン７とから成る。以上の構成において、透明導電
性膜１５と接地電位の間にターゲツト電圧１７が印加さ
れる。

又、第３図ａの装置においては、走ｗ回路部は第２図の
装置と同様であるため、ビデオ電圧１１を抵抗１２を通
して端子７に印加して良い。入射光量に応じた信号は、
電極１３、及びソース１６を介して、垂直ＭＯＳスイツ
チ６及び、水平ＭＯＳスイツチ５の両者が導通している
場合のみ読み出される。信号は、第２図と同様にドレイ
ン７から引出線４を介し、抵抗によつて読み出しうる。

基板電位も第２図と同様に接地しておく。

また、第３図ｂは同図ａの固体撮像装置を上からみた場
合の基板面の平面図である。

電極１３が二次元的に配列されている。電極１３は、た
とえばＳｂ２Ｓ３，ＣｄＳ，ＡＳ２Ｓｅ３、多結晶Ｓｉ
ｌ非晶質Ｓｉ等光導電性を示す結晶性或いは非晶質の物
質からなる光導電性薄膜１４を介して透明導電性電極１
５との間に容量を形成する。電極パターンは第３図ｂに
示すようにマトリツクス状に分離して置かれているため
、容量がマトリツクス状に配置されたことになる。この
容量は間に導電性薄膜を介しているため感光素子として
働くことになり画素を形成する。感光素子を等価回路で
表わせば、光の強度によつて電気抵抗の変わる可変抵抗
Ｒと容量Ｃで表わすことができ第４図に示したようにな
る。容量Ｃの大きさは電極面積Ｓと光電導性薄膜１４の
膜厚ｔと誘電率εで決まりｃ一且十笠で表わされる。ま
た抵抗の大きさはその位置の電極面に入射する光の強度
に反比例し、光が全く当たらない場合は光伝導性薄膜の
種類にもよるが一般にＲ＝らとなる。透明電極１５には
ターゲツト電圧１７（ＶＴ）が印加されているので１フ
イールドの間に光の当たらない部分の容量はそのままの
ビデオ電圧Ｖを保持する。

光の当たる部分はその強度に応じて抵抗Ｒが小さくなる
ので、容量Ｃに貯えられる電圧は光量に応じて大きくな
る。１フイールド期間に充電された電圧をＶＴとすれば
、選択の際第２図における説明と同様の動作により、Ｉ
Ｖ−Ｖ′ＴＩに相当した放電（或いは充電）電流が流れ
放電（或いは次電）が完了すると電極１５は再びＶにり
セツトされる。

なお、ターゲツト印加電圧の正負の違いにより、信号読
み出し側に蓄積されるキヤリアの種類（電子又は、正孔
）によつて充電、放電の差異を生じる。この時の放電（
或いは充電）電流がこのフイールドに対応したビデオ信
号となる。第３図ｂに示した電極マトリツクス１８は走
査回路を含めて従来と全く同様のＭＯＳプロセスで製作
すればよく、例えば同図では説明の便宜上、従来例（第
２図）の垂直ＭＯＳスイツチのソースに電極１３を接続
する構造を紹介したが、この他にもＭＯＳスイツチの配
置、走査の方法により種種の構造を取り得る。

光導電性薄膜１４は電極の上に蒸着法或はスパツタ法等
で一面に付着すればよく、膜厚は固体撮像装置に要求さ
れる感度および必要な容量値に応じて蒸着時間等を制御
すればよい。前述した光導電性材料のなかでシリコンは
、次の理由で極めて好ましい材料である。

（１）耐熱性に優れている。

温度上昇に伴なう結晶化反応が生じにくい。（２）走査
回路を構成する半導体基板は一般にシリコン基板が使用
されるが、光導電材料にシリコンを用いるとこの基板と
同種、同系統の材料であり装置の信頼性を高め得る。

（３）前述に併記したたとえばＳｂ２Ｓ３，ＣｄＳｌＡ
ｓ２ｓｅ３等の如く公害物質を含有せず、公害問題を生
じない。

透明導電性薄膜１５はＳｎＯ２，Ｉｎ２Ｏ３等を蒸着法
スパツタ法等によりやはり光導電性薄膜の上に一面に付
着すればよく、非常に簡単に製作できる。

本発明の固体撮像装置では感光面が不透明電極１３の上
側にある。

つまり感光素子がスイツチや配線等と同一平面上にない
ため感光素子の分だけ面積が減少する、すなわち光変換
素子のピツチが縮少される。しかも感光面が不透明電極
の上側にあるため入射光は電極にさえぎられることなく
有効に感光面に入射する。ピツチの縮少は解像度の向上
とともにチツプサイズの縮少つまりは歩留りの向上につ
ながり、入射光が有効に利用できることは光感度の向上
につながる。また、本発明の如く、透光性電極側にター
ゲツト電圧が印加される如く装置を構成することにより
、次の如き利点が生ずる。

透光性電極側にターゲツト電圧を印加することにより、
光導電体膜内に加わる実効的な電界が高くなる。

この結果、（１）光導電体膜内で発生するキヤリアの走
行時間が短かくなり、再結合で消滅するキヤリアが減少
する。

従つて、光感度が高くなる。（２）容量Ｃに貯えること
のできる電荷量が大きくなるため、ダイナミツクレンジ
が高くなる。

蓄積可能な最大電荷量（ＱＭＡＸ）はＱＭＡＸ＝Ｃ・（
ＶＴ−ＶＶ）で表わされるが、ＶＴを大ならしめることができる。

（３）焼付けが減少する。

以上実施例を用いて詳細に説明したように本発明の撮像
１Ｃはサイズが小型で歩留りが高く、光感度が高い、解
像度が高い等その実用上の価値は極めて大きい。

又、ビデオ電圧は必ずしも必要ではないが、これを使用
することにより次の如き利点を生ずる。（１）出力線に
寄生する浮遊容量を１／３〜１／５に減少させることが
出来、解像度の劣化防止およびランダム雑音の低減を図
り得る。

（２）固体撮像素子で映した画面をみると、白や黒の薄
い縦縞が見られる。

この雑音は画面上に固定して見えるので人間の目につき
易く固定パターン雑音（ＦｉｘｅｄＰａｔｔｅｒｎＮＯ
ｉｓｅ）と呼ばれている。ビデオ電圧の印加によつて、
この固定パターン雑音を減少せしめ得る。なお実施例で
は走査回路および電極マトリツタスの製作にＭＯＳ電界
効果トランジスタを用いて説明したが、本発明の趣旨を
逸脱しない範囲で接合型電介効果トランジスタ、バィボ
ーラ型トランジスタＣＣＤ（ＣｈａｒｇｅＣＯｕｐｌｅ
ｄＤｅｒｉｃｅ）ＳＢＢＤ（ＢｕｃｋｅｔＢｒｉｇａｄ
ｅＤｅｒｉｃｅ）、或いはＣＩＤ（ＣｈａｒｇｅＩｎｊ
ｅｃｔｉＯｎＤｅｒｉｃｅ）等を構成要素として走査回
路を構成できることはもちろんである。

さらに本発明では感光素子の材料として光伝導性物質を
用いたがその他種々の感光物質を利用できることはもち
ろんである。

【図面の簡単な説明】

第１図は従来の固体撮像装置の構成、第２図は従来の光
電変換素子の断面構造、第３図ａは本発明による固体撮
像装置の構造、同図ｂは同図ａを上から見た電極パター
ンの平面図、第４図は本発明の光電変換素子を説明する
等価回路図である。１・・・・・・水平走査回路、２・・・・・・垂直走査
回路、３・・・・・・光電変換素子、４・・・・・・ビ
デオ出力線、ＣＰｘ，ＣＰｙ・・・・・・クロツクパル
ス、Ｖｓｘ，ｓｙ・・・・・・入力パルス、０ｘ（Ｎ）
，０ｙ（Ｎ）・・・・・・走査回路の出力線、５・・・
・・・水平ＭＯＳスイツチ、６・・・・・・垂直ＭＯＳ
スイツチ、７，２７・・・・・・ドレインおよびソース
拡散層、８・・・・・・絶縁酸化膜、９，２９・・・・
・・ゲート電極、１０・・・・・・光ダイオード、１１
・・・・・・ビデオ電圧、１２・・・・・・負荷抵抗、
１３・・・・・・電極、１４・・・・・・光伝導性薄膜
、１５・・・・・・透明導伝性薄膜、１６・・・・・・
電極取り出し用拡散層、１７・・・・・・ターゲツト電
圧、１８・・・・・・電極の二次元状パターン、Ｓ・・
・・・・電極の面積、Ｃ・・・・・・容量、Ｒ・・・・
・・可変抵抗。

Claims

【特許請求の範囲】１半導体基体に１画素に対応して設けられた少なくと
も１つの半導体スイッチと、該スイッチの１端子側に電
気的に接続され画素毎に設けられた電極と、該電極上に
設けられた光導電膜と、該光導電膜上に設けられた透光
性電極とを有し、該透光性電極にターゲット電圧を印加
し、かつ、上記スイッチの他端子を介して信号を取り出
すことを特徴とする固体撮像装置。２前記光導電膜がシリコン光導電膜なることを特徹と
する特許請求の範囲第１項記載の固体撮像装置。