JPH07118480B2 - ヘテロ接合トランジスタ及びその製造方法 - Google Patents

ヘテロ接合トランジスタ及びその製造方法

Info

Publication number
JPH07118480B2
JPH07118480B2 JP4297671A JP29767192A JPH07118480B2 JP H07118480 B2 JPH07118480 B2 JP H07118480B2 JP 4297671 A JP4297671 A JP 4297671A JP 29767192 A JP29767192 A JP 29767192A JP H07118480 B2 JPH07118480 B2 JP H07118480B2
Authority
JP
Japan
Prior art keywords
region
emitter
base
germanium
type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP4297671A
Other languages
English (en)
Other versions
JPH07193078A (ja
Inventor
エマニユエル・エフ・クラベ
デイビツト・エル・ハラメ
バーナード・エス・マイヤーソン
ゲーリー・エヌエムエヌ・パツトン
ジヨハネス・エム．シー．・ストーク
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPH07193078A publication Critical patent/JPH07193078A/ja
Publication of JPH07118480B2 publication Critical patent/JPH07118480B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D10/00—Bipolar junction transistors [BJT]
    • H10D10/80—Heterojunction BJTs
    • H10D10/821—Vertical heterojunction BJTs
    • H10D10/891—Vertical heterojunction BJTs comprising lattice-mismatched active layers, e.g. SiGe strained-layer transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D10/00—Bipolar junction transistors [BJT]
    • H10D10/80—Heterojunction BJTs
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/936—Graded energy gap

Landscapes

  • Bipolar Transistors (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明はヘテロ接合トランジスタ
及びその製造方法に関し、特にヘテロ接合バイポーラト
ランジスタについて、傾斜したバンドギヤツプエミツタ
領域を有するバイポーラトランジスタに適用して好適な
ものである。
【０００２】
【従来の技術】バイポーラトランジスタは例えば論理回
路、通信システム及びマイクロ波デバイスにおいて重要
な構成部分である。バイポーラトランジスタは本来エミ
ツタ領域、ベース領域及びコレクタ領域という３つの領
域を有する３端子デバイスであり、エミツタ領域及びコ
レクタ領域は同一の伝導形式からなり、ベース領域は他
の伝導形式からなる。
【０００３】バイポーラトランジスタの出現以来、トラ
ンジスタの性能を改善するために多くの試みがなされて
来た。これらの試みのいくつかはエミツタからベースへ
の少数キヤリアの注入効率を改善することによつて電流
利得を増大させることに関心が集中した。これを達成す
るために広いバンドギヤツプトランジスタが製造され、
このトランジスタにおいてはエミツタのバンドギヤツプ
はベースのバンドギヤツプよりも幅が広い。広いバンド
ギヤツプトランジスタにつていは多数の出版物及び特許
において説明されており、これらには1957年、ＩＲＥ会
報、「トランジスタにおける広いギヤツプをもつエミツ
タに関する理論」1535頁、米国特許第 2,569,347号及び
米国特許第 4,716,445号がある。
【０００４】米国特許第 4,716,445号「ゲルマニウムか
らなるベース領域を有するヘテロ接合バイポーラトラン
ジスタ」においては広いバンドギヤツプをもつヘテロ接
合バイポーラトランジスタが説明されている。このトラ
ンジスタはガリウムヒ素からなるコレクタ領域、ゲルマ
ニウムからなるベース領域並びにシリコン及びゲルマニ
ウムの混晶からなる半導体層を有するエミツタ領域を含
む。この混晶半導体層はゲルマニウム内にシリコンが均
一に分布しているか又はシリコンが傾斜して分布してい
る。シリコンが傾斜して分布している場合、シリコンの
含有量はベース領域及びエミツタ領域間のインタフエー
スからの距離に従つて増大する。シリコンがエミツタ領
域に添加されることにより、エミツタ領域のバンドギヤ
ツプが増大するのでエミツタ領域のバンドギヤツプはベ
ース領域のバンドギヤツプより大きくなる。上述のよう
な広いバンドギヤツプをもつトランジスタ構造及びゲル
マニウムにおける電子の移動度は大きいという事実から
トランジスタの性能は向上する。
【０００５】
【発明が解決しようとする課題】トランジスタの性能を
改善するために例えばトランジスタにおけるベース領域
の幅を狭くし、かつ一定のベース幅におけるベース走行
時間を低減させることに多くの試みが集中した。例えば
ベース領域の幅を狭くし、かつベース走行時間を低減さ
せるために、傾斜したシリコン／ゲルマニウムベースを
有するバイポーラトランジスタが製造される。シリコン
／ゲルマニウムベースはＮ- 形コレクタ上にエピタキシ
に成長され、このＮ- 形コレクタはシリコン基板上に形
成される。次にエミツタ領域がベース領域上に形成され
る。エミツタ領域を形成するために窓が開口されてポリ
シリコンが堆積される。このポリシリコンは例えばヒ素
のようなＮ- 形ドーパントにより高濃度にドープされ
る。例えばヒ素はポリシリコン内に注入されて高温アニ
ールサイクル（例えば 850〔℃〕で15分間）を用いてポ
リシリコン、エミタツのポリシリコン／シリコンインタ
フエースを介してベース内にヒ素を拡散する。このプロ
セスにより厚さ約 600〔Å〕のベースを形成することが
できる。
【０００６】しかしながら上述のプロセスは如何に薄い
ベースを製造することができるかに限界がある。このよ
うな限界があるのは高温アニールサイクルによりベース
内の例えばホウ素のようなＰ- 形ドーパントが拡散し、
これによつてベースの幅が増大するからである。従つて
エミツタが形成されてポリシリコンによつてコンタクト
されたとき如何に薄いベースを製造することができるか
に関しては限界がある。
【０００７】一段と薄いベースをもつトランジスタを製
造するためにポリシリコンエミツタ接触部を除去し、金
属によつてコンタクトされた単結晶エミツタを用いるこ
とが提案された。しかしながら単結晶エミツタに関連す
る問題は、適当な電流利得を得るために単結晶エミツタ
は 300〔Å〕よりも厚い（例えば 2,000〔Å〕）エミツ
タを有するのでエミツタの電荷蓄積量が非常に大きくな
り、これによりデバイスの動作速度が遅くなることであ
る。
【０００８】従つて電荷蓄積量を低減した単結晶エミツ
タを有するトランジスタが必要となる。またデバイスの
性能を増大させる必要がある。さらにデバイスにおける
ベース領域の幅を狭くする必要がある。
【０００９】従来の技術の欠点を克服して本発明の原理
により、傾斜したエミツタバンドギヤツプを有するヘテ
ロ接合バイポーラトランジスタを提供して新たな利点を
提供する。
【００１０】
【課題を解決するための手段】かかる課題を解決するた
め本発明においては、第１の伝導形式からなる第１の領
域６０２、６０４、７０２、７０４と、第１の領域６０
２、６０４、７０２、７０４上に形成された第２の伝導
形式からなる第２の領域６０６、７０６と、第２の領域
６０６、７０６上に形成され、第２の領域６０６、７０
６からの距離が遠くなるに従つて狭くなるバンドギヤツ
プを有する第１の伝導形式からなる第３の領域６０８、
７０７とを設けるようにする。
【００１１】
【作用】本発明の原理によると第１の伝導形式からなる
第１の領域、第１の領域上に形成された第２の伝導形式
からなる第２の領域及び第２の領域上に形成された第１
の伝導形式からなる第３の領域を有するヘテロ接合トラ
ンジスタが提供される。この第３の領域は第２の領域か
らの距離が遠くなるに従つて狭くなるバンドギヤツプを
有する。
【００１２】一実施例において第１の伝導形式からなる
第１の領域、第１の領域上に形成された第２の伝導形式
からなる第２の領域及び第２の領域上に形成された第１
の伝導形式からなる第３の領域を含むヘテロ接合バイポ
ーラトランジスタが提供される。この第３の領域は接触
部を有し、第２の領域及び第３の領域は接合部を定義す
る。第２の領域及び第３の領域はそれぞれ第１のバンド
ギヤツプ及び第２のバンドギヤツプを有し、接合部にお
ける第２のバンドギヤツプは接触部における第１のバン
ドギヤツプよりも狭い。
【００１３】本発明の他の特徴においてバイポーラトラ
ンジスタのエミツタ領域における電荷蓄積量を減少させ
る方法が提供される。この方法はエミツタ領域のバンド
ギヤツプを傾斜させるステツプを含み、これによりエミ
ツタ接触部への距離が近くなるに従つてバンドギヤツプ
は狭くなる。特定の実施例においてはエミツタ領域に対
するゲルマニウムの量を増加させることによつてエミツ
タのバンドギヤツプを傾斜させる。
【００１４】
【実施例】以下図面について、本発明の一実施例を詳述
する。
【００１５】単結晶エミツタを有するヘテロ接合バイポ
ーラトランジスタの製造が望まれており、これは一段と
薄いベースがこうした設計により製造され、これによつ
てトランジスタの遮断周波数の性能を改善するからであ
る。しかしながら単結晶エミツタの１つの欠点はエミツ
タを一段と薄くなり、ベース電流を一段と増加し、電流
利得が一段と低くなることである。かくして例えばエミ
ツタの厚さが約 300〔Å〕以下である場合、ベース電流
は非常に大きくなり、電流利得は許容できないほど低く
なる（周知のように電流利得＝コレクタ電流÷ベース電
流であり、好適な電流利得は約 100である）。従つてベ
ース電流を低下させるためには例えば2000〔Å〕の厚い
単結晶エミツタを形成する。しかしながら一段と厚いエ
ミツタはエミツタにおける電荷の蓄積量が増大するとい
う他の問題が生じる。電荷の蓄積量が増加するに従つて
遮断周波数（ｆT ）は低下し、デバイスの性能が低下す
る。かくして単結晶エミツタ内におけるエミツタ電荷蓄
積量を減少させることが重要となる。本発明の原理によ
るとエミツタ電荷蓄積量は単結晶エミツタのバンドギヤ
ツプを傾斜させることによつて減少する。
【００１６】図１はバイポーラトランジスタ１００の概
略を示す。図示のようにこのバイポーラトランジスタは
エミツタ接触部１０２、単結晶エミツタ領域１０４、ベ
ース領域１０６及びコレクタ領域１０８を含む（これら
の各領域は当分野においては周知である。さらにエミツ
タ領域及びベース領域内には準中性領域（図示せず）が
あり、この準中性領域内には垂直方向に静電電界が全く
ないことは当業者には周知のことである）。好適な実施
例においてエミツタ接触部１０２、例えば金属エミツタ
領域１０４の厚さは約2000〔Å〕であり、シリコン／ゲ
ルマニウム合金から製造される。特に本発明の原理によ
るとエミツタの準中性領域におけるバンドギヤツプは例
えば図１に示すようなゲルマニウムプロフアイルを用い
ることによつて傾斜される。例えばゲルマニウムプロフ
アイルは約０〔％〕から始まり、ベース領域からの距離
が増大するに従つて増加して20〔％〕まで増加する。こ
のようにバンドギヤツプが傾斜すると少数キヤリアをエ
ミツタ接触部の方向に移動させる準電界が生じ、これに
よつてエミツタの電荷蓄積量は減少する。しかしながら
ゲルマニウムがエミツタ領域に添加されると、ベース電
流は増大し、かくして電流利得は80以下まで低下し、こ
れによつてデバイスの性能が低下する。
【００１７】電流利得を許容できるレベル（例えば80）
まで回復させるために、ベース領域１０６にもゲルマニ
ウムが添加される。好適な実施例においてベースの厚さ
は約250〔Å〕であり、傾斜したゲルマニウムのプロフ
アイル２００（図２）がベース領域に添加される。図２
に示すように例えばベース内のゲルマニウムプロフアイ
ルは約５〔％〕から始まつてコレクタ領域に近づくに従
つて増加して23〔％〕まで増加する。ベース内における
この傾斜は所与のエミツタ−ベース間電圧におけるコレ
クタ電流を増加させ、これにより電流利得が増大する。
かくしてエミツタ及びベースの準中性領域と関連するこ
の傾斜プロフアイルにより、電流利得を例えば約80のま
まにすることができる。さらにエミツタ内におけるゲル
マニウムの傾斜プロフアイル０〜20〔％〕及びベース内
におけるゲルマニウムの傾斜プロフアイル５〜23〔％〕
を取り入れて図３に同時に示すと、遮断周波数は約 116
〔GHz 〕を示し、エミツタの電荷蓄積時間（τｅ）は約
0.23を示す。これはエミツタ及び０〜15〔％〕のゲルマ
ニウム傾斜ベース内にゲルマニウムが全くない場合に達
成される周波数75〔GHz 〕の1.55倍だけ遮断周波数が増
加したことであり、遮断周波数に対するエミツタの電荷
蓄積時間の相対的な寄与度が40〔％〕から16〔％〕に低
下することである（注意すべきはこのシミユレーシヨン
においてエミツタは濃度１×1019〔cm-3〕のヒ素により
ドープされ、ベースは厚さ 250〔Å〕で単位面積当たり
のシート抵抗が10〔ＫΩ〕の真性ベースである。
【００１８】さらに図４に示すバンド図のようにエミツ
タの準中性領域におけるゲルマニウムの傾斜プロフアイ
ルを配置した結果、エミツタ−ベース接合部４０４から
の距離が遠くなり、かつエミツタ接触部１０２への距離
が近くなるに従つてエミツタバンドギヤツプ４０２は狭
くなる（周知のようにＥｃはコンダクタンス、Ｅｖは価
電子帯を表す）。例えばエミツタのバンドギヤツプは図
４にΔＥgeとして示すように0.15〔ｅＶ〕（電子ボル
ト）だけ減少する。バンドギヤツプがこのように狭くな
るとキヤリアを金属エミツタ接触部１０２の方向に掃引
する準電界が生成され、これによつてエミツタ内の電荷
蓄積量が減少する。このような設計の場合、少数キヤリ
アはエミツタから無理に押しやられる。さらにこのバン
ドギヤツプが可能なかぎり狭くなると金属接触部の抵抗
が低減し、かくしてエミツタ抵抗は一段と低下する。さ
らに上述のようにベースを傾斜させることよつてベース
のバンドギヤツプ４０６はエミツタ−ベース接合部から
の距離か遠くなり、かつベース−コレクタ接合部（図示
せず）への距離が近くなるに従つて狭くなる。例えばベ
ースのバンドギヤツプはΔＥgBとして示すように0.17
〔ｅＶ〕だけ減少する。
【００１９】本発明の原理によるとエミツタ接触部にお
けるエミツタのバンドギヤツプはエミツタ−ベース接合
部４０４におけるベースのバンドギヤツプより狭い。例
えば図５に示すようにエミツタのバンドギヤツプはエミ
ツタ接触部１０２においては0.95〔ｅＶ〕であるが、エ
ミツタ−ベース接合部４０４におけるベースのバンドギ
ヤツプは1.06〔ｅＶ〕である。上述のように本発明の原
理によるとゲルマニウムによりエミツタのバンドギヤツ
プを傾斜させることによつてエミツタのバンドギヤツプ
を狭くする。またエミツタのドーパントプロフアイルを
傾斜させることによつてエミツタのバンドギヤツプを狭
くすることができる（しかしながらシリコン結晶内にゲ
ルマニウムを混ぜることによりバンドギヤツプを狭くす
ることは一段と効果的であり好適なものである）。これ
はエミツタ接触部への距離が近くなるに従つてエミツタ
内のドーパント濃度を増加させることによつて達成され
る。バンドギヤツプを傾斜させると共にドーパントを傾
斜させることによつて、特に高濃度ドーパントが用いら
れたときバンドギヤツプの傾斜は大きくなる。
【００２０】図６は本発明の原理により構造化すること
ができるデバイスの一例である。図６において伝導形式
がｐ形のシリコン基板６００上に厚さ10,000〔Å〕のＮ
+ シリコン層６０２が形成され、ヒ素により高濃度にド
ープされる。Ｎ+ シリコン層６０２上には厚さ 4,000
〔Å〕で不純物濃度１×1016cm-3のヒ素をもつＮ- シリ
コン層６０４がエピタキシによつて形成される。Ｎ+ シ
リコン層６０２及びＮ-シリコン層６０４がコレクタ領
域１０８（図１）を形成する。Ｎ- シリコン層６０４が
形成されるとデバイス間に深いトレンチアイソレーシヨ
ン（図示せず）が形成される。次にｐシリコン／ゲルマ
ニウム層６０６からなるベース領域がＭＢＥ（分子線エ
ピタキシ）又はＵＨＶ／ＣＶＤ（超高真空／化学気相成
長）のような低温エピタキシによつて形成される。ベー
スは最終的な厚さが 250〔Å〕となり、一般的に不純物
濃度１×1019〔cm-3〕のホウ素を有する。本発明の原理
によると好適な実施例において、ベースが成長するに従
つてベース内の選択点においてシリコンに添加されるゲ
ルマニウムの量が増加する。例えばベースに添加される
ゲルマニウムの傾斜プロフアイルが５〔％〕〜23〔％〕
であるとき、コレクタ領域への距離が近くなるに従つて
ゲルマニウムの量は増加する。ベースがエピタキシに成
長した後、エミツタ領域は周知の方法によつてエミツタ
窓を定義することによつて成長され、その後低温エピタ
キシを用いて厚さ 2,000〔Å〕で不純物濃度１×10
19〔cm-3〕のヒ素を有するＮ+ シリコン／ゲルマニウム
層６０８を堆積する。材料６１０は酸化物、窒化物又は
合成積層物のような絶縁体である。
【００２１】また本発明の原理によるとエミツタ領域が
形成されるに従つて、エミツタに添加されるゲルマニウ
ムの量が増加する。例えばエミツタに添加される傾斜プ
ロフアイルが０〜20〔％〕であるとき、ゲルマニウムの
量はエミツタ接触部への距離が近くなり、かつエミツタ
−ベース接合部からの距離が遠くなるに従つて減少す
る。上述のように本発明の原理によりベース及びエミツ
タのバンドギヤツプを傾斜させることによつてデバイス
性能は格段的に向上する。当該明細書においてはＮ−Ｐ
−Ｎトランジスタの構造について説明したが、本発明は
Ｐ−Ｎ−Ｐトランジスタにも適用できる。非常に高濃度
にドープされたシリコンゲルマニウムＰ−Ｎ−Ｐトラン
ジスタのエミツタは低温エピタキシによつて成長され
得、エミツタ内にゲルマニウムが存在することによりホ
ウ素原子の濃度の大きさと関連する歪みが生じない。本
発明は当該明細書において説明された材料に制限される
ものではなく、本発明の精神から脱することなく他の材
料を用いてもよいのは当業者には明白である。
【００２２】図７は本発明の原理により構造化されたデ
バイスの他の例を示す。図７においてＰ形シリコン基板
７００上に一般的に厚さ10,000〔Å〕の高濃度にドープ
された（例えばヒ素により）Ｎ+ 形シリコン層７０２が
形成される。Ｎ+ 形シリコン層７０２上には厚さ 4,000
〔Å〕で不純物濃度１×1016〔cm-3〕のヒ素をもつＮ-
形シリコン層７０４がエピタキシによつて形成される。
次にシリコン／ゲルマニウム層７０６からなるＰ- 形ベ
ース領域が低温エピタキシによつて形成される。ベース
領域は厚さが 250〔Å〕で不純物濃度１×1019〔cm-3〕
のホウ素を有する。本発明の原理によると好適な実施例
において、ベース領域が成長するに従つてベース領域内
の選択点においてシリコンに添加されるゲルマニウムの
量が増加する。例えばベース領域に添加されるゲルマニ
ウムの傾斜プロフアイルが５〔％〕〜23〔％〕であると
き、ゲルマニウムの量はコレクタ領域への距離が近くな
るに従つて増加する。ベース領域がエピタキシに成長し
た後、厚さ 1,000〜 2,000〔Å〕で不純物濃度が５×10
18〜１×1019〔cm-3〕のＮ+ シリコン／ゲルマニウム合
金層７０７を有する単結晶エミツタが低温エピタキシに
よつてその上に形成される。電気エミツタの寸法は外因
性Ｐ+ ベース領域７０８によつて定義され、この外因性
Ｐ+ ベース領域７０８はエミツタコンタクト窓７１０の
両側に形成される。その後コンタクト窓７１０はエミツ
タ７０７の頂部に開口される。絶縁層７１４がこのエミ
ツタコンタクト窓を外因性ベース領域からアイソレート
する。
【００２３】また本発明の原理によると、エミツタ領域
が形成されるに従つてエミツタ領域に添加されるゲルマ
ニウムの量が増加する。例えばエミツタに添加されるゲ
ルマニウムの傾斜プロフアイルが０〜20〔％〕であると
き、ゲルマニウムの量はエミツタ接触部への距離が近く
なり、かつエミツタ−ベース接合部からの距離が遠くな
るに従つて増加する。再度Ｎ−Ｐ−Ｎシリコン／ゲルマ
ニウムトランジスタについて説明したが、本発明はこの
うよな構造だけに制限されるものではなくＰ−Ｎ−Ｐシ
リコン／ゲルマニウムトランジスタ及び他の材料からな
るトランジスタと共に使用することもできる。
【００２４】上述のようにエミツタのバンドギヤツプを
傾斜させることにより電流利得を低下させる。従つて電
流利得を低下させる必要があるときは何時でもこの傾斜
プロフアイルを用いることができる。例えば周知のよう
に電流利得が非常に高いとき（例えば 100よりもかなり
大きいとき）、耐圧ＢＶｃｅｏは許容できないレベルま
で低下する。かくして本発明のエミツタのバンドギヤツ
プ傾斜プロフアイルは電流利得を低減し、耐圧ＢＶｃｅ
ｏを許容できるレベルにするために用いられる。
【００２５】上述の通り本発明をその最適な実施例に基
づいて図示、説明したが、本発明の精神及び範囲から脱
することなく詳細構成について種々の変更を加えてもよ
い。
【００２６】
【発明の効果】上述のように本発明によればヘテロ接合
バイポーラトランジスタにおいて、ベース領域からの距
離が近くなるに従つてシリコンに添加されるゲルマニウ
ムの量を増加させて単結晶エミツタのバンドギヤツプを
狭くすることにより、電荷蓄積量を減少させることがで
き、これによつてデバイスの性能を向上させることがで
きる。
【図面の簡単な説明】
【図１】図１は本発明の原理によるエミツタ領域におけ
る傾斜したゲルマニウム組成のプロフアイルを示すグラ
フである。
【図２】図２は本発明の原理によるエミツタ領域におけ
る傾斜したゲルマニウム組成のプロフアイル及びベース
領域における傾斜したゲルマニウム組成のプロフアイル
を示すグラフである。
【図３】図３はトランジスタの電流利得が80に固定され
た場合の厚さ 2,000〔Å〕のエミツタ領域におけるゲル
マニウムの最大含有量に対するエミツタにおける電荷蓄
積時間及び最大の遮断周波数を示す本発明のシミユレー
シヨン行程のグラフである。
【図４】図４は本発明の原理によるエミツタ領域のバン
ドギヤツププロフアイル及びベース領域のバンドギヤツ
ププロフアイルを示すトランジスタのバンド図である。
【図５】図５は本発明の原理によるシリコンゲルマニウ
ムからなるエミツタ領域及びベース領域の傾斜したバン
ドギヤツププロフアイルを有するトランジスタの場合に
おける領域とバンドギヤツプとの関係を示すグラフであ
る。
【図６】図６は本発明により構造化されたトランジスタ
の一例を示す断面図である。
【図７】図７は本発明により構造化されたトランジスタ
の他の例を示す断面図である。
【符号の説明】
１００……バイポーラトランジスタ、１０２……エミツ
タ接触部、１０４……単結晶エミツタ領域、１０６……
ベース領域、１０８……コレクタ領域、１１０、２００
……ゲルマニウムプロフアイル、４０２……エミツタの
バンドギヤツプ、４０４……エミツタベース接合部、４
０６……ベースのバンドギヤツプ、６００、７００……
Ｐ形シリコン基板、６０２、７０２……Ｎ+ シリコン
層、６０４、７０４……Ｎ- シリコン層、６０８、７０
７……Ｎ+ シリコン／ゲルマニウム層、６１０、７１４
……絶縁層、７０８……外因性Ｐ+ ベース領域、７１０
……エミツタコンタクト窓。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 デイビツト・エル・ハラメ アメリカ合衆国、ニユーヨーク州10547、 モヘガン・レイク、シルバン・レーン 1589番地 (72)発明者 バーナード・エス・マイヤーソン アメリカ合衆国、ニユーヨーク州10598、 ヨークタウン・ハイツ、カリフオルニア・ ロード 235番地 (72)発明者 ゲーリー・エヌエムエヌ・パツトン アメリカ合衆国、ニユーヨーク州12603、 ポウキープシー、セニツク・ヒルズ・ドラ イブ 47番地 (72)発明者 ジヨハネス・エム．シー．・ストーク アメリカ合衆国、ニユーヨーク州10598、 ヨークタウン・ハイツ、スプリングハース ト・ストリート 2728番地

Claims (6)

    【特許請求の範囲】
  1. 【請求項１】第１の伝導形式からなる第１の領域と、 上記第１の領域上に形成された第２の伝導形式からなる
    第２の領域と、 上記第２の領域上に形成され、上記第２の領域からの距
    離が遠くなるに従つてバンドギヤツプが狭くなる上記第
    １の伝導形式からなる第３の領域とを具えることを特徴
    とするヘテロ接合トランジスタ。
  2. 【請求項２】上記第１の伝導形式はＮ- 形であり、上記
    第２の伝導形式はＰ- 形であることを特徴とする請求項
    １に記載のヘテロ接合トランジスタ。
  3. 【請求項３】第１の伝導形式からなる第１の領域と、 上記第１の領域上に形成され、第１のバンドギヤツプを
    有する第２の伝導形式からなる第２の領域と、 上記第２の領域上に形成された上記第１の伝導形式から
    なる第３の領域とを具え、 上記第２の領域及び上記第３の領域は接合部を定義し、
    上記第３の領域はその上に形成された接触部及び第２の
    バンドギヤツプを有し、上記接触部における上記第２の
    バンドギヤツプは上記接合部における上記第１のバンド
    ギヤツプよりも狭いことを特徴とするヘテロ接合バイポ
    ーラトランジスタ。
  4. 【請求項４】上記第１の伝導形式はＮ- 形であり、上記
    第２の伝導形式はＰ- 形であることを特徴とする請求項
    １に記載のヘテロ接合バイポーラトランジスタ。
  5. 【請求項５】エミツタ接触部及びバンドギヤツプを含む
    単結晶エミツタ領域、ベース領域及びコレクタ領域を有
    するバイポーラトランジスタを製造する方法において、
    上記方法は上記エミツタ接触部への距離が近くなるに従
    つて上記バンドギヤツプが狭くなるように上記バンドギ
    ヤツプを傾斜させるステツプを含み、これによつて上記
    エミツタ領域内の電荷蓄積量が減少することを特徴とす
    るバイポーラトランジスタ製造方法。
  6. 【請求項６】上記傾斜ステツプは上記エミツタ領域への
    ゲルマニウムの量を増加させることを含むことを特徴と
    する請求項５に記載のバイポーラトランジスタ製造方
    法。
JP4297671A 1991-11-13 1992-10-09 ヘテロ接合トランジスタ及びその製造方法 Expired - Lifetime JPH07118480B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/792493 1991-11-13
US07/792,493 US5352912A (en) 1991-11-13 1991-11-13 Graded bandgap single-crystal emitter heterojunction bipolar transistor

Publications (2)

Publication Number Publication Date
JPH07193078A JPH07193078A (ja) 1995-07-28
JPH07118480B2 true JPH07118480B2 (ja) 1995-12-18

Family

ID=25157071

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4297671A Expired - Lifetime JPH07118480B2 (ja) 1991-11-13 1992-10-09 ヘテロ接合トランジスタ及びその製造方法

Country Status (4)

Country Link
US (1) US5352912A (ja)
EP (1) EP0541971B1 (ja)
JP (1) JPH07118480B2 (ja)
DE (1) DE69231310T2 (ja)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2062134C (en) * 1991-05-31 1997-03-25 Ibm Low Defect Densiry/Arbitrary Lattice Constant Heteroepitaxial Layers
JP2778553B2 (ja) * 1995-09-29 1998-07-23 日本電気株式会社 半導体装置およびその製造方法
US6800881B2 (en) * 1996-12-09 2004-10-05 Ihp Gmbh-Innovations For High Performance Microelectronics/Institut Fur Innovative Mikroelektronik Silicon-germanium hetero bipolar transistor with T-shaped implantation layer between emitter and emitter contact area
DE19755979A1 (de) * 1996-12-09 1999-06-10 Inst Halbleiterphysik Gmbh Silizium-Germanium-Heterobipolartransistor
US5976941A (en) * 1997-06-06 1999-11-02 The Whitaker Corporation Ultrahigh vacuum deposition of silicon (Si-Ge) on HMIC substrates
TW567559B (en) * 1999-06-23 2003-12-21 Hitachi Ltd Semiconductor device
US6573539B2 (en) 2000-01-10 2003-06-03 International Business Machines Corporation Heterojunction bipolar transistor with silicon-germanium base
US6251738B1 (en) 2000-01-10 2001-06-26 International Business Machines Corporation Process for forming a silicon-germanium base of heterojunction bipolar transistor
DE10002364A1 (de) * 2000-01-20 2001-08-02 Infineon Technologies Ag Silizium-Germanium-Bipolartranistor mit optimiertem Germaniumprofil
TW512529B (en) * 2000-06-14 2002-12-01 Infineon Technologies Ag Silicon bipolar transistor, circuit arrangement and method for producing a silicon bipolar transistor
JP4882141B2 (ja) * 2000-08-16 2012-02-22 富士通株式会社 ヘテロバイポーラトランジスタ
JP2002164533A (ja) * 2000-11-29 2002-06-07 Showa Denko Kk 化合物半導体積層構造体及びそれを用いたバイポーラトランジスタ
US20020163013A1 (en) 2000-09-11 2002-11-07 Kenji Toyoda Heterojunction bipolar transistor
US6555891B1 (en) 2000-10-17 2003-04-29 International Business Machines Corporation SOI hybrid structure with selective epitaxial growth of silicon
US6362065B1 (en) 2001-02-26 2002-03-26 Texas Instruments Incorporated Blocking of boron diffusion through the emitter-emitter poly interface in PNP HBTs through use of a SiC layer at the top of the emitter epi layer
EP1265294A3 (en) * 2001-06-07 2004-04-07 Matsushita Electric Industrial Co., Ltd. Heterojunction bipolar transistor
US6555852B1 (en) * 2002-01-17 2003-04-29 Agere Systems Inc. Bipolar transistor having an emitter comprised of a semi-insulating material
US20030230778A1 (en) * 2002-01-30 2003-12-18 Sumitomo Mitsubishi Silicon Corporation SOI structure having a SiGe Layer interposed between the silicon and the insulator
US7170112B2 (en) * 2002-10-30 2007-01-30 International Business Machines Corporation Graded-base-bandgap bipolar transistor having a constant—bandgap in the base
JP4306266B2 (ja) 2003-02-04 2009-07-29 株式会社Ｓｕｍｃｏ 半導体基板の製造方法
JP3653087B2 (ja) * 2003-07-04 2005-05-25 三菱重工業株式会社 Ｄｃ／ｄｃコンバータ
JP2005072157A (ja) * 2003-08-22 2005-03-17 Mitsubishi Heavy Ind Ltd 電力変換装置
US7544577B2 (en) * 2005-08-26 2009-06-09 International Business Machines Corporation Mobility enhancement in SiGe heterojunction bipolar transistors
JP4829566B2 (ja) * 2005-08-30 2011-12-07 株式会社日立製作所 半導体装置及びその製造方法
US7439558B2 (en) 2005-11-04 2008-10-21 Atmel Corporation Method and system for controlled oxygen incorporation in compound semiconductor films for device performance enhancement
US7651919B2 (en) * 2005-11-04 2010-01-26 Atmel Corporation Bandgap and recombination engineered emitter layers for SiGe HBT performance optimization
US7300849B2 (en) * 2005-11-04 2007-11-27 Atmel Corporation Bandgap engineered mono-crystalline silicon cap layers for SiGe HBT performance enhancement
US20070102729A1 (en) * 2005-11-04 2007-05-10 Enicks Darwin G Method and system for providing a heterojunction bipolar transistor having SiGe extensions
US7294869B2 (en) * 2006-04-04 2007-11-13 International Business Machines Corporation Silicon germanium emitter
US9455338B1 (en) * 2012-12-14 2016-09-27 Altera Corporation Methods for fabricating PNP bipolar junction transistors
CN103441141B (zh) * 2013-07-29 2016-08-10 北京工业大学 超宽温区高热稳定性微波功率SiGe异质结双极晶体管
US11682718B2 (en) 2021-04-15 2023-06-20 International Business Machines Corporation Vertical bipolar junction transistor with all-around extrinsic base and epitaxially graded intrinsic base

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3275986A (en) * 1962-06-14 1966-09-27 Gen Dynamics Corp Pattern recognition systems
US3275906A (en) * 1962-08-20 1966-09-27 Nippon Electric Co Multiple hetero-layer composite semiconductor device
US4794440A (en) * 1983-05-25 1988-12-27 American Telephone And Telegraph Company, At&T Bell Laboratories Heterojunction bipolar transistor
JPS6179255A (ja) * 1984-09-27 1986-04-22 Toshiba Corp ヘテロ接合トランジスタの製造方法
US4768074A (en) * 1984-11-20 1988-08-30 Kabushiki Kaisha Toshiba Heterojunction bipolar transistor having an emitter region with a band gap greater than that of a base region
US4691215A (en) * 1985-01-09 1987-09-01 American Telephone And Telegraph Company Hot electron unipolar transistor with two-dimensional degenerate electron gas base with continuously graded composition compound emitter
JPS62165975A (ja) * 1986-01-17 1987-07-22 Nec Corp ヘテロ構造バイポ−ラ・トランジスタ
US4716445A (en) * 1986-01-17 1987-12-29 Nec Corporation Heterojunction bipolar transistor having a base region of germanium
US4771326A (en) * 1986-07-09 1988-09-13 Texas Instruments Incorporated Composition double heterojunction transistor
US4887134A (en) * 1986-09-26 1989-12-12 Canon Kabushiki Kaisha Semiconductor device having a semiconductor region in which either the conduction or valence band remains flat while bandgap is continuously graded
JP2804095B2 (ja) * 1989-07-10 1998-09-24 株式会社東芝 ヘテロ接合バイボーラトランジスタ
US4959702A (en) * 1989-10-05 1990-09-25 Motorola, Inc. Si-GaP-Si heterojunction bipolar transistor (HBT) on Si substrate
JPH05144834A (ja) * 1991-03-20 1993-06-11 Hitachi Ltd バイポーラトランジスタ及びその製造方法
US5132764A (en) * 1991-03-21 1992-07-21 Texas Instruments Incorporated Multilayer base heterojunction bipolar transistor

Also Published As

Publication number Publication date
DE69231310D1 (de) 2000-09-07
JPH07193078A (ja) 1995-07-28
EP0541971A2 (en) 1993-05-19
EP0541971B1 (en) 2000-08-02
DE69231310T2 (de) 2001-02-15
EP0541971A3 (en) 1993-09-29
US5352912A (en) 1994-10-04

Similar Documents

Publication Publication Date Title
JPH07118480B2 (ja) ヘテロ接合トランジスタ及びその製造方法
US5656514A (en) Method for making heterojunction bipolar transistor with self-aligned retrograde emitter profile
JP2551364B2 (ja) 半導体装置
US9553177B2 (en) Vertically base-connected bipolar transistor
US4958208A (en) Bipolar transistor with abrupt potential discontinuity in collector region
US7566921B2 (en) Silicon germanium emitter
Crabbé et al. 73-GHz self-aligned SiGe-base bipolar transistors with phosphorus-doped polysilicon emitters
US5098853A (en) Self-aligned, planar heterojunction bipolar transistor and method of forming the same
JPH05347313A (ja) 高速半導体デバイスの極薄活性領域の製造方法
JP2001338930A (ja) 半導体装置および半導体製造方法
US5399899A (en) Bipolar epitaxial cascode with low-level base connection
JP3515944B2 (ja) ヘテロバイポーラトランジスタ
US4823174A (en) Bipolar transistor and process of fabrication thereof
US5382815A (en) Carrier conduction conductor-insulator semiconductor (CIS) transistor
EP0331482B1 (en) Transistor structure
US5159423A (en) Self-aligned, planar heterojunction bipolar transistor
Comfort et al. Single crystal emitter gap for epitaxial Si-and SiGe-base transistors
US6967144B1 (en) Low doped base spacer for reduction of emitter-base capacitance in bipolar transistors with selectively grown epitaxial base
US6972441B2 (en) Silicon germanium heterojunction bipolar transistor with step-up carbon profile
US5389562A (en) Double heterojunction bipolar transistor and the method of manufacture therefor
US5105250A (en) Heterojunction bipolar transistor with a thin silicon emitter
US7235861B1 (en) NPN transistor having reduced extrinsic base resistance and improved manufacturability
US6740560B1 (en) Bipolar transistor and method for producing same
JP2728433B2 (ja) 半導体装置の製造方法
JP2522358B2 (ja) ゲルマニウムを用いたヘテロ構造バイポ―ラ・トランジスタ

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071218

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081218

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091218

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091218

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101218

Year of fee payment: 15

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101218

Year of fee payment: 15

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111218

Year of fee payment: 16

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111218

Year of fee payment: 16

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121218

Year of fee payment: 17

EXPY Cancellation because of completion of term