JPH07118540B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH07118540B2 JPH07118540B2 JP5238278A JP23827893A JPH07118540B2 JP H07118540 B2 JPH07118540 B2 JP H07118540B2 JP 5238278 A JP5238278 A JP 5238278A JP 23827893 A JP23827893 A JP 23827893A JP H07118540 B2 JPH07118540 B2 JP H07118540B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- undoped
- semiconductor device
- thickness
- gaas
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Junction Field-Effect Transistors (AREA)
- Recrystallisation Techniques (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、化合物半導体のヘテロ
接合界面に生じる二次元電子ガスを用いた半導体装置に
係り、特に高電子移動度トランジスタに関する。
接合界面に生じる二次元電子ガスを用いた半導体装置に
係り、特に高電子移動度トランジスタに関する。
【０００２】
【従来の技術】高速コンピュータや高速信号処理システ
ムへの応用をめざして、電子移動度の高いＧａＡｓやＩ
ｎＰを用いたＩＣ、ＬＳＩの開発が進められている。特
に、ＧａＡｓとＧａＡｌＡｓあるいはＩｎＰとＩｎＧａ
Ａｓ等のヘテロ接合界面に生じた二次元電子ガスの高速
性を利用した高電子移動度トランジスタ（ハイ エレク
トロン モビリティ トランジスタ(Ｈigh Ｅlectron Ｍo
bility Ｔransistor)：ヘムト(ＨＥＭＴ)）は、室温で
１ゲート当たりのスイッチング時間が１２ｐｓｅｃのも
のが得られるまでになった（特開昭５６−９４７８０号
公報参照）。
ムへの応用をめざして、電子移動度の高いＧａＡｓやＩ
ｎＰを用いたＩＣ、ＬＳＩの開発が進められている。特
に、ＧａＡｓとＧａＡｌＡｓあるいはＩｎＰとＩｎＧａ
Ａｓ等のヘテロ接合界面に生じた二次元電子ガスの高速
性を利用した高電子移動度トランジスタ（ハイ エレク
トロン モビリティ トランジスタ(Ｈigh Ｅlectron Ｍo
bility Ｔransistor)：ヘムト(ＨＥＭＴ)）は、室温で
１ゲート当たりのスイッチング時間が１２ｐｓｅｃのも
のが得られるまでになった（特開昭５６−９４７８０号
公報参照）。
【０００３】図２（ａ）に、典型的なＨＥＭＴの断面図
を示す。図において、１は半絶縁性ＧａＡｓ基板、２は
厚さ約１μｍ、キャリヤ濃度１０14cｍ〜3以下の高純度
のアンドープＧａＡｓ層、３は厚さ約１００ÅのＧａ
1-xＡｌxＡｓ層（ｘ〜０.３）、４は厚さ約５００Å、
キャリヤ濃度１０17〜１０18cｍ〜3のｎ−Ｇａ1-xＡｌx
Ａｓ層（ｘ〜０.３）、５はアンドープＧａＡｓ層２中
の該アンドープＧａＡｓ層とアンドープＧａ1-xＡｌxＡ
ｓ層３とのヘテロ接合界面に誘起された二次元電子ガス
層、６は電界効果トランジスタ（以下ＦＥＴと記す）に
したときのソース電極、７はゲート電極、８はドレイン
電極である。なお、このようなＨＥＭＴ用半導体結晶
は、分子線エピタキシー法（ＭＢＥ法）や、有機金属熱
分解法（ＯＭ−ＶＰＥ法）で作製される。
を示す。図において、１は半絶縁性ＧａＡｓ基板、２は
厚さ約１μｍ、キャリヤ濃度１０14cｍ〜3以下の高純度
のアンドープＧａＡｓ層、３は厚さ約１００ÅのＧａ
1-xＡｌxＡｓ層（ｘ〜０.３）、４は厚さ約５００Å、
キャリヤ濃度１０17〜１０18cｍ〜3のｎ−Ｇａ1-xＡｌx
Ａｓ層（ｘ〜０.３）、５はアンドープＧａＡｓ層２中
の該アンドープＧａＡｓ層とアンドープＧａ1-xＡｌxＡ
ｓ層３とのヘテロ接合界面に誘起された二次元電子ガス
層、６は電界効果トランジスタ（以下ＦＥＴと記す）に
したときのソース電極、７はゲート電極、８はドレイン
電極である。なお、このようなＨＥＭＴ用半導体結晶
は、分子線エピタキシー法（ＭＢＥ法）や、有機金属熱
分解法（ＯＭ−ＶＰＥ法）で作製される。
【０００４】図２（ｂ）は、図２（ａ）で示したＨＥＭ
Ｔのエネルギーバンド図である。図において、ＥCは伝
導帯、ＥFはフェルミレベル、ＥVは価電子帯、ＥSは電
子蓄積層、ｗはポテンシャル井戸を示す。その他の数字
は図２（ａ）と同様のものを示す。
Ｔのエネルギーバンド図である。図において、ＥCは伝
導帯、ＥFはフェルミレベル、ＥVは価電子帯、ＥSは電
子蓄積層、ｗはポテンシャル井戸を示す。その他の数字
は図２（ａ）と同様のものを示す。
【０００５】このようなＨＥＭＴは、二次元電子ガスが
高純度のアンドープＧａＡｓ層２中を走るために、室温
で８０００ｃｍ2／Ｖ・ｓｅｃ以上の大きな移動度を有
し、素子の高速性等多くの優れた特性を示す。
高純度のアンドープＧａＡｓ層２中を走るために、室温
で８０００ｃｍ2／Ｖ・ｓｅｃ以上の大きな移動度を有
し、素子の高速性等多くの優れた特性を示す。
【０００６】
【発明が解決しようとする課題】しかし、ＦＥＴにした
場合には、二次元電子ガスのシート濃度が１０11cｍ￣
２台で、該二次元電子ガスが界面から厚さ僅か１００Å
以内に閉じ込められているために、流れる電流を大きく
することができず、ファンアウトの数が大きい場合に、
素子の高速性が低下するというＦＥＴ共通の問題を有す
る。また、ゲート電極幅Ｌがサブミクロンと小さくなる
と、短チャンネル効果によりしきい電圧Ｖｔｈが低下し
てしまう傾向がある。すなわち、ＨＥＭＴは通常のＧａ
ＡｓＦＥＴ（ＭＥＳＦＥＴ）に比べれば、界面のポテン
シャルの三角井戸ｗに電子が閉じ込められている（電子
蓄積層ＥS）ために素子の高速性の面でやや有利ではあ
るが、Ｌが０.５μｍ程度になると、これによってＶth
のばらつきが大きくなり、重要な問題となる。
場合には、二次元電子ガスのシート濃度が１０11cｍ￣
２台で、該二次元電子ガスが界面から厚さ僅か１００Å
以内に閉じ込められているために、流れる電流を大きく
することができず、ファンアウトの数が大きい場合に、
素子の高速性が低下するというＦＥＴ共通の問題を有す
る。また、ゲート電極幅Ｌがサブミクロンと小さくなる
と、短チャンネル効果によりしきい電圧Ｖｔｈが低下し
てしまう傾向がある。すなわち、ＨＥＭＴは通常のＧａ
ＡｓＦＥＴ（ＭＥＳＦＥＴ）に比べれば、界面のポテン
シャルの三角井戸ｗに電子が閉じ込められている（電子
蓄積層ＥS）ために素子の高速性の面でやや有利ではあ
るが、Ｌが０.５μｍ程度になると、これによってＶth
のばらつきが大きくなり、重要な問題となる。
【０００７】これらの点を改良するために、図３
（ａ）、（ｂ）に示すようなダブルヘテロ構造のＨＥＭ
Ｔが提案されている（特開昭５７−７６８７９号公報参
照）。図３（ａ）はこのＨＥＭＴの断面図、図３（ｂ）
はそのエネルギーバンド図である。図において、２１、
２３はアンドープＧａＡｓ層、２２はアンドープＧａ
1-xＡｌxＡｓ層を示す。このＨＥＭＴでは、二次元電子
ガス層５をアンドープＧａ1-xＡｌxＡｓ層３と基板側に
設けたアンドープＧａ1-xＡｌxＡｓ層２２とにより挾み
込み、これらによって作られたポテンシャル井戸ｗ内に
閉じ込めるようにしたものである。この場合、アンドー
プＧａ1-xＡｌxＡｓ層２２のＡｌＡｓのモル比Ｘを、電
子の閉じ込めに必要な０.１〜０.３とすれば、この間に
挾まれたアンドープＧａＡｓ層２３のポテンシャル井戸
ｗの幅を例えば２００Å程度に広げることにより、キャ
リヤのシート濃度を従来の２倍近くまで増加させること
ができ、また、短チャンネル効果も小さくなることが予
想される。
（ａ）、（ｂ）に示すようなダブルヘテロ構造のＨＥＭ
Ｔが提案されている（特開昭５７−７６８７９号公報参
照）。図３（ａ）はこのＨＥＭＴの断面図、図３（ｂ）
はそのエネルギーバンド図である。図において、２１、
２３はアンドープＧａＡｓ層、２２はアンドープＧａ
1-xＡｌxＡｓ層を示す。このＨＥＭＴでは、二次元電子
ガス層５をアンドープＧａ1-xＡｌxＡｓ層３と基板側に
設けたアンドープＧａ1-xＡｌxＡｓ層２２とにより挾み
込み、これらによって作られたポテンシャル井戸ｗ内に
閉じ込めるようにしたものである。この場合、アンドー
プＧａ1-xＡｌxＡｓ層２２のＡｌＡｓのモル比Ｘを、電
子の閉じ込めに必要な０.１〜０.３とすれば、この間に
挾まれたアンドープＧａＡｓ層２３のポテンシャル井戸
ｗの幅を例えば２００Å程度に広げることにより、キャ
リヤのシート濃度を従来の２倍近くまで増加させること
ができ、また、短チャンネル効果も小さくなることが予
想される。
【０００８】しかし実際には、アンドープＧａ1-xＡｌx
Ａｓ層２２の上に成長させたアンドープＧａＡｓ層２３
の結晶性が悪くなってしまうというプロセス上の理由に
より、この図３（ａ）、（ｂ）で示したＨＥＭＴの電子
移動度は、図２（ａ）、（ｂ）に示したものよりも低く
なってしまっていた。
Ａｓ層２２の上に成長させたアンドープＧａＡｓ層２３
の結晶性が悪くなってしまうというプロセス上の理由に
より、この図３（ａ）、（ｂ）で示したＨＥＭＴの電子
移動度は、図２（ａ）、（ｂ）に示したものよりも低く
なってしまっていた。
【０００９】本発明の目的は、上記の問題点を解消し
た、新しい構造の高電子移動度半導体装置を提供するこ
とにある。
た、新しい構造の高電子移動度半導体装置を提供するこ
とにある。
【００１０】
【課題を解決するための手段】上記目的を達成するため
に、本発明の半導体装置は、第１の半導体層と、上記第
１の半導体層上に形成された上記第１の半導体層の材料
とは格子不整合の材料で形成され膜厚がミスフィット転
位の発生に対する臨界膜厚以下の複数の井戸層および上
記井戸層と交互に配置された膜厚がミスフィット転位の
発生に対する臨界膜厚以下の層からなる超格子構造を有
する第２の半導体層と、上記第２の半導体層上に形成さ
れた第３の半導体層と、上記井戸層に二次元電子ガスを
供給制御するための手段とを備えたことを特徴とする。
に、本発明の半導体装置は、第１の半導体層と、上記第
１の半導体層上に形成された上記第１の半導体層の材料
とは格子不整合の材料で形成され膜厚がミスフィット転
位の発生に対する臨界膜厚以下の複数の井戸層および上
記井戸層と交互に配置された膜厚がミスフィット転位の
発生に対する臨界膜厚以下の層からなる超格子構造を有
する第２の半導体層と、上記第２の半導体層上に形成さ
れた第３の半導体層と、上記井戸層に二次元電子ガスを
供給制御するための手段とを備えたことを特徴とする。
【００１１】また、上記超格子構造はＩｎＧａＡｓ層と
ＧａＡｓ層や、ＧａＡｓＳｂ層とＧａＡｓ層からなるこ
とを特徴とする。
ＧａＡｓ層や、ＧａＡｓＳｂ層とＧａＡｓ層からなるこ
とを特徴とする。
【００１２】
【作用】本発明では、上記のような構成により、二次元
電子ガスを用いた高電子移動度の半導体装置を提供する
ことができる。
電子ガスを用いた高電子移動度の半導体装置を提供する
ことができる。
【００１３】
【実施例】本発明の実施例であるＨＥＭＴ構造を図１
（ａ）、（ｂ）に示す。図１（ａ）は本発明の一実施例
のＨＥＭＴの断面図、図１（ｂ）はそのエネルギーバン
ド図である。
（ａ）、（ｂ）に示す。図１（ａ）は本発明の一実施例
のＨＥＭＴの断面図、図１（ｂ）はそのエネルギーバン
ド図である。
【００１４】これらの図に示すように、本実施例では、
二次元電子ガス層５は、基板側のアンドープＧａＡｓ層
２１と表面側のアンドープＧａ1-xＡｌxＡｓ層（ｘ＞
０）３とに挾まれたアンドープＩｎyＧａ1-yＡｓ層（ｙ
＞０）２４の幅であるほぼ２００Åのポテンシャル井戸
ｗの中に閉じ込められている。なお、このアンドープＩ
ｎyＧａ1-yＡｓ層２４の代わりにアンドープＧａＡｓ
1-zＳｂz層（ｚ＞０）を用いてもよく、またアンドープ
ＩｎyＧａ1-yＡｓ層とアンドープＧａＡｓ1-zＳｂｚ層
とをそれぞれ少なくとも１層重ねて設けてもよい。また
アンドープＧａＡｓ層とアンドープＩｎｙＧａ1-yＡｓ
層との２層またはアンドープＧａＡｓ層とアンドープＧ
ａＡｓ1-zＳｂz層との２層からなる超格子構造を用いて
もよい。さらに上記のそれぞれの２層を多段に設けても
よい。ｙ，ｚ〜０.１のとき、アンドープＧａＡｓ層２
１とこれらの三元混晶（図１（ａ）ではアンドープＩｎ
yＧａ1-yＡｓ層２４）とのバンドギャップ差は約０.１
ｅＶで、ｙ，ｚ〜０.２では約０.２ｅＶとなり、井戸を
形成するに十分である。
二次元電子ガス層５は、基板側のアンドープＧａＡｓ層
２１と表面側のアンドープＧａ1-xＡｌxＡｓ層（ｘ＞
０）３とに挾まれたアンドープＩｎyＧａ1-yＡｓ層（ｙ
＞０）２４の幅であるほぼ２００Åのポテンシャル井戸
ｗの中に閉じ込められている。なお、このアンドープＩ
ｎyＧａ1-yＡｓ層２４の代わりにアンドープＧａＡｓ
1-zＳｂz層（ｚ＞０）を用いてもよく、またアンドープ
ＩｎyＧａ1-yＡｓ層とアンドープＧａＡｓ1-zＳｂｚ層
とをそれぞれ少なくとも１層重ねて設けてもよい。また
アンドープＧａＡｓ層とアンドープＩｎｙＧａ1-yＡｓ
層との２層またはアンドープＧａＡｓ層とアンドープＧ
ａＡｓ1-zＳｂz層との２層からなる超格子構造を用いて
もよい。さらに上記のそれぞれの２層を多段に設けても
よい。ｙ，ｚ〜０.１のとき、アンドープＧａＡｓ層２
１とこれらの三元混晶（図１（ａ）ではアンドープＩｎ
yＧａ1-yＡｓ層２４）とのバンドギャップ差は約０.１
ｅＶで、ｙ，ｚ〜０.２では約０.２ｅＶとなり、井戸を
形成するに十分である。
【００１５】なお、図１（ａ）で示した構造は、例えば
分子線エピタキシー法によって、従来のＨＥＭＴとほと
んど同じ成長条件で、新しくＩｎまたはＳｂの蒸発るつ
ぼを装置に追加することにより容易に作製することがで
きる。以下、本実施例のＨＥＭＴの製造方法について述
べる。
分子線エピタキシー法によって、従来のＨＥＭＴとほと
んど同じ成長条件で、新しくＩｎまたはＳｂの蒸発るつ
ぼを装置に追加することにより容易に作製することがで
きる。以下、本実施例のＨＥＭＴの製造方法について述
べる。
【００１６】１．まずＧａ、Ａｓ、Ｉｎ、Ａｌ、Ｓｉの
分子線源である蒸発るつぼを備えたＭＢＥ装置内に半絶
縁性ＧａＡｓ基板〈１００〉１を挿入する。
分子線源である蒸発るつぼを備えたＭＢＥ装置内に半絶
縁性ＧａＡｓ基板〈１００〉１を挿入する。
【００１７】２．次に、該基板を約６３０℃に加熱して
基板表面のクリーニングを行なう。
基板表面のクリーニングを行なう。
【００１８】３．次に、基板温度を約６００℃に保って
Ｇａ、Ａｓの分子線源のシャッタを開けて厚さ約１μｍ
のアンドープＧａＡｓ層２１を成長させる。なお、その
ときのＧａとＡｓの分子線の強度比は１：２であった。
Ｇａ、Ａｓの分子線源のシャッタを開けて厚さ約１μｍ
のアンドープＧａＡｓ層２１を成長させる。なお、その
ときのＧａとＡｓの分子線の強度比は１：２であった。
【００１９】４．次に、Ｉｎの分子線源のシャッタを開
けて厚さ約２００ÅのアンドープＩｎyＧａ1-yＡｓ層２
４を成長させる。
けて厚さ約２００ÅのアンドープＩｎyＧａ1-yＡｓ層２
４を成長させる。
【００２０】５．次に、Ｉｎの分子線源のシャッタを閉
め、Ａｌのシャッタを開けて厚さ約１００Åのアンドー
プＧａ1-xＡｌxＡｓ層３を成長させる。
め、Ａｌのシャッタを開けて厚さ約１００Åのアンドー
プＧａ1-xＡｌxＡｓ層３を成長させる。
【００２１】６．次に、Ｓｉの分子線源のシャッタを開
けて厚さ約１０００Åのｎ−Ｇａ1- xＡｌxＡｓ層４を成
長させる。
けて厚さ約１０００Åのｎ−Ｇａ1- xＡｌxＡｓ層４を成
長させる。
【００２２】７．最後に、全部の分子線源のシャッタを
閉じて基板温度を下げ、完成品とする。
閉じて基板温度を下げ、完成品とする。
【００２３】このアンドープＩｎyＧａ1-yＡｓ層２４
は、アンドープＧａＡｓ層２１の上に成長させた場合に
品質が劣化することもなかった、また、アンドープＧａ
Ａｓ層と比べて合金散乱により僅かに移動度が低下する
分は、シート電子濃度を増加させることにより実効的に
打ち消されて、ＩＣとしてはより高速化を達成すること
ができる。このアンドープＩｎyＧａ1-yＡｓ層２４は、
下地のアンドープＧａＡｓ層２１や上のアンドープＧａ
1-xＡｌxＡｓ層３に比べると格子定数が小さいために、
あまり厚くするとミスフィット転位を界面に生じてしま
うが、いわゆる臨界膜厚である厚さ２００Åまでは転位
の発生は見られなかった。以上のことは、アンドープＩ
ｎyＧａ1-yＡｓ層２４の代わりに、アンドープＧａＡｓ
1-zＳｂz層を用いた場合も同様であった。
は、アンドープＧａＡｓ層２１の上に成長させた場合に
品質が劣化することもなかった、また、アンドープＧａ
Ａｓ層と比べて合金散乱により僅かに移動度が低下する
分は、シート電子濃度を増加させることにより実効的に
打ち消されて、ＩＣとしてはより高速化を達成すること
ができる。このアンドープＩｎyＧａ1-yＡｓ層２４は、
下地のアンドープＧａＡｓ層２１や上のアンドープＧａ
1-xＡｌxＡｓ層３に比べると格子定数が小さいために、
あまり厚くするとミスフィット転位を界面に生じてしま
うが、いわゆる臨界膜厚である厚さ２００Åまでは転位
の発生は見られなかった。以上のことは、アンドープＩ
ｎyＧａ1-yＡｓ層２４の代わりに、アンドープＧａＡｓ
1-zＳｂz層を用いた場合も同様であった。
【００２４】また、上記アンドープＩｎyＧａ1-yＡｓ層
２４の代わりに、アンドープＩｎyＧａ1-yＡｓ層やアン
ドープＧａＡｓ1-zＳｂz層を、アンドープＧａＡｓ層と
交互に５０Å程度ずつ付けた場合には、総計１０００Å
の厚さぐらいまでミスフィット転位は発生せず、実効シ
ート濃度をさらに増大することができた。
２４の代わりに、アンドープＩｎyＧａ1-yＡｓ層やアン
ドープＧａＡｓ1-zＳｂz層を、アンドープＧａＡｓ層と
交互に５０Å程度ずつ付けた場合には、総計１０００Å
の厚さぐらいまでミスフィット転位は発生せず、実効シ
ート濃度をさらに増大することができた。
【００２５】なお、室温での高純度ＧａＡｓ、ＩｎＡ
ｓ、ＧａＳｂの電子移動度はそれぞれ約８５００、３３
０００、５０００ｃｍ2／Ｖ・ｓｅｃであるから、二次
元電子ガス層５を閉じ込める層（図１（ａ）の２４）の
材料としては、（ＧａＩｎ）Ａｓ混晶の方がＧａ（Ａｓ
Ｓｂ）よりも有利であることは言うまでもない。Ｉｎy
Ｇａ1-yＡｓを用いた場合には、ＧａＡｓの場合よりも
より高速のＨＥＭＴを実現することができるが、０≦ｘ
≦０.２５では、ＩｎＧａＡｓとＧａＡｓとの移動度は
大差はない。ｘ＜０.３では、ＩｎＡｓの移動度に向か
ってほぼ直線的に移動度が上昇するが、格子ミスマッチ
ングも増大するため、ＩｎＧａＡｓやＧａＡｓＳｂをア
ンドープＧａＡｓと交互に設ける方が望ましい。
ｓ、ＧａＳｂの電子移動度はそれぞれ約８５００、３３
０００、５０００ｃｍ2／Ｖ・ｓｅｃであるから、二次
元電子ガス層５を閉じ込める層（図１（ａ）の２４）の
材料としては、（ＧａＩｎ）Ａｓ混晶の方がＧａ（Ａｓ
Ｓｂ）よりも有利であることは言うまでもない。Ｉｎy
Ｇａ1-yＡｓを用いた場合には、ＧａＡｓの場合よりも
より高速のＨＥＭＴを実現することができるが、０≦ｘ
≦０.２５では、ＩｎＧａＡｓとＧａＡｓとの移動度は
大差はない。ｘ＜０.３では、ＩｎＡｓの移動度に向か
ってほぼ直線的に移動度が上昇するが、格子ミスマッチ
ングも増大するため、ＩｎＧａＡｓやＧａＡｓＳｂをア
ンドープＧａＡｓと交互に設ける方が望ましい。
【００２６】上記のＧａ1-xＡｌxＡｓ、ＩｎyＧａ1-yＡ
ｓ、ＧａＡｓ1-zＳｂzの各混晶材料の組成範囲である
が、ｘ〜０.１〜０.５、ｙ,ｚ〜０.０５〜０.５が望ま
しい。
ｓ、ＧａＡｓ1-zＳｂzの各混晶材料の組成範囲である
が、ｘ〜０.１〜０.５、ｙ,ｚ〜０.０５〜０.５が望ま
しい。
【００２７】なお、以上述べたのはＦＥＴへの応用であ
ったが、その他に二次元電子ガスの特性を利用したＣＣ
Ｄ（チャージ カプルド デバイス(Ｃharge Ｃoupled Ｄ
evice)）等の素子に対しても本発明は有効である。
ったが、その他に二次元電子ガスの特性を利用したＣＣ
Ｄ（チャージ カプルド デバイス(Ｃharge Ｃoupled Ｄ
evice)）等の素子に対しても本発明は有効である。
【００２８】
【発明の効果】以上説明したように、本発明によれば、
二次元電子ガスを用いた高電子移動度の半導体装置を提
供することができる効果がある。
二次元電子ガスを用いた高電子移動度の半導体装置を提
供することができる効果がある。
【図１】（ａ）は本発明の一実施例のＨＥＭＴの断面
図、（ｂ）は（ａ）で示したＨＥＭＴのエネルギーバン
ド図である。
図、（ｂ）は（ａ）で示したＨＥＭＴのエネルギーバン
ド図である。
【図２】（ａ）は従来の典型的なＨＥＭＴの断面図、
（ｂ）は（ａ）で示したＨＥＭＴのエネルギーバンド図
である。
（ｂ）は（ａ）で示したＨＥＭＴのエネルギーバンド図
である。
【図３】（ａ）は従来の改良型ＨＥＭＴの断面図、
（ｂ）は（ａ）で示したＨＥＭＴのエネルギーバンド図
である。
（ｂ）は（ａ）で示したＨＥＭＴのエネルギーバンド図
である。
１…半絶縁性ＧａＡｓ基板、２、２１、２３…アンドー
プＧａＡｓ層、３、２２…アンドープＧａ1-xＡｌxＡｓ
層、４…ｎ−Ｇａ1-xＡｌxＡｓ層、５…二次元電子ガス
層、６…ソース電極、７…ゲート電極、８…ドレイン電
極、２４…アンドープＩｎyＧａ1-yＡｓ層（またはＧａ
Ａｓ1-zＳｂz層）。
プＧａＡｓ層、３、２２…アンドープＧａ1-xＡｌxＡｓ
層、４…ｎ−Ｇａ1-xＡｌxＡｓ層、５…二次元電子ガス
層、６…ソース電極、７…ゲート電極、８…ドレイン電
極、２４…アンドープＩｎyＧａ1-yＡｓ層（またはＧａ
Ａｓ1-zＳｂz層）。
Claims (3)
- 【請求項１】第１の半導体層と、上記第１の半導体層上
に形成された上記第１の半導体層の材料とは格子不整合
の材料で形成され膜厚がミスフィット転位の発生に対す
る臨界膜厚以下の複数の井戸層および上記井戸層と交互
に配置された膜厚がミスフィット転位の発生に対する臨
界膜厚以下の層からなる超格子構造を有する第２の半導
体層と、上記第２の半導体層上に形成された第３の半導
体層と、上記井戸層に二次元電子ガスを供給制御するた
めの手段とを備えたことを特徴とする半導体装置。 - 【請求項２】上記超格子構造はＩｎＧａＡｓ層とＧａＡ
ｓ層からなることを特徴とする請求項１記載の半導体装
置。 - 【請求項３】上記超格子構造はＧａＡｓＳｂ層とＧａＡ
ｓ層からなることを特徴とする請求項１記載の半導体装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5238278A JPH07118540B2 (ja) | 1984-06-18 | 1993-09-24 | 半導体装置 |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59123606A JPH07120790B2 (ja) | 1984-06-18 | 1984-06-18 | 半導体装置 |
| JP5238278A JPH07118540B2 (ja) | 1984-06-18 | 1993-09-24 | 半導体装置 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59123606A Division JPH07120790B2 (ja) | 1984-06-18 | 1984-06-18 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06196507A JPH06196507A (ja) | 1994-07-15 |
| JPH07118540B2 true JPH07118540B2 (ja) | 1995-12-18 |
Family
ID=26460486
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5238278A Expired - Lifetime JPH07118540B2 (ja) | 1984-06-18 | 1993-09-24 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07118540B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07120790B2 (ja) * | 1984-06-18 | 1995-12-20 | 株式会社日立製作所 | 半導体装置 |
| JP2000138403A (ja) * | 1998-08-28 | 2000-05-16 | Asahi Chem Ind Co Ltd | 薄膜磁気センサ― |
| JP2016039314A (ja) * | 2014-08-08 | 2016-03-22 | 旭化成株式会社 | 化合物半導体基板 |
-
1993
- 1993-09-24 JP JP5238278A patent/JPH07118540B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06196507A (ja) | 1994-07-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH07120790B2 (ja) | 半導体装置 | |
| JPH03278473A (ja) | 半導体装置 | |
| JPS60223171A (ja) | 電界効果トランジスタ | |
| JP2919581B2 (ja) | 速度変調トランジスタ | |
| JP2611735B2 (ja) | ヘテロ接合ｆｅｔ | |
| JPS62256478A (ja) | 化合物半導体装置 | |
| JP2804041B2 (ja) | 電界効果型トランジスタ | |
| JPH0312769B2 (ja) | ||
| US5841156A (en) | Semiconductor device including T1 GaAs layer | |
| JPH07118540B2 (ja) | 半導体装置 | |
| JP2557373B2 (ja) | 化合物半導体装置 | |
| JPS6052060A (ja) | 電界効果トランジスタ | |
| JPH0260225B2 (ja) | ||
| JPS61268069A (ja) | 半導体装置 | |
| JP2500457B2 (ja) | ヘテロ接合電界効果トランジスタ | |
| US5225895A (en) | Velocity-modulation transistor with quantum well wire layer | |
| JP3275894B2 (ja) | ＧａＩｎＰ系積層構造体の製造方法 | |
| JPS61210678A (ja) | 化合物半導体装置 | |
| JPH028450B2 (ja) | ||
| JPS609174A (ja) | 半導体装置 | |
| JP2712252B2 (ja) | 高抵抗ＡｌＩｎＡｓ結晶膜及びトランジスタ | |
| JPH025439A (ja) | 半導体基板 | |
| JP2715868B2 (ja) | 電界効果トランジスタ | |
| JP3156252B2 (ja) | 電界効果トランジスタ | |
| JP2917530B2 (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |