JPS609174A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS609174A JPS609174A JP58117301A JP11730183A JPS609174A JP S609174 A JPS609174 A JP S609174A JP 58117301 A JP58117301 A JP 58117301A JP 11730183 A JP11730183 A JP 11730183A JP S609174 A JPS609174 A JP S609174A
- Authority
- JP
- Japan
- Prior art keywords
- compound semiconductor
- layer
- schottky
- superlattice structure
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/80—FETs having rectifying junction gate electrodes
- H10D30/801—FETs having heterojunction gate electrodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
- H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
- H10D30/6737—Thin-film transistors [TFT] characterised by the electrodes characterised by the electrode materials
- H10D30/6738—Schottky barrier electrodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
- H10D30/674—Thin-film transistors [TFT] characterised by the active materials
- H10D30/675—Group III-V materials, Group II-VI materials, Group IV-VI materials, selenium or tellurium
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/60—Electrodes characterised by their materials
- H10D64/64—Electrodes comprising a Schottky barrier to a semiconductor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
- H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
- H10D62/852—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs being Group III-V materials comprising three or more elements, e.g. AlGaN or InAsSbP
Landscapes
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（ＦＩ）発明の技術分野
本発明は半導体装置、特に高電子移動度の化合物半導体
層を能動層として用い、またショットキ電極を制御電極
として用いた電界効果型半導体装置に関する。
層を能動層として用い、またショットキ電極を制御電極
として用いた電界効果型半導体装置に関する。
（ｂｌ 技術の背景
高速動作可能な素子としてＧａＡｓを用いた電界効果型
トランジスタ（ＦＥＴ）が実用化され、応用分野の拡大
が期待されているが、その動作高速性はＧａＡｓの高電
子移動度に負うところが大きい。更に高い電子移動度を
有する化合物半導体として、ＩｎＧａＡｓなどが有望視
されている。
トランジスタ（ＦＥＴ）が実用化され、応用分野の拡大
が期待されているが、その動作高速性はＧａＡｓの高電
子移動度に負うところが大きい。更に高い電子移動度を
有する化合物半導体として、ＩｎＧａＡｓなどが有望視
されている。
特にＩｎＧａ’、ＡｓはＩｎＰ基板上に格子整合してエ
ピタキシャル成長させる技術が確立しつつあり、実用化
上のｙＷ点は少ない。
ピタキシャル成長させる技術が確立しつつあり、実用化
上のｙＷ点は少ない。
ｆｃ） 従来技術と問題点
Ｉ ｎ Ｑ ２ΔＳによりＦＥＴを製作するうえでの難
点の１つば制御電極（ゲート電極）、にある。Ｇａ７１
＋、ｓの場合、特性良好なショットキ接合（バリア高さ
で０．７〜０．８ｅＶ）が比較的容易に形成できるのに
対し、Ｉ ｎＧａＡｓでは特性良好なショットキ接合は
得られない。例えば、ＩｎＰ基板と格子整合するＩ ｎ
ｏ、、、Ｇ ａＯゆｇＡｓの場合、表面準位によってそ
の表面バリアは０．３〜０．４ 、ｅ Ｖに固定され、
即ちピンニング効果を生じてショットキ電極金属の種類
にかかわりなく上記バリア高さのショソトキ接合しか形
成できない。
点の１つば制御電極（ゲート電極）、にある。Ｇａ７１
＋、ｓの場合、特性良好なショットキ接合（バリア高さ
で０．７〜０．８ｅＶ）が比較的容易に形成できるのに
対し、Ｉ ｎＧａＡｓでは特性良好なショットキ接合は
得られない。例えば、ＩｎＰ基板と格子整合するＩ ｎ
ｏ、、、Ｇ ａＯゆｇＡｓの場合、表面準位によってそ
の表面バリアは０．３〜０．４ 、ｅ Ｖに固定され、
即ちピンニング効果を生じてショットキ電極金属の種類
にかかわりなく上記バリア高さのショソトキ接合しか形
成できない。
そこでＩｎＧａＡｓでＥＦＴを構成するためにはＭＩＳ
型構造のゲートを採用することが一般に考えられている
。しかし、ＳｉにおけるＭＯ３型ゲートの如く界面準位
の少ない安定なゲート絶縁膜を得ることばできていす、
実現は難しいものと考えられる。
型構造のゲートを採用することが一般に考えられている
。しかし、ＳｉにおけるＭＯ３型ゲートの如く界面準位
の少ない安定なゲート絶縁膜を得ることばできていす、
実現は難しいものと考えられる。
（ｄ） 発明の目的
本発明の目的は、ＩｎＧａＡｓの如く、特性良好なショ
ットキ接合を形成するのが困難な化合物半導体を能動層
とする半導体装置において、特性良好なショットキ接合
部の制御電極を実現するための新規な構造を提供するこ
とにある。
ットキ接合を形成するのが困難な化合物半導体を能動層
とする半導体装置において、特性良好なショットキ接合
部の制御電極を実現するための新規な構造を提供するこ
とにある。
（ｄ） 発明の構成
上記目的は達成するために本発明により提供される半導
体装置は、ショットキ電極から延びる空乏層を第１の化
合物半導体層中に拡げ得る構成を有し、該第１の化合物
半導体層上にば、前記ショットキ電極と接して該第１の
化合物半導体より大きなショットキバリアを形成する第
２の化合物半導体層と第１の化合物半導体層とを繰返し
積層して成る超格子構造が設けられ、前記ショットキ電
極ば該超格子構造におりる第２化合物半導体層表面に接
して設けられていることを特徴とするものである。
体装置は、ショットキ電極から延びる空乏層を第１の化
合物半導体層中に拡げ得る構成を有し、該第１の化合物
半導体層上にば、前記ショットキ電極と接して該第１の
化合物半導体より大きなショットキバリアを形成する第
２の化合物半導体層と第１の化合物半導体層とを繰返し
積層して成る超格子構造が設けられ、前記ショットキ電
極ば該超格子構造におりる第２化合物半導体層表面に接
して設けられていることを特徴とするものである。
（［１発明の実施例
第１図は本発明実施例による半導体装置の構造断面を示
す。同図にて１は半絶縁性のＩｎＰ基板。
す。同図にて１は半絶縁性のＩｎＰ基板。
２はｎ型１ｎＧａＡｓＪｍ、３はＩｎＧａＡｓｔＪｉと
ＧａＡｓ薄層とから成る超格子構造、４は制御電極（〕
、；−ト電極）、５．６はソース及びドレイン電極であ
る。半絶縁性ＩｎＰ基板１上のｎ型ＩｎＧａＡｓ団はＦ
ＥＴの能動チャネルを構成する層であり、ＩｎＰと格子
整合するＩｎ’ｏ嗅Ｇａ〜、峙Ａｓの単結晶のエビクキ
シャル成長層である。超格子構造３におけるＩｎＧａＡ
ｓ層及びＧａＡｓ層は夫々単一層厚みは最大で約１００
人位に制限し、超格子構造全体で電子力用−ンネリング
を生じない程度の厚さとなるよう、少なくとも各２層以
上の、望ましくは数十層程度の繰返し積層構造とする。
ＧａＡｓ薄層とから成る超格子構造、４は制御電極（〕
、；−ト電極）、５．６はソース及びドレイン電極であ
る。半絶縁性ＩｎＰ基板１上のｎ型ＩｎＧａＡｓ団はＦ
ＥＴの能動チャネルを構成する層であり、ＩｎＰと格子
整合するＩｎ’ｏ嗅Ｇａ〜、峙Ａｓの単結晶のエビクキ
シャル成長層である。超格子構造３におけるＩｎＧａＡ
ｓ層及びＧａＡｓ層は夫々単一層厚みは最大で約１００
人位に制限し、超格子構造全体で電子力用−ンネリング
を生じない程度の厚さとなるよう、少なくとも各２層以
上の、望ましくは数十層程度の繰返し積層構造とする。
ＩｎＧａＡｓＪＦｔの組成は能動層と同じでよいが、Ｉ
ｎ ｏ−ＬＧ ａ ｏ、ｔｒ Ａ ｓの組成に漸変さ
せてもよい。最上層１はＧａＡｓＦｉとする。この超格
子構造はノンドープでよく、またｎ型にドープすること
により、その上に形成されるショットキ接合から内部へ
向う空乏層の拡がり幅を調整することもできる。ショッ
トキ接合を形成する制御電極４は例えばＡＩである。
ｎ ｏ−ＬＧ ａ ｏ、ｔｒ Ａ ｓの組成に漸変さ
せてもよい。最上層１はＧａＡｓＦｉとする。この超格
子構造はノンドープでよく、またｎ型にドープすること
により、その上に形成されるショットキ接合から内部へ
向う空乏層の拡がり幅を調整することもできる。ショッ
トキ接合を形成する制御電極４は例えばＡＩである。
本実施例の如くに形成されたショットキ接合のバンド図
を第２図に示す。同図にて第１図の各部と対応するｆｌ
域には同一符号を付しである。ＩｎＧａＡＳＩ’ｆｆ１
ｌ ２とＧａＡｓ１ｉｌｌは本質的には格子整合しない
が、ミスマツチによる転位発生は超格子構造で緩和され
、特にショットキ接合を形成すべき最−上表面結晶層に
対してはミスマツチの影響が緩和されている。最上表面
はＧａＡｓ薄層であり、その表面に（４’＜ＡＩＦ７１
１の形成するショットキバリ゛１は０．７〜０．８ ｅ
ＶというＧ ａ Ａ ’ｓ本来のバリアの高さを有す
る。かくして、ＧａＡｓに対する特性良好なショットキ
バリアを、ＩｎＧａＡｓデバイスに導入することが可能
になる。
を第２図に示す。同図にて第１図の各部と対応するｆｌ
域には同一符号を付しである。ＩｎＧａＡＳＩ’ｆｆ１
ｌ ２とＧａＡｓ１ｉｌｌは本質的には格子整合しない
が、ミスマツチによる転位発生は超格子構造で緩和され
、特にショットキ接合を形成すべき最−上表面結晶層に
対してはミスマツチの影響が緩和されている。最上表面
はＧａＡｓ薄層であり、その表面に（４’＜ＡＩＦ７１
１の形成するショットキバリ゛１は０．７〜０．８ ｅ
ＶというＧ ａ Ａ ’ｓ本来のバリアの高さを有す
る。かくして、ＧａＡｓに対する特性良好なショットキ
バリアを、ＩｎＧａＡｓデバイスに導入することが可能
になる。
第１図実施例におけるオーミック電極５，６は周知の如
く例えばＡ １１ Ｇ ｅのようなオーミック金属の合
金化して設ければよく、これはシヨｙ ）キ金屈付着前
に行なっておいてよい。
く例えばＡ １１ Ｇ ｅのようなオーミック金属の合
金化して設ければよく、これはシヨｙ ）キ金屈付着前
に行なっておいてよい。
（ｇｌ 発明の効果
本発明によれば、低ショソトキハリアしが作り得ない半
導体に対して、格子整合はしないが高ショットキバリア
を作り得る半導体を利用することにより、特性良好なシ
ョットキバリアを作成することができ、ＦＥＴ等へ応答
して特性改善効果を達成し得るものである。
導体に対して、格子整合はしないが高ショットキバリア
を作り得る半導体を利用することにより、特性良好なシ
ョットキバリアを作成することができ、ＦＥＴ等へ応答
して特性改善効果を達成し得るものである。
第１図は本発明実施例の装置の構造断面図、第２図はそ
のショットキ接合部のバンド図である。 １−・半絶縁性（ｎＰ基板 ２−ｎ型ＩｎＧａＡｓ能動層 ３−・ＩｎＧａＡｓの超格子構造
のショットキ接合部のバンド図である。 １−・半絶縁性（ｎＰ基板 ２−ｎ型ＩｎＧａＡｓ能動層 ３−・ＩｎＧａＡｓの超格子構造
Claims (1)
- ショットキ電極から延びる空乏層を第１の化合物半導体
中に拡げ得る構成を有し、該第１の化合物半導体層上に
は、前記ショットキ電極と接して該第１の化合物半導体
より大きなショソトキハリアを形成する第２の化合物半
導体層と第１の化合物半導体層とを繰返し稍層して成る
超格子構造が設けられ、前記ショットキ電極は該超格子
構造における第２化合物半導体層表面に接して設けられ
ていることを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58117301A JPS609174A (ja) | 1983-06-29 | 1983-06-29 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58117301A JPS609174A (ja) | 1983-06-29 | 1983-06-29 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS609174A true JPS609174A (ja) | 1985-01-18 |
Family
ID=14708362
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58117301A Pending JPS609174A (ja) | 1983-06-29 | 1983-06-29 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS609174A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61290776A (ja) * | 1985-06-14 | 1986-12-20 | アメリカン テレフオン アンド テレグラフ カムパニ− | 半導体デバイス |
| JPS63116471A (ja) * | 1986-11-04 | 1988-05-20 | Sumitomo Electric Ind Ltd | 電界効果トランジスタ |
| US4796068A (en) * | 1986-04-21 | 1989-01-03 | Hitachi, Ltd. | Semiconductor device having ultrahigh-mobility |
-
1983
- 1983-06-29 JP JP58117301A patent/JPS609174A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61290776A (ja) * | 1985-06-14 | 1986-12-20 | アメリカン テレフオン アンド テレグラフ カムパニ− | 半導体デバイス |
| US4796068A (en) * | 1986-04-21 | 1989-01-03 | Hitachi, Ltd. | Semiconductor device having ultrahigh-mobility |
| JPS63116471A (ja) * | 1986-11-04 | 1988-05-20 | Sumitomo Electric Ind Ltd | 電界効果トランジスタ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH07120790B2 (ja) | 半導体装置 | |
| JP2804041B2 (ja) | 電界効果型トランジスタ | |
| JPH0312769B2 (ja) | ||
| JPS609174A (ja) | 半導体装置 | |
| JP2964637B2 (ja) | 電界効果トランジスタ | |
| JPH01143270A (ja) | 半導体装置 | |
| JP3094500B2 (ja) | 電界効果トランジスタ | |
| JPS6242569A (ja) | 電界効果型トランジスタ | |
| JP2710309B2 (ja) | ヘテロ接合電界効果トランジスタ | |
| JPS6214105B2 (ja) | ||
| JP3054216B2 (ja) | 半導体装置 | |
| JPS61268069A (ja) | 半導体装置 | |
| JPH084140B2 (ja) | 電界効果トランジスタ | |
| JPH0654785B2 (ja) | 変調ド−ピングトランジスタ | |
| JP2661557B2 (ja) | 電界効果型半導体装置 | |
| JP2680821B2 (ja) | ヘテロ構造電界効果トランジスタ | |
| JPS6330788B2 (ja) | ||
| JPH04326734A (ja) | 電界効果トランジスタ | |
| JPH0261149B2 (ja) | ||
| JP3423812B2 (ja) | Ｈｅｍｔ素子およびその製造方法 | |
| JP3006792B2 (ja) | ヘテロ構造電界効果トランジスタ | |
| JP2541280B2 (ja) | 半導体装置 | |
| JPH01225368A (ja) | 半導体装置 | |
| JPH04324645A (ja) | 半導体トランジスタ及び半導体トランジスタ用エピタキシャルウエハ | |
| JP2786208B2 (ja) | 半導体装置 |