JPH07120571B2 - 端子付回路板の製造方法 - Google Patents
端子付回路板の製造方法Info
- Publication number
- JPH07120571B2 JPH07120571B2 JP62334853A JP33485387A JPH07120571B2 JP H07120571 B2 JPH07120571 B2 JP H07120571B2 JP 62334853 A JP62334853 A JP 62334853A JP 33485387 A JP33485387 A JP 33485387A JP H07120571 B2 JPH07120571 B2 JP H07120571B2
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- circuit
- terminal
- terminals
- circuit board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 9
- 229910052751 metal Inorganic materials 0.000 claims description 30
- 239000002184 metal Substances 0.000 claims description 30
- 239000000853 adhesive Substances 0.000 claims description 9
- 230000001070 adhesive effect Effects 0.000 claims description 9
- 238000000465 moulding Methods 0.000 claims description 5
- 238000000034 method Methods 0.000 claims description 4
- 229920005989 resin Polymers 0.000 description 7
- 239000011347 resin Substances 0.000 description 7
- 239000003973 paint Substances 0.000 description 6
- 229910052782 aluminium Inorganic materials 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 239000011248 coating agent Substances 0.000 description 4
- 238000000576 coating method Methods 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- 239000004593 Epoxy Substances 0.000 description 3
- ISWSIDIOOBJBQZ-UHFFFAOYSA-N Phenol Chemical compound OC1=CC=CC=C1 ISWSIDIOOBJBQZ-UHFFFAOYSA-N 0.000 description 3
- 238000010521 absorption reaction Methods 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 3
- 239000011889 copper foil Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 230000004907 flux Effects 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 230000017525 heat dissipation Effects 0.000 description 2
- 230000035515 penetration Effects 0.000 description 2
- -1 polyethylene terephthalate Polymers 0.000 description 2
- 238000003825 pressing Methods 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 239000004734 Polyphenylene sulfide Substances 0.000 description 1
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 230000008602 contraction Effects 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 229920006332 epoxy adhesive Polymers 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 230000020169 heat generation Effects 0.000 description 1
- 229910052742 iron Inorganic materials 0.000 description 1
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 description 1
- 239000013034 phenoxy resin Substances 0.000 description 1
- 229920006287 phenoxy resin Polymers 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 229920001707 polybutylene terephthalate Polymers 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 229920000139 polyethylene terephthalate Polymers 0.000 description 1
- 239000005020 polyethylene terephthalate Substances 0.000 description 1
- 229920000069 polyphenylene sulfide Polymers 0.000 description 1
- KCTAWXVAICEBSD-UHFFFAOYSA-N prop-2-enoyloxy prop-2-eneperoxoate Chemical compound C=CC(=O)OOOC(=O)C=C KCTAWXVAICEBSD-UHFFFAOYSA-N 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 229920003002 synthetic resin Polymers 0.000 description 1
- 239000000057 synthetic resin Substances 0.000 description 1
- 239000011701 zinc Substances 0.000 description 1
- 229910052725 zinc Inorganic materials 0.000 description 1
Landscapes
- Coupling Device And Connection With Printed Circuit (AREA)
- Structure Of Printed Boards (AREA)
- Adjustable Resistors (AREA)
- Apparatuses And Processes For Manufacturing Resistors (AREA)
- Multi-Conductor Connections (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は各種電子機器に使用される端子付回路配線板や
ボリユーム用端子付抵抗体などの端子付回路板の製造方
法に関するものである。
ボリユーム用端子付抵抗体などの端子付回路板の製造方
法に関するものである。
従来の技術 従来のこの種端子付回路板としては一般的に紙フエノー
ル積層板やガラスエポキシ積層板などの硬質絶縁基板に
電極パターンや配線パターンを銅箔エツチングあるいは
導電塗料で形成したものが知られている。そして、たと
えばボリユーム用抵抗体の場合には前記電極パターンに
接続して抵抗パターンを形成し、銅箔エツチングパター
ンに直接リード線を半田付けしたり、電極パターンに金
メツキしコネクターを挿入したり、あるいは導電塗料に
金属端子をめによつて固着して電極の取り出しを行な
つているものが知られている。
ル積層板やガラスエポキシ積層板などの硬質絶縁基板に
電極パターンや配線パターンを銅箔エツチングあるいは
導電塗料で形成したものが知られている。そして、たと
えばボリユーム用抵抗体の場合には前記電極パターンに
接続して抵抗パターンを形成し、銅箔エツチングパター
ンに直接リード線を半田付けしたり、電極パターンに金
メツキしコネクターを挿入したり、あるいは導電塗料に
金属端子をめによつて固着して電極の取り出しを行な
つているものが知られている。
発明が解決しようとする問題点 従来のような紙フエノール積層板やガラスエポキシ積層
板を使用した場合、放置環境での吸湿、導電塗料や抵抗
塗料でパターン形成時の乾燥・焼付などでの厚み（Ｚ）
方向および平面（Ｘ・Ｙ）方向の寸法の膨張、収縮が大
きく、高密度回路板を寸法精度良く形成することが至難
であつたり、電極パターンへのめによる金属端子の電
気的接続が不安定になるなどの欠点を有していた。ま
た、銅箔エッチングで形成された電極パターンに対し直
接半田付けするとフラツクスが回路や素子部に入り込
み、２次不良の原因になり得る問題を有していた。さら
に、回路や抵抗パターンに高電力が負荷された場合、前
記絶縁基板では熱伝導度が低いため、発熱により回路や
抵抗素子は短命になる問題を有していた。
板を使用した場合、放置環境での吸湿、導電塗料や抵抗
塗料でパターン形成時の乾燥・焼付などでの厚み（Ｚ）
方向および平面（Ｘ・Ｙ）方向の寸法の膨張、収縮が大
きく、高密度回路板を寸法精度良く形成することが至難
であつたり、電極パターンへのめによる金属端子の電
気的接続が不安定になるなどの欠点を有していた。ま
た、銅箔エッチングで形成された電極パターンに対し直
接半田付けするとフラツクスが回路や素子部に入り込
み、２次不良の原因になり得る問題を有していた。さら
に、回路や抵抗パターンに高電力が負荷された場合、前
記絶縁基板では熱伝導度が低いため、発熱により回路や
抵抗素子は短命になる問題を有していた。
本発明はこのような問題点を解決するもので、高い寸法
精度が得られるとともに、端子と回路パターンの電流的
接触の信頼性が極めて高く、高負荷寿命の端子付回路板
を製造することを目的とするものである。
精度が得られるとともに、端子と回路パターンの電流的
接触の信頼性が極めて高く、高負荷寿命の端子付回路板
を製造することを目的とするものである。
問題点を解決するための手段 この問題点を解決するために本発明は、金属板の片面ま
たは両面に絶縁層を形成する工程と、前記絶縁層上に電
源パターンや配線パターンなどの回路パターンを形成す
る工程と、前記回路パターンに近接して金属端子を配置
し回路パターンおよび金属端子の少なくとも一部を表出
するようにインサート成形する工程と、前記表出する回
路パターンと金属端子を導電性接着剤で固着する工程よ
り成るものである。
たは両面に絶縁層を形成する工程と、前記絶縁層上に電
源パターンや配線パターンなどの回路パターンを形成す
る工程と、前記回路パターンに近接して金属端子を配置
し回路パターンおよび金属端子の少なくとも一部を表出
するようにインサート成形する工程と、前記表出する回
路パターンと金属端子を導電性接着剤で固着する工程よ
り成るものである。
作用 この構成により、基板が絶縁層を形成した金属板で形成
されているため、吸湿や導電塗料、抵抗塗料の乾燥焼付
などによる寸法変化は極めて小さく、高密度の端子付回
路板を精度良く形成することが可能となる。また、金属
板の熱伝導度が高いため、配線パターンや抵抗パターン
などに高電力が負荷された場合でも放熱効果が高く、回
路や抵抗素子の高寿命化が可能である。また、金属端子
は回路パターンに導電性接着剤で接着されており、め
による単なる圧接と異なり、電気的接触において極めて
高い信頼性が得られる。さらに、金属端子に半田付けし
ても回路パターンへのフラツクスの浸入はインサート成
形の樹脂によつて防止でき、２次不良の恐れがない。
されているため、吸湿や導電塗料、抵抗塗料の乾燥焼付
などによる寸法変化は極めて小さく、高密度の端子付回
路板を精度良く形成することが可能となる。また、金属
板の熱伝導度が高いため、配線パターンや抵抗パターン
などに高電力が負荷された場合でも放熱効果が高く、回
路や抵抗素子の高寿命化が可能である。また、金属端子
は回路パターンに導電性接着剤で接着されており、め
による単なる圧接と異なり、電気的接触において極めて
高い信頼性が得られる。さらに、金属端子に半田付けし
ても回路パターンへのフラツクスの浸入はインサート成
形の樹脂によつて防止でき、２次不良の恐れがない。
実施例 以下、本発明の実施例について、図面に基づいて説明す
る。
る。
まず、本発明実施例による端子付回路板の製造方法は基
本的には、金属板の片面または両面に絶縁層を形成する
工程と、前記絶縁層上に電極パターンや配線パターンな
どの回路パターンを形成する工程、前記回路パターンに
近接して金属端子を配置し回路パターンおよび金属端子
の少なくとも一部を表出するように合成樹脂でインサー
ト成形する工程と、前記表出する回路パターンと金属端
子を導電性接着剤で固着する工程とから成るものであ
る。
本的には、金属板の片面または両面に絶縁層を形成する
工程と、前記絶縁層上に電極パターンや配線パターンな
どの回路パターンを形成する工程、前記回路パターンに
近接して金属端子を配置し回路パターンおよび金属端子
の少なくとも一部を表出するように合成樹脂でインサー
ト成形する工程と、前記表出する回路パターンと金属端
子を導電性接着剤で固着する工程とから成るものであ
る。
第１図および第２図に具体的な第１実施例を示し、これ
について説明すると、まず第１図（Ａ）に示すように厚
さ0.4m/mのアルミ板１にエポキシ接着剤で25μのポリエ
チレンテレフタレートフイルムを貼り付けて絶縁層２と
し、次に第１図（Ｂ）に示すようにこの絶縁層２上に電
極パターン３を印刷し、この電極パターン３に接続して
抵抗パターン５を印刷し、所定形状にプレス加工した
後、第１図（Ｃ）に示すように電極パターン３上に金属
端子６を重ね、電極パターン３と金属端子６の一部が表
出するように周囲をポリブチレンテレフタレート樹脂７
でインサート成形し、次に第１図（Ｄ）に示すように前
記表出させた電極パターン３と金属端子６にエポキシ系
の導電性接着剤８をマイクロデイスペンサーで塗布して
加熱硬化せしめて相互に接着し、第２図に示すボリユー
ム用端子付抵抗体を製造した。この第２図において４は
前記電極パターン３と同時に印刷して形成された配線パ
ターンである。なお、比較用として従来工法により、厚
さ0.5m/mの紙フエノール積層板に第１実施例と同様の印
刷を行ない所定形状にプレス加工した後、ハトメ端子を
電極パターンにめてボリユーム用端子付抵抗体を製造
した。
について説明すると、まず第１図（Ａ）に示すように厚
さ0.4m/mのアルミ板１にエポキシ接着剤で25μのポリエ
チレンテレフタレートフイルムを貼り付けて絶縁層２と
し、次に第１図（Ｂ）に示すようにこの絶縁層２上に電
極パターン３を印刷し、この電極パターン３に接続して
抵抗パターン５を印刷し、所定形状にプレス加工した
後、第１図（Ｃ）に示すように電極パターン３上に金属
端子６を重ね、電極パターン３と金属端子６の一部が表
出するように周囲をポリブチレンテレフタレート樹脂７
でインサート成形し、次に第１図（Ｄ）に示すように前
記表出させた電極パターン３と金属端子６にエポキシ系
の導電性接着剤８をマイクロデイスペンサーで塗布して
加熱硬化せしめて相互に接着し、第２図に示すボリユー
ム用端子付抵抗体を製造した。この第２図において４は
前記電極パターン３と同時に印刷して形成された配線パ
ターンである。なお、比較用として従来工法により、厚
さ0.5m/mの紙フエノール積層板に第１実施例と同様の印
刷を行ない所定形状にプレス加工した後、ハトメ端子を
電極パターンにめてボリユーム用端子付抵抗体を製造
した。
電極パターン３および抵抗パターン５のプレス加工後の
絶対基準位置からの寸法ずれは従来工法による端子付抵
抗体が±0.18m/mであるのに対し、第１実施例による端
子付抵抗体では±0.04m/mであつた。また、限界負荷試
験では従来工法の端子付抵抗体が12mW/mm2であるのに対
し、第１実施例による端子付抵抗体では32mW/mm2であつ
た。さらに端子部を260℃５秒半田浸漬→−40℃30分放
置→60℃90〜95％Ｒ・Ｈ中250時間放置を１サイクルと
して端子接触信頼性を比較すると従来工法による端子付
抵抗体では６サイクル後に50％が接触不良になつたのに
対し、第１実施例による端子付抵抗体では100サイクル
後でも接触不良は発生しなかつた。
絶対基準位置からの寸法ずれは従来工法による端子付抵
抗体が±0.18m/mであるのに対し、第１実施例による端
子付抵抗体では±0.04m/mであつた。また、限界負荷試
験では従来工法の端子付抵抗体が12mW/mm2であるのに対
し、第１実施例による端子付抵抗体では32mW/mm2であつ
た。さらに端子部を260℃５秒半田浸漬→−40℃30分放
置→60℃90〜95％Ｒ・Ｈ中250時間放置を１サイクルと
して端子接触信頼性を比較すると従来工法による端子付
抵抗体では６サイクル後に50％が接触不良になつたのに
対し、第１実施例による端子付抵抗体では100サイクル
後でも接触不良は発生しなかつた。
要するに以上述べた第１実施例の方法によれば、基板と
しては絶縁層２を形成したアルミ板１が用いられている
ため、吸湿や導電塗料、抵抗塗料の乾燥焼付などによる
寸法変化が極めて小さく、端子付抵抗体を精度良く形成
することができる。また、アルミ板１の熱伝導度が高い
ため、電極パターン３や配線パターン４、抵抗パターン
５などに高電力が負荷された場合でも放熱効果が高く、
高寿命化が得られる。また、金属端子６は電極パターン
３に導電性接着剤８で接着されており、めによる単な
る圧接と異なり、電気的接触において極めて高い信頼性
が得られる。さらに、金属端子６に半田付けしても回路
パターン部へのフラツクスの浸入は樹脂７によつて防止
され、２次不良の恐れもない。
しては絶縁層２を形成したアルミ板１が用いられている
ため、吸湿や導電塗料、抵抗塗料の乾燥焼付などによる
寸法変化が極めて小さく、端子付抵抗体を精度良く形成
することができる。また、アルミ板１の熱伝導度が高い
ため、電極パターン３や配線パターン４、抵抗パターン
５などに高電力が負荷された場合でも放熱効果が高く、
高寿命化が得られる。また、金属端子６は電極パターン
３に導電性接着剤８で接着されており、めによる単な
る圧接と異なり、電気的接触において極めて高い信頼性
が得られる。さらに、金属端子６に半田付けしても回路
パターン部へのフラツクスの浸入は樹脂７によつて防止
され、２次不良の恐れもない。
次に、第３図に示す第２実施例について説明すると、厚
さ0.5m/mの亜鉛メツキ鉄板にエポキシ／フエノキシ系樹
脂で約80μの均一な絶縁コーテイングを行なつて絶縁層
を形成し、この絶縁層上に低抵抗（15Ω／□）のカーボ
ン・レジン系ペーストで電極パターンと配線パターン９
を形成し、所定形状にプレス加工した後、電極パターン
上に金属端子10を重ねた状態で前記電極パターンおよび
金属端子10の一部が表出するように周囲をポリフエニレ
ンサルフアイド樹脂11でインサート成形し、前記表出さ
せた電極パターンと金属端子10にエポキシアクリレート
系の導電性接着剤12をマイクロデイスペンサーで塗布し
て紫外線照射によつて硬化させ相互に接着させ、第３図
に示す端子付回路配線板を製造した。このものについて
第１実施例と同様の各試験を実施したところ、各特性に
ついて従来例と比較して第１実施例と同様の結果を得
た。
さ0.5m/mの亜鉛メツキ鉄板にエポキシ／フエノキシ系樹
脂で約80μの均一な絶縁コーテイングを行なつて絶縁層
を形成し、この絶縁層上に低抵抗（15Ω／□）のカーボ
ン・レジン系ペーストで電極パターンと配線パターン９
を形成し、所定形状にプレス加工した後、電極パターン
上に金属端子10を重ねた状態で前記電極パターンおよび
金属端子10の一部が表出するように周囲をポリフエニレ
ンサルフアイド樹脂11でインサート成形し、前記表出さ
せた電極パターンと金属端子10にエポキシアクリレート
系の導電性接着剤12をマイクロデイスペンサーで塗布し
て紫外線照射によつて硬化させ相互に接着させ、第３図
に示す端子付回路配線板を製造した。このものについて
第１実施例と同様の各試験を実施したところ、各特性に
ついて従来例と比較して第１実施例と同様の結果を得
た。
発明の効果 以上のように本発明によれば、高い寸法精度の配線板や
抵抗体を製造することができ、端子と回路パターンの電
気的接触の信頼性が極めて高く、合せて高負荷寿命の端
子付回路板が得られる。
抵抗体を製造することができ、端子と回路パターンの電
気的接触の信頼性が極めて高く、合せて高負荷寿命の端
子付回路板が得られる。
第１図および第２図は本発明の第１実施例を示し、第１
図（Ａ）〜（Ｄ）は端子付抵抗体の製造工程を示す断面
図、第２図は完成した端子付抵抗体の斜視図、第３図は
本発明の第２実施例による端子付回路配線板の斜視図で
ある。 １……アルミ板、２……絶縁層、３……電極パターン、
４……配線パターン、５……抵抗パターン、６……金属
端子、７……樹脂、８……導電性接着剤、９……配線パ
ターン、10……金属端子、11……樹脂、12……導電性接
着剤。
図（Ａ）〜（Ｄ）は端子付抵抗体の製造工程を示す断面
図、第２図は完成した端子付抵抗体の斜視図、第３図は
本発明の第２実施例による端子付回路配線板の斜視図で
ある。 １……アルミ板、２……絶縁層、３……電極パターン、
４……配線パターン、５……抵抗パターン、６……金属
端子、７……樹脂、８……導電性接着剤、９……配線パ
ターン、10……金属端子、11……樹脂、12……導電性接
着剤。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 中谷 登 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (56)参考文献 特開 昭59−2302（ＪＰ，Ａ) 特開 昭56−162808（ＪＰ，Ａ) 特開 昭59−145504（ＪＰ，Ａ) 特開 昭57−75402（ＪＰ，Ａ)
Claims (3)
- 【請求項１】金属板の片面または両面に絶縁層を形成す
る工程と、前記絶縁層上に電源パターンや配線パターン
などの回路パターンを形成する工程と、前記回路パター
ンに近接して金属端子を配置し回路パターンおよび金属
端子の少なくとも一部を表出すようにインサート成形す
る工程と、前記表出する回路パターンと金属端子を導電
性接着剤で固着する工程とから成る端子付回路板の製造
方法。 - 【請求項２】回路パターンが電極パターンとこの電極パ
ターンに接続して形成された抵抗パターンより成る特許
請求の範囲第１項記載の端子付回路板の製造方法。 - 【請求項３】絶縁層は金属板に耐熱性絶縁フイルムを接
着させて形成される特許請求の範囲第１項記載の端子付
回路板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62334853A JPH07120571B2 (ja) | 1987-12-28 | 1987-12-28 | 端子付回路板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62334853A JPH07120571B2 (ja) | 1987-12-28 | 1987-12-28 | 端子付回路板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01175204A JPH01175204A (ja) | 1989-07-11 |
| JPH07120571B2 true JPH07120571B2 (ja) | 1995-12-20 |
Family
ID=18281951
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62334853A Expired - Lifetime JPH07120571B2 (ja) | 1987-12-28 | 1987-12-28 | 端子付回路板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07120571B2 (ja) |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56162808A (en) * | 1980-05-19 | 1981-12-15 | Matsushita Electric Industrial Co Ltd | Method of manufacturing variable resistor |
| JPS5775402A (en) * | 1980-10-29 | 1982-05-12 | Misuzu Saw Mfg | Method of producing flat film resistor with smooth surface |
| JPS592302A (ja) * | 1982-06-28 | 1984-01-07 | 日本電気株式会社 | 可変抵抗器およびその製造方法 |
| JPS59145504A (ja) * | 1983-02-09 | 1984-08-21 | 松下電器産業株式会社 | 端子付抵抗回路板の製造方法 |
-
1987
- 1987-12-28 JP JP62334853A patent/JPH07120571B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01175204A (ja) | 1989-07-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0272707B1 (en) | Flexible printed circuit board terminal structure | |
| KR900000509B1 (ko) | 기판에 도전회로를 형성하는 방법 | |
| GB1004459A (en) | Electronic circuits | |
| JPH04346289A (ja) | 印刷配線板 | |
| US3850711A (en) | Method of forming printed circuit | |
| JPS6041847B2 (ja) | チップ型電子部品の製造法 | |
| JPH07120571B2 (ja) | 端子付回路板の製造方法 | |
| EP0835046B1 (en) | Component mounting board, process for producing the board, and process for producing the module | |
| JPS5815957B2 (ja) | 接点付プリント配線基板の製造方法 | |
| JPS5823956B2 (ja) | インサツハイセンバン | |
| JPH04335596A (ja) | スルーホールプリント配線基板の製造方法 | |
| JPH0347341Y2 (ja) | ||
| JP2603097B2 (ja) | プリント配線板の製造方法 | |
| JPS6249601A (ja) | 端子付抵抗回路板 | |
| JPH0459751B2 (ja) | ||
| JPS5937854B2 (ja) | チップ型電子部品の製造法 | |
| JPS5917997B2 (ja) | 印刷配線板 | |
| KR930000640B1 (ko) | 고밀도 다층 인쇄회로기판의 제조방법 | |
| JP2603863B2 (ja) | プリント配線板 | |
| JPS6230718B2 (ja) | ||
| JPS619847U (ja) | 複合回路部品 | |
| JPS59232491A (ja) | 多層印刷配線板の製造方法 | |
| JPH0249384A (ja) | ヒートシールコネクタの製造方法 | |
| JPS60241293A (ja) | 回路基板の製造方法 | |
| JPH0365651B2 (ja) |