JPH07120652B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH07120652B2 JPH07120652B2 JP25610287A JP25610287A JPH07120652B2 JP H07120652 B2 JPH07120652 B2 JP H07120652B2 JP 25610287 A JP25610287 A JP 25610287A JP 25610287 A JP25610287 A JP 25610287A JP H07120652 B2 JPH07120652 B2 JP H07120652B2
- Authority
- JP
- Japan
- Prior art keywords
- chip
- semiconductor device
- silicon nitride
- nitride film
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 title claims description 14
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 13
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 13
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 6
- 238000002161 passivation Methods 0.000 claims description 6
- DDFHBQSCUXNBSA-UHFFFAOYSA-N 5-(5-carboxythiophen-2-yl)thiophene-2-carboxylic acid Chemical compound S1C(C(=O)O)=CC=C1C1=CC=C(C(O)=O)S1 DDFHBQSCUXNBSA-UHFFFAOYSA-N 0.000 claims description 3
- 239000007864 aqueous solution Substances 0.000 claims description 3
- 238000005530 etching Methods 0.000 claims description 3
- 238000007740 vapor deposition Methods 0.000 claims description 3
- 239000000463 material Substances 0.000 claims description 2
- 239000000243 solution Substances 0.000 claims description 2
- 239000011347 resin Substances 0.000 description 9
- 229920005989 resin Polymers 0.000 description 9
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 4
- 239000001257 hydrogen Substances 0.000 description 4
- 229910052739 hydrogen Inorganic materials 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 238000000465 moulding Methods 0.000 description 3
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Landscapes
- Weting (AREA)
- Formation Of Insulating Films (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体チップ表面を保護するためのパッシベー
ションについて改良した半導体装置に関する。
ションについて改良した半導体装置に関する。
従来、半導体装置のチップは最外面保護のために例えば
プラズマ窒化シリコンによるパッシベーション膜が施さ
れている。
プラズマ窒化シリコンによるパッシベーション膜が施さ
れている。
ところが、従来のプラズマ窒化シリコン膜は、モールド
樹脂との密着性が良く、また、樹脂に発生する応力をチ
ップに伝達し易い硬度を有しているため、チップがモー
ルド樹脂を会して外乱の影響を受け易く、その特性が変
動したり劣化する等の虞れがあった。また、その膜は硬
度的に弱く、樹脂モールドアセンブリ後にクラック等が
発生し易かった。さらに、膜に含有されている多量の水
素がチップに対しその界面において種々作用してチップ
の特性を変動させる問題もあった。よって、従来のプラ
ズマ窒化シリコン膜では充分にチップを保護することが
困難であった。
樹脂との密着性が良く、また、樹脂に発生する応力をチ
ップに伝達し易い硬度を有しているため、チップがモー
ルド樹脂を会して外乱の影響を受け易く、その特性が変
動したり劣化する等の虞れがあった。また、その膜は硬
度的に弱く、樹脂モールドアセンブリ後にクラック等が
発生し易かった。さらに、膜に含有されている多量の水
素がチップに対しその界面において種々作用してチップ
の特性を変動させる問題もあった。よって、従来のプラ
ズマ窒化シリコン膜では充分にチップを保護することが
困難であった。
本発明はこのような事情に鑑みてなされたもので、上記
の問題を解消したプラズマ窒化シリコン膜でチップを保
護した半導体装置を提供することである。
の問題を解消したプラズマ窒化シリコン膜でチップを保
護した半導体装置を提供することである。
このために本発明は、プラズマ気相成長法により半導体
チップにパッシベーション膜としての窒化シリコン膜を
施して成る半導体装置において、 上記窒化シリコン膜を、屈折率が2.05以上で、且つ1.45
wt％のフッ化アンモニウム水溶液と39.2wt％のフッ化水
素酸を35対１の割合で混合した液による27℃でのエッチ
ングレートが30Å/min以下の条件を満足する材質とし
た。
チップにパッシベーション膜としての窒化シリコン膜を
施して成る半導体装置において、 上記窒化シリコン膜を、屈折率が2.05以上で、且つ1.45
wt％のフッ化アンモニウム水溶液と39.2wt％のフッ化水
素酸を35対１の割合で混合した液による27℃でのエッチ
ングレートが30Å/min以下の条件を満足する材質とし
た。
以下、本発明の実施例の半導体装置について説明する。
本実施例では、プラズマ気相成長法によりチップに窒化
シリコン膜を成長させる際、原料ガスであるモノシラン
（SiH4）とアンモニア（NH3）の流量比を選択して、形
成された窒化シリコン膜の性質が次の（ａ）（ｂ）
（ｃ）を満たすようにする。
本実施例では、プラズマ気相成長法によりチップに窒化
シリコン膜を成長させる際、原料ガスであるモノシラン
（SiH4）とアンモニア（NH3）の流量比を選択して、形
成された窒化シリコン膜の性質が次の（ａ）（ｂ）
（ｃ）を満たすようにする。
（ａ）．シリコンを多量に含むこと。つまり、SixNyの
x,yがx/y≧3/4であること。なお、通常の窒化シリコン
はSi3N4で表される。
x,yがx/y≧3/4であること。なお、通常の窒化シリコン
はSi3N4で表される。
（ｂ）．屈折率が2.05以上（通常は2.0〜2.05）である
こと。
こと。
（ｃ）.1.45wt％のフッ化アンモニウム水溶液と39.2のw
t％のフッ化水素酸を35対１の割合で混合した液の27℃
でのエッチングレートが30Å/min以下（通常は100Å/mi
n）であること。
t％のフッ化水素酸を35対１の割合で混合した液の27℃
でのエッチングレートが30Å/min以下（通常は100Å/mi
n）であること。
このような条件を満足する窒化シリコンのパッシベーシ
ョン膜が施された半導体チップを樹脂モールドしてなる
半導体装置では、膜とモールド樹脂との密着性が低下
し、モールド樹脂に発生する応力のチップへの伝達がほ
とんどなくなる。また、この窒化シリコン膜は硬度的に
強固となり樹脂モールド後においてもクラックが発生す
ることがほとんどない。さらに、膜中の水素含有量が少
ないためチップ界面での水素による特性変動がない。以
上は実験的に実証されている。
ョン膜が施された半導体チップを樹脂モールドしてなる
半導体装置では、膜とモールド樹脂との密着性が低下
し、モールド樹脂に発生する応力のチップへの伝達がほ
とんどなくなる。また、この窒化シリコン膜は硬度的に
強固となり樹脂モールド後においてもクラックが発生す
ることがほとんどない。さらに、膜中の水素含有量が少
ないためチップ界面での水素による特性変動がない。以
上は実験的に実証されている。
以上から本発明によれば、モールド樹脂の応力のチップ
への伝達性を遮断するようにしたので、外乱要素がモー
ルド樹脂を介してチップへ影響することがなく、チップ
の特性の変動・劣化が防止される。また、パッシベーシ
ョン膜におけるクラックの発生の低減化及びチップ界面
での水素による特性変動の解消等も可能となり、これら
と前記の効果とが奏合され半導体装置の性能が向上す
る。
への伝達性を遮断するようにしたので、外乱要素がモー
ルド樹脂を介してチップへ影響することがなく、チップ
の特性の変動・劣化が防止される。また、パッシベーシ
ョン膜におけるクラックの発生の低減化及びチップ界面
での水素による特性変動の解消等も可能となり、これら
と前記の効果とが奏合され半導体装置の性能が向上す
る。
Claims (1)
- 【請求項１】プラズマ気相成長法により半導体チップに
パッシベーション膜としての窒化シリコン膜を施して成
る半導体装置において、 上記窒化シリコン膜を、屈折率が2.05以上で、且つ1.45
wt％のフッ化アンモニウム水溶液と39.2wt％のフッ化水
素酸を35対１の割合で混合した液による27℃でのエッチ
ングレートが30Å/min以下の条件を満足する材質とした
ことを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25610287A JPH07120652B2 (ja) | 1987-10-09 | 1987-10-09 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25610287A JPH07120652B2 (ja) | 1987-10-09 | 1987-10-09 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0198231A JPH0198231A (ja) | 1989-04-17 |
| JPH07120652B2 true JPH07120652B2 (ja) | 1995-12-20 |
Family
ID=17287917
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25610287A Expired - Lifetime JPH07120652B2 (ja) | 1987-10-09 | 1987-10-09 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07120652B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05196559A (ja) * | 1992-01-21 | 1993-08-06 | Tadahiro Omi | 測定される変位の量を較正する標準試料の製法及び標準試料並びに測定装置及び較正方法 |
| JP4485303B2 (ja) * | 2004-09-17 | 2010-06-23 | 株式会社半導体エネルギー研究所 | 透過型表示装置の作製方法 |
| JP4485302B2 (ja) * | 2004-09-17 | 2010-06-23 | 株式会社半導体エネルギー研究所 | 透過型表示装置の作製方法 |
-
1987
- 1987-10-09 JP JP25610287A patent/JPH07120652B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0198231A (ja) | 1989-04-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5536360A (en) | Method for etching boron nitride | |
| US4963506A (en) | Selective deposition of amorphous and polycrystalline silicon | |
| US4349408A (en) | Method of depositing a refractory metal on a semiconductor substrate | |
| EP1130633A1 (en) | A method of depositing silicon oxynitride polimer layers | |
| US5985771A (en) | Semiconductor wafer assemblies comprising silicon nitride, methods of forming silicon nitride, and methods of reducing stress on semiconductive wafers | |
| US5149669A (en) | Method of forming an isolation region in a semiconductor device | |
| US6083810A (en) | Integrated circuit fabrication process | |
| JP2009256154A (ja) | 半導体結晶成長用基板および半導体結晶 | |
| JPH07120652B2 (ja) | 半導体装置 | |
| KR100455737B1 (ko) | 반도체소자의게이트산화막형성방법 | |
| KR102307189B1 (ko) | 반도체용 고선택비 식각액 | |
| KR102782018B1 (ko) | 실리콘 질화막 식각액 | |
| KR100912313B1 (ko) | 실리콘 기판 페시베이션을 이용한 고품질갈륨나이트라이드 기판 제조방법 | |
| JPS63129631A (ja) | 半導体装置 | |
| US5317185A (en) | Semiconductor device having structures to reduce stress notching effects in conductive lines and method for making the same | |
| KR940027077A (ko) | 반도체 장치의 텅스텐 실리사이드 제조방법 | |
| JP2659193B2 (ja) | 半導体装置 | |
| JPS6150378B2 (ja) | ||
| JPS63239932A (ja) | 結晶の形成方法 | |
| KR20190096786A (ko) | 실리콘질화막 식각을 위한 고선택비 식각용 조성물 | |
| WO2023002865A1 (ja) | テンプレート基板並びにその製造方法および製造装置、半導体基板並びにその製造方法および製造装置、半導体デバイス、電子機器 | |
| JPS61191016A (ja) | 半導体基板の製造方法 | |
| JPH0284721A (ja) | ドライエッチング方法 | |
| JPS59149065A (ja) | 半導体装置 | |
| JPH0245932A (ja) | 半導体装置におけるパッシベーション構造 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |