JPH07120939B2 - 発振回路 - Google Patents
発振回路Info
- Publication number
- JPH07120939B2 JPH07120939B2 JP61257358A JP25735886A JPH07120939B2 JP H07120939 B2 JPH07120939 B2 JP H07120939B2 JP 61257358 A JP61257358 A JP 61257358A JP 25735886 A JP25735886 A JP 25735886A JP H07120939 B2 JPH07120939 B2 JP H07120939B2
- Authority
- JP
- Japan
- Prior art keywords
- oscillation
- input
- inverter
- circuit
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は発振回路に関し、特に直ちに発振を停止させ、
かつ正確な発振開始を行なうことができるものに関する
ものである。
かつ正確な発振開始を行なうことができるものに関する
ものである。
発振回路において発振停止状態及び発振状態を繰り返す
場合に用いられる従来の回路を第３図に示す。
場合に用いられる従来の回路を第３図に示す。
第３図において、発振回路はインバータ1,3、２入力NAN
Dゲート２、及びRs,Rfの抵抗4,5から構成される。イン
バータ１の入力側と２入力NANDゲート２の出力側とは抵
抗５を介して接続されており、この接続と抵抗５とによ
りシュミット構成の発振回路が形成されている。
Dゲート２、及びRs,Rfの抵抗4,5から構成される。イン
バータ１の入力側と２入力NANDゲート２の出力側とは抵
抗５を介して接続されており、この接続と抵抗５とによ
りシュミット構成の発振回路が形成されている。
なお、発振停止パルス信号は２入力NANDゲート２の一方
に接続されている。また、R0は抵抗、C0はコンデンサ
で、発振回路の外付回路である。
に接続されている。また、R0は抵抗、C0はコンデンサ
で、発振回路の外付回路である。
次に動作について説明する。
発振回路は発信振幅がRfとRsの比で決まるシュミット回
路構成となっているため、第４図（ｂ）に示すように電
源電位ＶDDと接地電位Vss間中の“H"のスレッシュホル
ドレベルＶTHHと“L"のスレッシュホルドレベルＶTHL間
を、外付抵抗R0、外付コンデンサC0で決まる充放電で発
振する。
路構成となっているため、第４図（ｂ）に示すように電
源電位ＶDDと接地電位Vss間中の“H"のスレッシュホル
ドレベルＶTHHと“L"のスレッシュホルドレベルＶTHL間
を、外付抵抗R0、外付コンデンサC0で決まる充放電で発
振する。
発振を停止させる場合は、発振停止パルスを第４図
（ａ）のように入力すればよく、これにより、２入力NA
NDゲート２の出力は“H"レベルになり、発振回路の出力
端子OSCOUTはこの“H"レベルがインバータ３を経由する
ため“L"レベルになり、発振回路の入力端子OSCINも第
４図（ｂ）のように“L"レベルとなり発振が停止するこ
ととなる。しかるに実際には完全に発振が停止するのは
この発振回路がもつ停止に至るまでの遅延時間の後であ
り、発振停止パルス出力直後に直ちに発振を停止させる
ことはできない。また、この発振停止パルスが短い場合
には入力端子OSCINの電位により、発振スタート時の時
間が異なるため正確な発振開始を行なうことはできな
い。
（ａ）のように入力すればよく、これにより、２入力NA
NDゲート２の出力は“H"レベルになり、発振回路の出力
端子OSCOUTはこの“H"レベルがインバータ３を経由する
ため“L"レベルになり、発振回路の入力端子OSCINも第
４図（ｂ）のように“L"レベルとなり発振が停止するこ
ととなる。しかるに実際には完全に発振が停止するのは
この発振回路がもつ停止に至るまでの遅延時間の後であ
り、発振停止パルス出力直後に直ちに発振を停止させる
ことはできない。また、この発振停止パルスが短い場合
には入力端子OSCINの電位により、発振スタート時の時
間が異なるため正確な発振開始を行なうことはできな
い。
従来の発振回路は以上のように構成されており、発振を
停止させるためには発振停止パルス時間を大きくする必
要があり、この発振停止パルス時間が短時間の場合は、
発振停止の後、正確で安定な発振開始を行なうことはで
きないという問題点があった。
停止させるためには発振停止パルス時間を大きくする必
要があり、この発振停止パルス時間が短時間の場合は、
発振停止の後、正確で安定な発振開始を行なうことはで
きないという問題点があった。
本発明はこのような従来のものの問題点に鑑みてなされ
たもので、その目的は発振停止の後、正確で安定な発振
開始を行なうことができ、かつその位相合わせを行なう
ことができる発振回路を提供することにある。
たもので、その目的は発振停止の後、正確で安定な発振
開始を行なうことができ、かつその位相合わせを行なう
ことができる発振回路を提供することにある。
本発明に係る発振回路は発振回路の入，出力端子にそれ
ぞれＮチャネルMOSFET（電界効果トランジスタ）を接続
し、これを発振停止パルスで制御することにより、短時
間での発振停止と、正確で安定な発振開始とを行なうこ
とができるように構成したものである。
ぞれＮチャネルMOSFET（電界効果トランジスタ）を接続
し、これを発振停止パルスで制御することにより、短時
間での発振停止と、正確で安定な発振開始とを行なうこ
とができるように構成したものである。
本発明においては、発振停止時には発振停止パルス信号
が発振回路の入，出力部にそれぞれ設けたＮチャネルMO
SFETをオンさせ、発振回路の入力及び出力が直接Vssに
固定される。従って発振回路内部からの遅延時間がな
く、発振回路を短時間で発振停止させることができ、ま
た発振停止パルス終了後は、正確な発振開始を行なわせ
ることができる。
が発振回路の入，出力部にそれぞれ設けたＮチャネルMO
SFETをオンさせ、発振回路の入力及び出力が直接Vssに
固定される。従って発振回路内部からの遅延時間がな
く、発振回路を短時間で発振停止させることができ、ま
た発振停止パルス終了後は、正確な発振開始を行なわせ
ることができる。
以下、本発明の一実施例を図について説明する。
第１図は本発明の一実施例による発振回路を示し、図に
おいて、8,9は発振停止時に入，出力端子OSCIN,OSCOUT
の電位をともに接地電位VssにするためのＮチャネルMOS
トランジスタである。
おいて、8,9は発振停止時に入，出力端子OSCIN,OSCOUT
の電位をともに接地電位VssにするためのＮチャネルMOS
トランジスタである。
次に動作について第２図の動作波形図を用いて説明す
る。第２図中の（イ），（ロ）はそれぞれ第１図のイン
バータ6,2入力NAND回路２の出力である。
る。第２図中の（イ），（ロ）はそれぞれ第１図のイン
バータ6,2入力NAND回路２の出力である。
本回路の発振時の動作は第１図の従来回路と同様である
が、本実施例では上記ＮチャネルMOSトランジスタ8,9を
設けているので、入力端子OSCINの電位は第２図（ｃ）
に示すように発振停止のTd期間は接地電位Vssになる。
そして発振開始の始まりは正確に接地電位から電位の充
電が開始されることとなり、図に示すような発振状態で
次段のインバータ１が応答して発振が開始される。
が、本実施例では上記ＮチャネルMOSトランジスタ8,9を
設けているので、入力端子OSCINの電位は第２図（ｃ）
に示すように発振停止のTd期間は接地電位Vssになる。
そして発振開始の始まりは正確に接地電位から電位の充
電が開始されることとなり、図に示すような発振状態で
次段のインバータ１が応答して発振が開始される。
ここで発振停止時は出力端子OSCOUTの電位もＮチャネル
MOSトランジスタ９によってVssレベルに固定されるた
め、従来のように２入力NANDゲート２の応答でインバー
タ３が応答して出力端子OSCOUTのレベルを固定する場合
に比べて内部遅延が少なく、このため発振停止パルスは
従来技術よりも短いもので可能である。
MOSトランジスタ９によってVssレベルに固定されるた
め、従来のように２入力NANDゲート２の応答でインバー
タ３が応答して出力端子OSCOUTのレベルを固定する場合
に比べて内部遅延が少なく、このため発振停止パルスは
従来技術よりも短いもので可能である。
このように本実施例では、従来の発振停止パルスに比べ
て短いパルス巾のパルスで発振回路を停止させ、発振回
路の発振開始を正確に行なわせることができる。
て短いパルス巾のパルスで発振回路を停止させ、発振回
路の発振開始を正確に行なわせることができる。
なお、ここで発振回路にはCR発振を用いたが、これは他
の外付回路による発振を行なっても同様な効果を奏す
る。
の外付回路による発振を行なっても同様な効果を奏す
る。
以上説明したように、本発明に係る発振回路によれば、
発振回路の入，出力端子にそれぞれＮチャネルMOSFET
（電界効果トランジスタ）を接続し、これを発振停止パ
ルスで制御するようにしたので、短い発振停止パルス巾
で直ちに発振を停止させることができるとともに発振開
始を安定かつ正確に行なわせることができ、発振回路に
おいて発振の停止と開始を頻繁に要する場合に特に効果
がある。
発振回路の入，出力端子にそれぞれＮチャネルMOSFET
（電界効果トランジスタ）を接続し、これを発振停止パ
ルスで制御するようにしたので、短い発振停止パルス巾
で直ちに発振を停止させることができるとともに発振開
始を安定かつ正確に行なわせることができ、発振回路に
おいて発振の停止と開始を頻繁に要する場合に特に効果
がある。
第１図は本発明の一実施例による発振回路の回路図、第
２図は第１図の動作波形図、第３図は従来の発振回路を
示す回路図、第４図は第３図の動作波形図である。 1,3,6,7……インバータ、２……２入力NANDゲート、4,5
……抵抗、8,9……MOSFET、OSCIN……発振回路入力端
子、OSCOUT……発振回路出力端子。
２図は第１図の動作波形図、第３図は従来の発振回路を
示す回路図、第４図は第３図の動作波形図である。 1,3,6,7……インバータ、２……２入力NANDゲート、4,5
……抵抗、8,9……MOSFET、OSCIN……発振回路入力端
子、OSCOUT……発振回路出力端子。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 青木 一夫 兵庫県伊丹市瑞原４丁目１番地 三菱電機 株式会社北伊丹製作所内 (72)発明者 有坂 研司 兵庫県伊丹市瑞原４丁目１番地 三菱電機 株式会社北伊丹製作所内 (56)参考文献 特開 昭59−72219（ＪＰ，Ａ)
Claims (1)
- 【請求項１】第１のインバータ、２入力NANDゲート、及
び第２のインバータを有する発振回路であって、当該発
振回路の入力端子が第１の抵抗を介して上記第１のイン
バータの入力に接続され、該第１のインバータの出力が
上記２入力NAND回路の入力の一方に接続され、上記２入
力NAND回路の他方の入力が発振停止パルスが入力される
信号線に接続され、上記２入力NAND回路の出力が第２の
抵抗を介して上記第１のインバータの入力に接続される
とともに、上記第２のインバータの入力に接続され、上
記第２のインバータの出力が当該発振回路の出力端子と
なる発振回路において、 上記入力端子にドレインが接続され，接地電位にソース
が接続された第１のＮチャネルMOSトランジスタと、 上記出力端子にドレインが接続され，接地電位にソース
が接続された第２のＮチャネルMOSトランジスタと、 第３のインバータとを備え、 上記発振停止パルスが入力される信号線が上記第３のイ
ンバータの入力に接続され、該第３のインバータの出力
が上記第1,第２のＮチャネルMOSトランジスタのそれぞ
れのゲートに接続されていることを特徴とする発振回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61257358A JPH07120939B2 (ja) | 1986-10-28 | 1986-10-28 | 発振回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61257358A JPH07120939B2 (ja) | 1986-10-28 | 1986-10-28 | 発振回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63110816A JPS63110816A (ja) | 1988-05-16 |
| JPH07120939B2 true JPH07120939B2 (ja) | 1995-12-20 |
Family
ID=17305272
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61257358A Expired - Lifetime JPH07120939B2 (ja) | 1986-10-28 | 1986-10-28 | 発振回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07120939B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02192309A (ja) * | 1989-01-20 | 1990-07-30 | Nec Corp | 発振回路 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5972219A (ja) * | 1982-10-18 | 1984-04-24 | Nec Corp | Ｃｒ発振器 |
-
1986
- 1986-10-28 JP JP61257358A patent/JPH07120939B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63110816A (ja) | 1988-05-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4039973A (en) | Initiation circuit in a crystal-controlled oscillator | |
| US3979698A (en) | Crystal oscillator circuit | |
| KR100306325B1 (ko) | 인에이블 입력을 가진 rs 플립-플롭 | |
| US5923201A (en) | Clock signal generating circuit | |
| JPS63110816A (ja) | 発振回路 | |
| JP2607304B2 (ja) | 半導体集積回路装置 | |
| JP2689628B2 (ja) | ドライバー回路 | |
| JPS61170130A (ja) | 出力インバ−タの貫通電流防止回路 | |
| JPH0746113B2 (ja) | Ｃｍｏｓパワ−オン検出回路 | |
| JPH0448005Y2 (ja) | ||
| JP3358379B2 (ja) | Ｃｍｏｓ圧電発振回路 | |
| JPS63117512A (ja) | 発振回路 | |
| JP2699496B2 (ja) | 出力回路 | |
| JPS63172505A (ja) | 発振停止機能付ｃｍｏｓゲ−トアレイ発振回路装置 | |
| JPH0731626Y2 (ja) | 初期状態設定装置 | |
| JPH0548968B2 (ja) | ||
| JPH0722910A (ja) | 半導体集積回路 | |
| JPH0431630Y2 (ja) | ||
| JPH06260899A (ja) | 半導体集積回路 | |
| JPS61214817A (ja) | Ｃｍｏｓ集積回路 | |
| JPH0345572B2 (ja) | ||
| JPH05304418A (ja) | Ｃｍｏｓ型水晶発振回路 | |
| JPS6212210A (ja) | 出力バツフア回路 | |
| JPH0799412A (ja) | 発振回路 | |
| JPS61287313A (ja) | 半導体集積回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| EXPY | Cancellation because of completion of term |