JPH0448005Y2 - - Google Patents
Info
- Publication number
- JPH0448005Y2 JPH0448005Y2 JP576885U JP576885U JPH0448005Y2 JP H0448005 Y2 JPH0448005 Y2 JP H0448005Y2 JP 576885 U JP576885 U JP 576885U JP 576885 U JP576885 U JP 576885U JP H0448005 Y2 JPH0448005 Y2 JP H0448005Y2
- Authority
- JP
- Japan
- Prior art keywords
- oscillation circuit
- mosfet
- inverter
- crystal
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000010355 oscillation Effects 0.000 claims description 55
- 239000013078 crystal Substances 0.000 claims description 27
- 239000000919 ceramic Substances 0.000 claims description 4
- 239000003990 capacitor Substances 0.000 claims description 2
- 238000007599 discharging Methods 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
Landscapes
- Oscillators With Electromechanical Resonators (AREA)
- Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Description
【考案の詳細な説明】
(イ) 産業上の利用分野
本考案は、クリスタル発振回路とCR発振回路
を内蔵し、製造時のマスクによつて選択可能な
MOS集積回路に関する。
を内蔵し、製造時のマスクによつて選択可能な
MOS集積回路に関する。
(ロ) 従来の技術
一般にマイクロコンピユータ等のMOS集積回
路は、動作を行うためのクロツク信号を作成する
発振回路が内蔵される。この発振回路は、セラミ
ツク振動子あるいは水晶振動子を使用する二端子
型のクリスタル発振回路と、抵抗及びコンデンサ
を使用する一端子型のCR発振回路とがあり、こ
れらの発振回路はMOS集積回路に共に内蔵され
MOS集積回路の製造時にマスクによつて切り換
え選択されていた。例えば、昭和53年9月に発行
された「日立4ビツト・1チツプマイクロコンピ
ユータシステム HMCS40シリーズ アプリケ
ーシヨンマニユアル」の第4頁から第14頁に記載
された内容を参照。
路は、動作を行うためのクロツク信号を作成する
発振回路が内蔵される。この発振回路は、セラミ
ツク振動子あるいは水晶振動子を使用する二端子
型のクリスタル発振回路と、抵抗及びコンデンサ
を使用する一端子型のCR発振回路とがあり、こ
れらの発振回路はMOS集積回路に共に内蔵され
MOS集積回路の製造時にマスクによつて切り換
え選択されていた。例えば、昭和53年9月に発行
された「日立4ビツト・1チツプマイクロコンピ
ユータシステム HMCS40シリーズ アプリケ
ーシヨンマニユアル」の第4頁から第14頁に記載
された内容を参照。
従来、例えばPチヤンネル型で構成された
MOS集積回路に内蔵される発振回路は、第2図
に示す如く、発振用の外部端子1,2間に設けら
れたクリスタル発振回路3と、外部端子1に接続
されたCR発振回路4とが設けられている。クリ
スタル発振回路3は、インバータ4とインバータ
4に並列接続されたMOSFET5と、外部端子1
と接地間に直列接続されゲート−ソース間が接続
されたMOSFET6,7と、電源VDDと接地間に
直列接続されゲート−ソース間が接続された
MOSFET8,9とから成り、MOSFET6,7
の接続点にインバータ4の入力が接続され、
MOSFET8、9の接続点にMOSFET5のゲー
トが接続されている。一方、CR発振回路4はイ
ンバータ10,11及びバツフア12と外部端子
1と接地間に直列接続され各々のゲートとソース
が接続されたMOSFET13,14と、バツフア
12の出力がゲートに印加され外部端子1と接地
間に接続されたMOSFET15とから構成され、
MOSFET13,14の接続点がインバータ10
の入力に接続されている。
MOS集積回路に内蔵される発振回路は、第2図
に示す如く、発振用の外部端子1,2間に設けら
れたクリスタル発振回路3と、外部端子1に接続
されたCR発振回路4とが設けられている。クリ
スタル発振回路3は、インバータ4とインバータ
4に並列接続されたMOSFET5と、外部端子1
と接地間に直列接続されゲート−ソース間が接続
されたMOSFET6,7と、電源VDDと接地間に
直列接続されゲート−ソース間が接続された
MOSFET8,9とから成り、MOSFET6,7
の接続点にインバータ4の入力が接続され、
MOSFET8、9の接続点にMOSFET5のゲー
トが接続されている。一方、CR発振回路4はイ
ンバータ10,11及びバツフア12と外部端子
1と接地間に直列接続され各々のゲートとソース
が接続されたMOSFET13,14と、バツフア
12の出力がゲートに印加され外部端子1と接地
間に接続されたMOSFET15とから構成され、
MOSFET13,14の接続点がインバータ10
の入力に接続されている。
第2図に示された回路に於いて、クリスタル発
振回路3とCR発振回路4とを選択する場合には、
MOSFET6,7,8,9,13,14を各々エ
ンハンスメント型とするかあるいはデプレツシヨ
ン型とするかによつて切り換えていた。即ち、ク
リスタル発振回路3を選択する場合には、
MOSFET6,8,14をデプレツシヨン型、
MOSFET7,9,13をエンハンスメント型と
し、一方、CR発振回路4を選択する場合には、
MOSFET6,8,14をエンハンスメント型、
MOSFET7,9,13をデプレツシヨン型とし
ていた。
振回路3とCR発振回路4とを選択する場合には、
MOSFET6,7,8,9,13,14を各々エ
ンハンスメント型とするかあるいはデプレツシヨ
ン型とするかによつて切り換えていた。即ち、ク
リスタル発振回路3を選択する場合には、
MOSFET6,8,14をデプレツシヨン型、
MOSFET7,9,13をエンハンスメント型と
し、一方、CR発振回路4を選択する場合には、
MOSFET6,8,14をエンハンスメント型、
MOSFET7,9,13をデプレツシヨン型とし
ていた。
(ハ) 考案が解決しようとする問題点
しかしながら、第2図に示された回路では、発
振動作に直接関係なく、発振動作の制御用の
MOSFET6,7,8,9,13,14が必要で
あるため、素子数が増し、回路が複雑となる欠点
があつた。
振動作に直接関係なく、発振動作の制御用の
MOSFET6,7,8,9,13,14が必要で
あるため、素子数が増し、回路が複雑となる欠点
があつた。
(ニ) 問題点を解決するための手段
本考案は上述した点に鑑みて為されたものであ
り、クリスタル発振回路のインバータに並列接続
されたMOSFETのゲートを所定の電位レベルに
接続し、このMOSFETとCR発振回路のインバー
タあるいはバツフアを構成するMOSFETを各々
エンハンスメント型とデプレツシヨン型の一方に
選択できる構成とすることにより、クリスタル発
振回路とCR発振回路の切り換えを行うものであ
る。
り、クリスタル発振回路のインバータに並列接続
されたMOSFETのゲートを所定の電位レベルに
接続し、このMOSFETとCR発振回路のインバー
タあるいはバツフアを構成するMOSFETを各々
エンハンスメント型とデプレツシヨン型の一方に
選択できる構成とすることにより、クリスタル発
振回路とCR発振回路の切り換えを行うものであ
る。
(ホ) 作用
上述の如く本考案によれば、クリスタル発振回
路のMOSFETとCR発振回路のMOSFETをエン
ハンスメント型とデプレツシヨン型の一方にマス
クによつて選択することにより、発振回路の切り
換えのためのMOSFETが不要となる。
路のMOSFETとCR発振回路のMOSFETをエン
ハンスメント型とデプレツシヨン型の一方にマス
クによつて選択することにより、発振回路の切り
換えのためのMOSFETが不要となる。
(ヘ) 実施例
第1図は本考案の実施例を示す回路図であり、
Pチヤンネル型で構成されたMOS集積回路の場
合を示す。セラミツク振動子あるいは水晶振動子
が接続される発振用の外部端子16,17の間に
は、クリスタル発振回路18が設けられ、抵抗及
びコンデンサが接続される外部端子16にはCR
発振回路19が設けられている。クリスタル発振
回路18は、入力が外部端子16に接続され出力
が外部端子17に接続されたインバータ20と、
インバータ20の入出力に並列接続された
MOSFET21とから成り、MOSFET21のゲ
ートは接地されている。一方、CR発振回路19
は2段継続接続されたインバータ22,23及び
バツフア24とバツフア24の出力がゲートに印
加され、インバータ22の入力及び外部端子16
と接地間に接続されたMOSFET25とから成
る。ここで、インバータ23はMOSFET26,
27の直列接続で構成され、バツフア24はイン
バータ23の出力がゲートに印加された
MOSFET28と、インバータ23の出力を反転
するインバータ30と、インバータ30の出力が
ゲートに印加されたMOSFET29とから構成さ
れている。
Pチヤンネル型で構成されたMOS集積回路の場
合を示す。セラミツク振動子あるいは水晶振動子
が接続される発振用の外部端子16,17の間に
は、クリスタル発振回路18が設けられ、抵抗及
びコンデンサが接続される外部端子16にはCR
発振回路19が設けられている。クリスタル発振
回路18は、入力が外部端子16に接続され出力
が外部端子17に接続されたインバータ20と、
インバータ20の入出力に並列接続された
MOSFET21とから成り、MOSFET21のゲ
ートは接地されている。一方、CR発振回路19
は2段継続接続されたインバータ22,23及び
バツフア24とバツフア24の出力がゲートに印
加され、インバータ22の入力及び外部端子16
と接地間に接続されたMOSFET25とから成
る。ここで、インバータ23はMOSFET26,
27の直列接続で構成され、バツフア24はイン
バータ23の出力がゲートに印加された
MOSFET28と、インバータ23の出力を反転
するインバータ30と、インバータ30の出力が
ゲートに印加されたMOSFET29とから構成さ
れている。
そこで、第1図に示された回路でクリスタル発
振回路18とCR発振回路19の選択を行う際に
はMOSFET21,26,27,28,29の
各々をエンハンスメント型とするかデプレツシヨ
ン型とするかを選択する。即ち、クリスタル発振
回路18を選択する場合には、MOSFET21,
27,29をデプレツシヨン型とし、MOSFET
26,28をエンハンスメント型とする。これに
より、MOSFET21は抵抗体として作用しイン
バータ20の帰還抵抗となる。また、MOSFET
26は常時オフ、MOSFET27は常時オンとな
るためインバータ23の出力は接地レベルとな
り、MOSFET28はオフとなり、一方
MOSFET29はオンとなる。従つて、バツフア
24の出力は接地レベルとなりMOSFET25は
常時オフ状態となり、CR発振回路19は動作し
ない。また、CR発振回路19を選択する場合に
は、MOSFET21,27,29をエンハンスメ
ント型とし、MOSFET26,28をデプレツシ
ヨン型とする。従つて、MOSFET21は常時オ
フとなりクリスタル発振回路18は動作しなくな
り、またMOSFET26,27は通常のインバー
タ動作を行い、インバータ30及びMOSFET2
8,29はバツフアとして働くようになり、CR
発振回路19の動作が可能となる。
振回路18とCR発振回路19の選択を行う際に
はMOSFET21,26,27,28,29の
各々をエンハンスメント型とするかデプレツシヨ
ン型とするかを選択する。即ち、クリスタル発振
回路18を選択する場合には、MOSFET21,
27,29をデプレツシヨン型とし、MOSFET
26,28をエンハンスメント型とする。これに
より、MOSFET21は抵抗体として作用しイン
バータ20の帰還抵抗となる。また、MOSFET
26は常時オフ、MOSFET27は常時オンとな
るためインバータ23の出力は接地レベルとな
り、MOSFET28はオフとなり、一方
MOSFET29はオンとなる。従つて、バツフア
24の出力は接地レベルとなりMOSFET25は
常時オフ状態となり、CR発振回路19は動作し
ない。また、CR発振回路19を選択する場合に
は、MOSFET21,27,29をエンハンスメ
ント型とし、MOSFET26,28をデプレツシ
ヨン型とする。従つて、MOSFET21は常時オ
フとなりクリスタル発振回路18は動作しなくな
り、またMOSFET26,27は通常のインバー
タ動作を行い、インバータ30及びMOSFET2
8,29はバツフアとして働くようになり、CR
発振回路19の動作が可能となる。
MOSFET21,26,27,28,29をエ
ンハンスメント型とするかデプレツシヨン型とす
るかは、製造時のマスクによつて選択する。そし
て、切り換えられたクリスタル発振回路18及び
CR発振回路19の発振出力は外部端子16に入
力が接続されたインバータ31から出力される。
ンハンスメント型とするかデプレツシヨン型とす
るかは、製造時のマスクによつて選択する。そし
て、切り換えられたクリスタル発振回路18及び
CR発振回路19の発振出力は外部端子16に入
力が接続されたインバータ31から出力される。
(ト) 考案の効果
上述の如く本考案によれば、クリスタル発振回
路とCR発振回路を切り換えるためのMOSFETが
不要となるため、素子数が減少し回路が簡単とな
る利点を有している。
路とCR発振回路を切り換えるためのMOSFETが
不要となるため、素子数が減少し回路が簡単とな
る利点を有している。
第1図は本考案の実施例を示す回路図であり、
第2図は従来例を示す回路図である。 主な図番の説明、16,17……外部端子、1
8……クリスタル発振回路、19……CR発振回
路。
第2図は従来例を示す回路図である。 主な図番の説明、16,17……外部端子、1
8……クリスタル発振回路、19……CR発振回
路。
Claims (1)
- セラミツク振動子あるいは水晶振動子を用いる
クリスタル発振回路と抵抗及びコンデンサを用い
るCR発振回路を内蔵するMOS集積回路に於い
て、前記クリスタル発振回路は、前記セラミツク
振動子あるいは水晶振動子が接続される端子間に
設けられたインバータと、該インバータの入出力
に並列接続されゲートが所定の電圧レベルに接続
されたMOSFETとから構成され、前記CR発振回
路は、前記抵抗及びコンデンサが接続される端子
にドレインが接続された充放電用のMOSFET
と、該MOSFETのドレインとゲートの間に継続
接続されたインバータ及びバツフアとから構成さ
れ、前記クリスタル発振回路のMOSFETをデプ
レツシヨン型とし、前記CR発振回路のインバー
タとバツフアを構成するMOSFETの負荷側をエ
ンハンスメント型、駆動側をデプレシヨン型とす
ることにより前記クリスタル発振回路が選択さ
れ、前記クリスタル発振回路のMOSFETをエン
ハンスメント型とし、前記CR発振回路のインバ
ータとバツフアを構成するMOSFETの負荷側を
デプレツシヨン型、駆動側をエンハンスメント型
とすることにより前記CR発振回路が選択される
ことを特徴とするMOS集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP576885U JPH0448005Y2 (ja) | 1985-01-18 | 1985-01-18 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP576885U JPH0448005Y2 (ja) | 1985-01-18 | 1985-01-18 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61121012U JPS61121012U (ja) | 1986-07-30 |
| JPH0448005Y2 true JPH0448005Y2 (ja) | 1992-11-12 |
Family
ID=30482580
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP576885U Expired JPH0448005Y2 (ja) | 1985-01-18 | 1985-01-18 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0448005Y2 (ja) |
-
1985
- 1985-01-18 JP JP576885U patent/JPH0448005Y2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61121012U (ja) | 1986-07-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04143791A (ja) | 液晶表示器駆動電源回路 | |
| JP2636749B2 (ja) | Xor回路と反転セレクタ回路及びこれらを用いた加算回路 | |
| JPH0448005Y2 (ja) | ||
| JP2679495B2 (ja) | 半導体回路 | |
| JPH0470212A (ja) | 複合論理回路 | |
| JPH11163686A (ja) | Rsフリップフロップ | |
| JPH0722245B2 (ja) | 発振回路 | |
| JPS6242408B2 (ja) | ||
| JP2535402Y2 (ja) | 電源リップルフィルター回路 | |
| JPH05259880A (ja) | 入出力バッファ回路 | |
| JP2607304B2 (ja) | 半導体集積回路装置 | |
| JPH0521155Y2 (ja) | ||
| JPS60114028A (ja) | 論理回路 | |
| JPS6333735B2 (ja) | ||
| JPH07154146A (ja) | 発振用集積回路および発振回路 | |
| SU1437853A1 (ru) | Ячейка однородной среды | |
| JP2550942B2 (ja) | Cmos型論理集積回路 | |
| JPH0431630Y2 (ja) | ||
| JPH05313762A (ja) | ボルテージ・レギュレータ | |
| JPS61112220A (ja) | デ−タ端末装置 | |
| KR880003607Y1 (ko) | 직렬 및 병렬 제어 겸용 멀티플렉서 입력회로 | |
| JPH07120939B2 (ja) | 発振回路 | |
| JPH0669727A (ja) | 発振回路 | |
| JPS61184919A (ja) | 高電圧回路 | |
| JPH03136518A (ja) | トライステートインバータ |