JPH07122812B2 - 冗長化制御システム用同期装置 - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は複数の制御装置を備えた冗長化制御システムの
同期装置に係わり、特に高信頼度の確保に好適な冗長化
制御システム用同期装置に関する。

〔従来の技術〕 制御システムの高信頼化のために制御装置を複数個設け
て冗長化することは、従来より各分野で盛んに行われて
きた。制御装置を冗長化した場合の重要なことは、各制
御装置間の同期が保たれていることである。この点に関
し、例えば特開昭57-146303号には、多重計算機システ
ムの同期方法として三重化計算機間の同期を確保するた
めの方法が記載されている。

この従来例においては、第13図に示すようにシステムが
構成されており、制御装置1,2,3間の同期をとる手段が
同期装置４である。同期装置４は、各制御装置１〜３か
ら出力する同期要求信号11の論理積をANDゲート８でと
り、この結果でORゲート６を介して同期割込信号発生装
置７を起動させ、同期信号12を出力する。制御装置1,2,
3にはまたタイマ装置５が接続され、タイマ装置５は、
各制御装置１〜３から出力する同期要求信号11の論理和
をORゲート10でとり、この結果でタイマ９を駆動し、こ
のタイマ９の出力でORゲート６を介して同期割込信号発
生装置７を起動させて、同期信号12を出力する。ORゲー
ト６は、ANDゲート８の出力信号又はタイマ９の出力信
号のいずれかがくると、信号を出力するためのものであ
る。

〔発明が解決しようとする問題点〕

上記従来例は、第13図に示すように３つの制御装置1,2,
3を設け、制御装置を冗長化している。またタイマ装置
５を設け、制御装置1,2,3の１台が故障しても、システ
ムが停止してしまうことを防止している。しかしなが
ら、同期装置４が単一系であるため、例えばORゲート６
が故障するなどして同期装置４に部分的な故障が発生す
ると、冗長化した制御装置１〜３間の同期が確保されな
くなるという問題があった。

本発明は以上の点に鑑みなされたものであり、その発明
の目的とするところは、同期装置に部分的な故障が発生
しても制御装置間の同期が確保できる冗長化制御システ
ム用同期装置を提供するところにある。

〔問題点を解決するための手段〕

上記目的は、３以上の複数の制御装置を備えた冗長化制
御システムの同期装置において、前記複数の制御装置の
それぞれに設けられ、これら複数の制御装置間の同期を
とるための同期用トリガ信号を出力する複数の同期用ト
リガ信号作成手段と、前記複数の制御装置の各々に対応
して設けられ、各々、これら複数の制御装置から出力さ
れる同期用トリガ信号の全てを入力しこれら同期用トリ
ガ信号が過半数を越えると対応する制御装置に同期信号
を出力する複数の多数決手段とを備えることにより達成
される。

〔作用〕

各制御装置毎に同期信号を出力する多数決手段を設けて
いるので、１つの多数決手段が故障しても、他の残りの
多数決手段からは正常に各制御装置に同期信号を出力で
きる。このため、故障した多数決手段に係わる制御装置
のみが動作しないだけであり、残りの制御装置は同期し
て動作することができる。また各制御装置から出力され
る同期用トリガ信号の多数決をとって同期信号を作成す
るので、１つの制御装置が故障して同期用トリガ信号に
異常が生じても同期信号が作成され、故障していない制
御装置は同期して動作することができ、過半数以上の制
御装置が故障して同期用トリガ信号に異常が生じた場合
には同期信号が作成されず、全制御装置の動作を停止
し、制御システムの安全性を確保する。

〔実施例〕

以下、本発明の好適実施例を図面を用いて説明する。図
中、同一又は同等の部材には同じ符号を付してある。

第１図は本発明の一実施例による同期装置を備えた冗長
化制御システムを示す。本実施例では３つの制御装置を
含む三重系を例として示しているが、本発明はその他の
冗長系についても同様に対応できるものである。

第１図において、符号1,2,3は、制御対象141〜14Mを制
御するための冗長化した制御装置である。各制御装置１
〜３は、センサS1〜SNからの信号を取込んで、これを演
算処理した後、制御信号を中間値選択回路131〜13Mに出
力する。中間値選択回路131〜13Mは入力される三つの制
御信号のうち中間レベルの信号を選択し、制御対象141
〜14Mにそれぞれ出力する。これにより運転の信頼性が
向上する。

このように動作する各制御装置は以下のようにして同期
を確保している。

各制御装置１〜３には同期回路18を含む同期装置が設け
られ、同期回路18は、各制御装置毎に設置する多数決回
路19,20,21によって構成している。各制御装置１〜３に
は、これら制御装置間の同期をとるための同期用トリガ
信号15.16.17を出力する手段が設けられている。同期回
路18において各多数決回路19〜21は各制御装置から出力
する同期用トリガ信号15,16,17を入力し、この多数決を
とって、これを同期信号22〜24として制御装置１〜３に
出力する。各制御装置は、この同期信号を入力すると、
上述の制御機能を動作させ、制御対象を制御する。

以上のように、各制御装置１〜３毎に多数決回路19〜21
を設けて同期信号22〜24を作っているので、例えば多数
決回路19が故障し、その出力である同期信号22が出力さ
れなくなっても、他の多数決回路20,21からは正常に同
期信号23,24が出力されるため、制御装置2,3は同期して
動作する。この結果、中間値選択回路131〜13Mには制御
装置2,3からほぼ同一のタイミングで制御信号が入力さ
れる。なおこのとき、制御装置１は、同期信号22が入力
されないため、動作せず、制御信号を中間値選択回路に
出力することができない。従って、中間値選択回路131
〜13Mは、正常に動作している制御装置2,3から出力され
る制御信号のうちレベルの低い方の制御信号（制御装置
１からの制御信号も含めて表現すれば中間レベルの制御
信号）を選択し、制御対象141〜14Mを制御する。

また、各制御装置１〜３の同期をとる手段として多数決
回路19〜21を設置し、各制御装置から出力される同期用
トリガ信号15〜17の多数決をとって同期信号22〜24を作
成するので、例えば制御装置１が故障して同期用トリガ
信号15に異常が生じても、多数決回路19〜21に入力され
る３つの同期用トリガ信号15〜17のうち１つのみが異常
であるので、これに影響されることはなく、各多数決回
路19〜21とも正常に同期信号22〜24を作成する。従っ
て、故障している制御装置１を除いて、残りの制御装置
2,3は同期して動作する。この結果、中間値選択回路131
〜13Mには制御装置2,3からほぼ同一のタイミングで制御
信号が入力され、制御対象を安定に制御することができ
る。

一方、例えば制御装置1,2が故障して同期用トリガ信号1
5,16が出力されなくなった場合には、同期用トリガ信号
の数が過半数を割っているので、各多数決回路19〜21は
同期信号22〜24を作成せず、全制御装置１〜３の動作を
停止させる。これにより中間値選択回路131〜13Mには一
切制御信号は入力されず、制御対象141〜14Mの制御を停
止する。これにより１つの制御装置３のみで制御対象14
1〜14Mを制御することによる信頼性の低下を防止し、制
御システムの安全性を確保する。

このように本実施例によれば、各制御装置１〜３毎に同
期信号22〜24を出力する多数決回路19〜21を設けている
ので、一つの多数決回路が故障して、その出力である同
期信号が出力されなくなっても、他の多数決回路が健全
であれば、これらの多数決回路によって作られる同期信
号によって駆動する各制御装置は同期して動作すること
が可能となる。

また本実施例によれば、各制御装置の同期をとる手段と
して多数決回路を設けたので、１つの制御装置が故障し
て同期用トリガ信号が出力されなくなっても同期信号が
作成され、故障していない制御装置は同期して動作する
ことができ、過半数以上の制御装置が故障して同期用ト
リガ信号に異常が生じた場合には同期信号を作成せず、
全制御装置の動作を停止し、制御システムの安全性を確
保することができる。

なお以上の実施例は、３重系の冗長化システムであるの
で、多数決回路の多数決判定は２・アウト・オブ・３論
理によることとなるが、偶数系の冗長化システムの場
合、例えば４重化システムの場合には、同期トリガ信号
の有無が２対２の同数になることがある。この場合は、
制御システムにとって都合のよい側の出力、例えばフェ
イルセイフ側の出力が優先されるよう多数決判定を予め
定めておけばよい。

以上は、本実施例による同期装置の概要である。次に、
上記実施例における各制御装置１〜３の機能を、同期用
トリガ信号を出力する手段の機能を含めて以下詳細に説
明する。

各制御装置1,2,3は、第２図に示すフローチャートの機
能を有しており、この機能によって同期用トリガ信号15
〜17を出力する同期用トリガ信号作成手段100を構成す
る。また、各制御装置1,2,3の制御対象141〜14Mを制御
する制御用処理手段101の機能は同期信号22〜24が入力
されると起動するようになっており、同期用トリガ信号
作成手段100の機能と制御用処理手段101の機能とは、第
３図に示す関係になっている。これらの機能は、一般的
であるが、制御装置を計算機によって実現し、そのソフ
トウェア処理によって容易に達成できる。

同期用トリガ信号作成手段100の機能は、第３図に示す
ように計算機のメイン処理として実行され、終了すると
Wait（待機）状態になる。この同期用トリガ信号作成手
段100は、具体的には第２図に示すように、まず同期用
トリガ信号として論理“1"の信号を制御装置から出力す
る（ステップ102）。このように作成される同期用トリ
ガ信号は第１図の多数決回路19,20,21に出力される。多
数決回路19,20,21は入力される三つの信号の多数決をと
った後、同期信号として論理“1"なる信号を出力する。
同期用トリガ信号作成手段100は、制御装置に入力され
る同期信号が論理“1"になっているか否かを判断し（ス
テップ103）、同期信号が論理“1"になっておれば、同
期用トリガ信号を論理“0"にする（ステップ104）。そ
して、wait（待機）状態となる（ステップ105）。同期
用トリガ信号を論理“0"とすると、第１図の多数決回路
19,20,21の三つの入力信号が論理“0"となるから、各多
数決回路19,20,21の出力である同期信号は論理“0"とな
る。

第３図に示す制御用処理手段101の機能は、割込み処理
として実行されるものであり、同期信号が論理“1"から
論理“0"になることによって起動される。従って、同期
用トリガ信号作成手段100の動作が終了すると、割込み
処理によって制御用処理手段101の機能が実行され、制
御対象141〜14Mを制御するための一連の処理が行われ
る。制御用処理手段101の動作が完了すると割込み処理
が終了することになる。ここで、割込み処理をそのまま
終了すると、第３図において、同期用トリガ信号作成手
段100のwait状態に復帰してしまい、その後、同期用ト
リガ信号を出力できなくなってしまう。これを防止する
ために、割込み処理の制御用処理手段の動作を終了する
ときには、第３図に示すメイン処理の先頭に復帰できる
よう復帰先（復帰アドレス）を変更するようにする。

次に、このように構成された制御装置及び同期装置の動
作の詳細を、各制御装置の動作開始時刻が異なっていた
り、多数決回路が故障した場合を含め説明する。

第４図において、期間t0〜t1は各制御装置19,20,21がそ
れぞれ独立に動作を開始しても自動的に各制御装置間の
同期が確保できることを示している。制御装置１が動作
を開始し、続いて制御装置２が動作を開始したとする。
これら２つの制御装置から出力される同期用トリガ信号
15,16が一致したときに各多数決回路19,20,21から同期
信号22,23,23が出力される。このとき、第４図（ｃ）の
ように制御装置３はまた動作を開始していないとする。
この結果、制御装置1,2の制御用処理手段101が同期して
起動され、制御対象141〜14Mを制御する。この途中で、
制御装置３が動作を開始したすると、まず同期用トリガ
信号作成手段100が起動され、同期用トリガ信号17とし
て論理“1"なる信号が出力される。この時点では、他の
制御装置1,2からの同期用トリガ信号15,16は共に論理
“0"であるから、多数決回路19,20,21の出力である同期
信号も論理“0"のままである。従って、制御装置３は、
第３図のメイン処理である同期用トリガ信号作成手段10
0のwait（待機）状態になっている。

そして、制御装置1,2が第３図に示す制御用処理手段101
の機能を実行、完了すると、再びメイン処理である同期
用トリガ信号作成手段100の機能を実行し、同期用トリ
ガ信号15,16として論理“1"なる信号を出力する。この
結果、各多数決回路は入力される三つの信号の多数決を
とって同期信号22,23,24を出力する。この結果、制御装
置1,2,3の制御用処理手段の機能が実行され、以下、三
つの制御装置1,2,3が同期して動作する。

次に、期間t1〜t2では多数決回路19が、その出力信号を
論理“0"にするように縮退故障した場合である。この場
合には、各制御装置1,2,3から同期用トリガ信号15,16,1
7が出力されたとき、多数決回路19からは、同期信号22
が出力されないが、多数決回路20,21からは同期信号23,
24が出力されるので、制御装置2,3は制御用処理手段101
の機能を実行する。ところが、制御装置１は同期信号が
入力されないため、割込み処理である制御用処理手段の
機能は実行されず、メイン処理である同期用トリガ信号
作成手段100のwait（待機）状態になっている。そし
て、この状態は時刻t3まで続く。

時刻t2で多数決回路19は修理が完了し、復帰したとする
と、時刻t3以降においては、各制御装置1,2,3は同期し
て制御対象を制御する。

第５図は第４図と同様な各部の動作を示したものである
が、異なる点は、期間t1〜t2で多数決回路19が、その出
力信号を“1"とするように縮退故障することである。こ
の場合、各制御装置は時刻t2′で同期用トリガ信号を出
力し、多数決回路19,20,21から出力される同期信号によ
って割込み処理である制御用処理手段101の機能を実行
しようとするが、制御装置１については、同期信号が論
理“1"から論理“0"にならないため、制御用処理手段の
機能を実行できず、同期用トリガ信号作成手段100はwai
t（待機）状態になりっぱなしである。この状態は第４
図の場合と同様に時刻t3まで続く。時刻t3以降は、既に
多数決回路19が、時刻t2で復帰しているので、各制御装
置1,2,3とも同期して制御対象を制御することができ
る。

以上の説明では多数決回路19が故障する場合を例として
挙げていたが、その他の多数決回路が故障する場合につ
いても同様である。

以上、一般的な制御系における冗長化制御システム用の
同期装置について述べたが、これをインバータあるいは
コンバータ制御系に適用すると、その効果は特に大き
い。以下、そのような実施例を説明する。

第６図はインバータシステムの実施例を示す。コンバー
タシステムの場合には、スイッチング回路44が第８図の
ように構成されるだけであり、制御系は同一である。ま
た、第６図及び第８図共に、説明を容易にするために、
単相の場合であるが、三相の場合も同様である。

第６図において、30〜33は多数決回路であり、各多数決
回路30〜33から出力する制御信号34〜37は第７図に示す
関係であり、これがスイッチング回路44を構成するスイ
ッチング素子（第６図ではトランジスタを利用）38〜41
を制御し、負荷42を制御する。負荷42は一般に電動機で
あることが多い。制御信号34〜37は第７図に示すよう
に、各制御信号のタイミングが一致していることが重要
である。例えば、トランジスタ38がONである場合には、
期間t1,t2で示すように、制御信号34,36は論理“1"であ
り、制御信号35,37が論理“0"となっていなければなら
ない。このように、インバータ制御系の場合には各制御
信号34〜37のタイミングが一致している必要がある。こ
のためには、各制御装置1,2,3が同期して動作しなけれ
ばならない。第４図及び第５図を用いて説明したよう
に、本発明によれば、各制御装置は、制御用処理を実行
する前に必ず同期が確保されているので、上述のように
ディジタル信号を出力して制御する系には非常に適して
いる。

また、コンバータ制御系の場合にも同様である。この場
合には、スイッチング回路44が第８図に示すスイッチン
グ回路45に変わるだけである。スイッチング回路45は入
力の制御信号34〜37によってスイッチング素子（第８図
ではサイリスタを使用）46〜49を制御して交流電源50か
ら直流電圧を端子51,52に出力するものである。この場
合にも、本発明は第７図の場合と同様に非常に適してい
る。

次に、第１図に示した多数決回路19,20,21は、一例とし
て、第９図に示す無電源型の中間値選択回路で実現する
ことができ、このようにすると、多数決回路に部分的な
故障が発生しても、これに影響されることなく同期信号
を制御装置に出力することができ、第４図及び第５図に
示す多数決回路の縮退故障自体を防止することができ
る。以下、その内容について説明する。

第９図は無電源型の中間値選択回路の一実施例を示し、
この中間値選択回路にディジタル信号を入力すると、以
下に述べるようにこの回路は一般の多数決論理回路とし
て動作する。この場合この回路は、図示のようにNPNト
ランジスタ116〜118を用い、入力される信号には正極性
（例えば０〜5V）の信号が用いられる。なおダイオード
119〜121は各トランジスタ116〜118の保護、特に各トラ
ンジスタのベース・エミッタ間に逆電圧がかかったとき
のトランジスタの破壊を防止するためのものである。

この無電源型の中間値選択回路の入力をa,b,cとし、出
力をｄとする。例えば、第10図の（ａ）〜（ｃ）に示す
信号が入力a,b,cにそれぞれ印加されたとする。時刻t1
までは各信号が論理“0"であるため出力も“0"となる。
t1からt2までの期間では信号ａのみが論理“1"になって
いる。この結果、トランジスタ116のベースは“1"、コ
レクタは“0"であり、トランジスタがON状態となるた
め、コレクタ電圧がほぼそのままエミッタに出力され
る。従って、トランジスタ116のエミッタ電位は“0"で
ある。このときトランジスタ117,118のベースは共に
“0"であるから、トランジスタ117,118ともOFF状態のま
まであり、トランジスタ117,118のエミッタの電位は
“0"である。つまり、時刻t2までは中間値選択回路の出
力として“0"である。t2からt3の期間では、トランジス
タ118のベースが“1"、コレクタが“1"であるのでトラ
ンジスタ118はON状態で“1"を出力する。トランジスタ1
17はベースが“0"であるからOFF状態である。また、ト
ランジスタ116はベースが“1"であるがトランジスタ118
の出力が“1"であり、これによって逆電圧がエミッタに
付加されるのでOFF状態となる。結果として、出力ｄで
は“1"が出力される。期間t3からt4では全入力が“1"で
あるので出力ｄでも“1"になる。以下同様に入力信号の
状態に対応づけて考えていくと、最終的には、第10図
（ｄ）に示す信号、つまり多数決論理（２・アウト・オ
ブ・３論理）をとった信号が選択できる。

さて、この無電源型の中間値選択回路の故障モードを考
える。極端な例であるが、全素子が短絡モードに故障し
たとする。ダイオード119〜120の出力は一点に接続され
ているから、全素子が短絡モードに故障すれば、等価的
にWird-OR回路（機能的にはAND）になっているので、例
えば、入力信号が第10図のようになっていれば、時刻t3
からt4までに論理“1"の信号が出力され、それ以外の時
刻では論理“0"が出力される。即ち、各入力信号のタイ
ミングが一致していれば問題なく同期信号が出力され
る。

上記例では全素子が短絡故障する場合であったが、部分
的に素子が故障しても問題なく同期信号が出力できる。
例えば、トランジスタ118が短絡故障したとする。この
場合、第10図において、時刻t1までは入力信号が“0"で
あるので“0"が出力される。t1からt2では入力信号ａが
“1"であるためエミッタ出力が“1"となり、ダイオード
121を介して、“1"がそのまま出力される。t2からt4ま
では、この状態が続くが、t4からt5の間では入力信号ａ
が“0"であるのでトランジスタ118のエミッタは“0"と
なるが、トランジスタ116,117の動作により、論理“1"
が出力ｄに出力され、ダイオード121が逆バイアスとな
り、トランジスタ118のエミッタ出力である“0"は出力
されない。万一、この場合において、ダイオード121も
短絡モードに故障していたとすると、t4以後は出力ｄは
“0"になる。しかしながら、いずれの場合も出力ｄが論
理“1"になりっぱなしになること、即ち論理“1"に縮退
故障することはない。

次に、各素子が開放モードに故障する場合であるが、こ
の場合は信号が喪失するモード、つまり出力ｄは“0"に
なる。従って、論理“1"に縮退故障することはない。

以上述べたように、中間値選択回路のいかなる故障に対
しても、その出力は論理“1"になりっぱなしに故障する
ことがなく、特に短絡モードの故障の場合には入力信号
の変化で必ず出力信号も変化するので、出力が論理“0"
又は“1"になりっぱなしに故障することはない。これ
は、中間値選択回路が電源を必要とせず、入力信号の大
小関係のみで出力を決定できることによるものである。

このように、無電源型の中間値選択回路を用いれば、そ
の出力が論理“0"又は“1"に縮退故障することがないた
め、この回路に部分的な故障が発生しても、正しく同期
信号を出力することができ、三つの制御装置とも制御用
処理を実行することができ、システムの信頼性をより一
層高めることができる。

なお上記無電源型の中間値選択回路は入力信号の大小関
係によって、トランジスタのベース・エミッタ間電圧分
だけ低い電圧が出力されることがある。これによって論
理“1"が“0"になることはないが、ノイズマージンが少
なくなる。この電圧降下をなくし、ノイズマージンを高
めるためには特開昭59-14003号に記載の中間値選択回
路、特に、NPNトランジスタ６個で正極性の信号に対し
て、中間性を選択、出力する部分を用いればよい。

今まで述べた実施例では、同期装置の多数決回路19〜21
はハードウェアで構成していたが、これを計算機で構成
する制御装置１〜３の各々おソフトウェア処理によって
実現することも可能である。第11図はこのようの実施例
を示すものであり、第１図に示すような多数決回路19〜
21はなく、制御装置61から出力された同期用トリガ信号
15は制御装置62,63に入力され、制御装置62から出力さ
れた同期用トリガ信号16は制御装置61,63に入力され、
制御装置63から出力された同期用トリガ信号17は制御装
置61,62に入力される。各制御装置61〜63は、第12図に
示すフローチャートの機能を有しており、この機能によ
って同期用トリガ信号15〜17を出力する同期用トリガ信
号作成手段106及び同期用トリガ信号15〜17の多数決を
とる多数決手段107を構成している。なおこの機能と、
各制御装置61〜63の制御対象141〜14Mを制御する制御用
処理手段の機能との関係は、前述した実施例の第３図に
示す関係と同様である。

第12図に示す同期用トリガ信号作成手段106及び多数決
手段107においては、まず同期用トリガ信号として論理
“1"の信号を作成する。（ステップ102）。このように
作成された同期用トリガ信号は第11図の他の２つの制御
装置に出力される。次いで、自身の同期用トリガ信号と
他の２つの制御装置より出力された２つの同期用トリガ
信号を入力信号a,b,cとして取り込む（ステップ108）。
この３つの信号を次式を用いて多数決判定（２・アウト
・オブ・３論理）をとる（ステップ109）。

ｚ＝ａ・ｂ＋ｂ・ｃ＋ｃ・ｄ 上式の論理演算結果が“1"かどうかを判断し（ステップ
110）、“1"と判断されればこれを同期信号とし、同期
用トリガ信号を論理“0"にする（ステップ104）。そし
て、wait（待機）状態となる（ステップ105）。以下第
３図の制御用処理手段101の機能を実行することにな
る。蒸気式の論理が“0"であれば、再度、入力信号a,b,
cの取り込みから実行する。

以上のように、ソフト的に多数決手段の機能を実行すれ
ば、ハードウェア量が増大しなくなり、かつ信頼性がそ
の分高まるという効果がある。

〔発明の効果〕

以上明らかなように、本発明によれば、各制御装置毎に
多数決手段を設け、各制御装置から出力される同期用ト
リガ信号の多数決をとって同期信号を作成し、これによ
って制御装置の制御処理を実行するようにしているた
め、同期信号を作成する多数決手段あるいは制御装置の
うちいずれかが故障してもシステムがダウンすることは
なく、又過半数以上の制御装置が故障した場合には全制
御装置の動作を停止させ、これにより高信頼度で安全性
の高い冗長化制御システムを提供できる。

【図面の簡単な説明】

第１図は本発明の一実施例による同期装置を組み込んだ
冗長化制御システムを示す概略図であり、第２図はその
制御システムの各制御装置の同期トリガ信号作成手段の
機能を示すフローチャートであり、第３図はその同期ト
リガ信号作成手段の機能と制御用処理手段の機能との関
係を示すフローチャートであり、第４図及び第５図はそ
の同期装置と制御装置における各部の動作状態を説明す
るタイミングチャートであり、第６図はインバータシス
テムに本発明を適用した他の実施例を示す、第１図と同
様な概略図であり、第７図はそのインバータシステムの
インバータ用スイッチング回路の入力信号のタイミング
関係を示す図であり、第８図は本発明が適用可能なコン
バータ用スイッチング回路の構成例であり、第９図は本
発明の多数決手段を実現するのに用いることのできる無
電源型の中間値選択回路の回路図であり、第10図はその
中間値選択回路の動作を説明するためのタイミングチャ
ートであり、第11図は多数決集団を制御装置のソフトウ
ェアで構成した本発明のさらに他の実施例による冗長化
制御システムを示す、第１図と同様な概略図であり、第
12図はそのシステムにおける各制御装置の同期トリガ信
号発生手段及び多数決手段の機能を説明するためのフロ
ーチャートであり、第13図は従来の同期装置を備えた冗
長化制御システムを示す概略図である。 符号の説明 １〜３、61〜63……制御装置 18……同期回路 15〜17……同期用トリガ信号 19〜21、107……多数決手段 22〜24……同期信号 100、106……同期用トリガ信号作成手段 101……制御用処理手段

Claims (4)

【特許請求の範囲】
1. 【請求項１】３以上の複数の制御装置を備えた冗長化制
   御システムの同期装置において、前記複数の制御装置の
   それぞれに設けられ、これら複数の制御装置間の同期を
   とるための同期用トリガ信号を出力する複数の同期用ト
   リガ信号作成手段と、前記複数の制御装置の各々に対応
   して設けられ、各々、これら複数の制御装置から出力さ
   れる同期用トリガ信号の全てを入力しこれら同期用トリ
   ガ信号が過半数を越えると対応する制御装置に同期信号
   を出力する複数の多数決手段とを備えることを特徴とす
   る冗長化制御システム用同期装置。
2. 【請求項２】前記多数決手段を無電源型の中間値選択回
   路によって構成することを特徴とする特許請求の範囲第
   １項記載の冗長化制御システム用同期装置。
3. 【請求項３】前記制御装置を、前記同期用トリガ信号作
   成手段と、前記多数決手段から出力される同期信号によ
   り起動され、制御対象を制御する制御用処理手段とで構
   成したことを特徴とする特許請求の範囲第１項記載の冗
   長化制御システム用同期装置。
4. 【請求項４】前記制御装置を、前記同期用トリガ信号作
   成手段と、前記多数決手段と、この多数決手段から出力
   される同期信号により起動され、制御対象を制御する制
   御用処理手段とで構成したことを特徴とする特許請求の
   範囲第１項記載の冗長化制御システム用同期装置。