JPH0720170B2 - インタ−フェ−ス装置 - Google Patents

インタ−フェ−ス装置

Info

Publication number
JPH0720170B2
JPH0720170B2 JP62216214A JP21621487A JPH0720170B2 JP H0720170 B2 JPH0720170 B2 JP H0720170B2 JP 62216214 A JP62216214 A JP 62216214A JP 21621487 A JP21621487 A JP 21621487A JP H0720170 B2 JPH0720170 B2 JP H0720170B2
Authority
JP
Japan
Prior art keywords
signal
clock
link interface
fault
pcm
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP62216214A
Other languages
English (en)
Other versions
JPS6458156A (en
Inventor
泰弘 麻生
淳久 高橋
直行 井澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP62216214A priority Critical patent/JPH0720170B2/ja
Publication of JPS6458156A publication Critical patent/JPS6458156A/ja
Publication of JPH0720170B2 publication Critical patent/JPH0720170B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Monitoring And Testing Of Exchanges (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)

Description

【発明の詳細な説明】 〔目次〕 概要 産業上の利用分野 従来の技術 発明が解決しようとする問題点 問題点を解決するための手段 作用 実施例 I .実施例と第1図との対応関係 II .実施例の構成 III.実施例の動作 (i )全体的な動作 (ii )PCMリンクインターフェース部が不搭載の場合 (iii)全てのPCMリンクインターフェース部が搭載さ
れている場合 (iii−1)データに障害がない場合 (iii−2)データに障害がある場合 (iv )クロックの選択動作 (iv −1)全てのPCMリンクインターフェース部が
搭載され且つデータに障害がない場合 (iv −2)PCMリンクインターフェース部が不搭載
であり且つデータに障害がない場合 (iv −3)データに障害がある場合 (v )制御部の切り換えがあった場合 IV .実施例のまとめ V .発明の変形態様 発明の効果 〔概要〕 複数の制御手段のそれぞれに共通に接続された複数のリ
ンクインターフェース手段のそれぞれに個々に入力され
るデータに基づき、後段の主制御手段が、データの障害
情報,所望クロックに応じて、どの制御手段を付勢する
かを決定できるようにしたインターフェース装置に関
し、 制御手段を切り換えても所望クロックの選択が正常に行
なわれるようにすることを目的とし、 各リンクインターフェース手段は、付勢された制御手段
からの付勢状態信号に応じて動作タイミング信号を得る
タイミング決定部と、付勢状態信号および障害存在信号
に応じて搭載情報作成部とを含んでおり、また、各制御
手段は、各リンクインターフェース手段からの搭載情報
に基づいて、当該制御手段によるクロック信号から所望
クロックを得る選択動作を制御するようにしたクロック
選択制御部を含み、各リンクインターフェース手段の有
無に応じて各制御手段でのクロック選択が制御されるよ
うに構成されている。
〔産業上の利用分野〕
本発明は、インターフェース装置に関し、特に、少なく
とも2つの制御手段のそれぞれに共通に接続された複数
のリンクインターフェース手段のそれぞれに個別に入力
されるクロックに同期したデータを制御するようにした
インターフェース装置に関するものである。
〔従来の技術〕
従来から、ディジタル交換の分野ではディジタルインタ
ーフェース装置が汎用されている。このディジタルイン
ターフェース装置の例としては、第4図に示すように、
ディジタルインターフェース装置410はネットワーク装
置420(例えばディジタル交換機)の入力制御装置とし
て設置されているものがある。このようなディジタルイ
ンターフェース装置410では複数の入力PCM信号401(こ
こでは4つの入力PCM信号4011〜4014)が供給されてお
り、各入力PCM信号401はそれぞれ別個なディジタル交換
機(図示せず)との通信回線が確保できるようになって
いる。
第5図は、ディジタルインターフェース装置410の詳細
を示す。両図において、ディジタルインターフェース装
置410は、例えば2つの制御部4111および4112と、複数
のPCMリンクインターフェース部413(ここでは4つのPC
Mリンクインターフェース部4131〜4134)とから構成さ
れている。各PCMリンクインターフェース部4131には、
それに対応する入力PCM信号4011〜4014が個別に供給さ
れている。また、2つの制御部4111および4112のそれぞ
れには、4つのPCMリンクインターフェース部4131〜413
4が共通に接続されている。つまり、制御部4111および4
112のそれぞれは“二重化”された制御部であると共
に、PCMリンクインターフェース部4131〜4134のそれぞ
れは“一重化”されたものである。
ここで、4つのPCMリンクインターフェース部4131〜413
4のそれぞれは、2つの制御部4111および4112のいずれ
かのアクト信号発生部497,タイミングパルス発生部499
に応じて切換選択部455でタイミングを選択してタイミ
ング発生部459で動作タイミングパルスを得ている。PCM
リンクインターフェース部4131〜4134のそれぞれは、障
害検出部437で詳細な障害情報433に基づいて障害情報挿
入部441によってPCMシグナルデータ435に対し、ハイウ
ェイ(HW)上のPCMの空きチャネルに収納してPCM信号43
9を出力し、2つの制御部4111および4112に通知すると
いう形態を採っている。
この制御部411の各切換選択部495は、クロック抽出部43
1からの抽出クロック429に応じて、障害のないPCMリン
クインターフェース部413が抽出したクロックの1つを
マスタークロックとして選択して、選択クロック493と
してシステムを動作させるようにしている。
ここで、データの障害は、障害抽出部481によって抽出
されてネットワーク装置420に通知される。
〔発明が解決しようとする問題点〕
ところで、上述した従来方式にあっては、制御部411が
障害のないPCMリンクインターフェース部413からの抽出
クロックの1つをマスタークロックとして選択してシス
テムを動作させている。しかしながら、2つの制御部41
11および4112は互いに同期していない。そのため、PCM
リンクインターフェース部413が同期している側(以
下、これをアクト側と称する)においては障害情報を正
しく認識できるが、同期していない側(以下、これをス
タンバイ側と称する)においては障害情報を正しく認識
できない。そのため、系の切り換えを行なった場合、い
ずれのPCMリンクインターフェース部413からのクロック
を選択してよいかが分からず、システムを動作させるた
めのマスタークロックの選択が正常に行なわれないとい
う問題点があった。
本発明は、このような点にかんがみて創作されたもので
あり、システムを動作させるためのマスタークロックの
選択が系の切り換えを行なった場合でも正常に行なわれ
るようにしたインターフェース装置を提供することを目
的としている。
〔問題点を解決するための手段〕
第1図は、本発明のインターフェース装置の原理ブロッ
ク図である。
図において、インターフェース装置は、複数のリンクイ
ンターフェース手段117と、少なくとも2つの制御手段1
23とを具えている。
複数のリンクインターフェース手段117は、それぞれク
ロックに同期したデータを表す入力データ信号111が個
別に供給されるものであり、それぞれに入力される入力
データ信号111におけるクロックを抽出してクロック信
号113を出力すると共に、入力データに障害があればそ
の障害があることを示す障害データを付加してデータ信
号115を出力する。
また、少なくとも2つの制御手段123は、複数のリンク
インターフェース手段117に共通に接続され、各リンク
インターフェース手段117から出力されるクロック信号1
13,データ信号115が導入されるようになっており、複数
のデータ信号115に基づいて障害を抽出して障害情報119
を出力すると共に、複数のリンクインターフェース手段
117のいずれかから導入されているクロック信号113を選
択して所望クロック121を出力する。
このように、複数のリンクインターフェース手段117お
よび少なくとも2つの制御手段123とを具えるインター
フェース装置は、障害情報119および所望クロック121
を、主制御手段125に供給する。この主制御手段125は、
供給された障害情報119,所望クロック121に基づいて制
御状態を定め、どの制御手段123を付勢するかを判別す
るものである。
複数のリンクインターフェース手段117のそれぞれは、
タイミング決定部127と搭載情報作成部133とを含む。
このタイミング決定部127は、付勢された制御手段123か
らの付勢状態信号およびタイミング信号を受けて、当該
リンクインターフェース手段117における動作タイミン
グ信号を得る。
搭載情報作成部133は、付勢された制御手段123からの付
勢状態信号およびタイミング信号と、入力データに障害
があるときに出力される障害存在信号129とに基づい
て、当該リンクインターフェース手段117の有無および
入力データに障害があることを示す搭載情報131を出力
する。
上述した少なくとも2つの制御手段123のそれぞれは、
クロック選択制御部135を含む。このクロック選択制御
部135は、各リンクインターフェース手段117からの搭載
情報131に基づいて、当該制御手段123によるクロック信
号113から所望クロック121を得る選択動作を制御する。
従って、全体として、付勢された制御手段123からの付
勢状態信号,入力データに障害があるときに出力される
障害存在信号129および当該リンクインターフェース手
段117の有無に基づいて、各制御手段123はクロック信号
113から所望クロック121を得る制御を行なうように構成
されている。
〔作用〕
複数のリンクインターフェース手段117のそれぞれは、
付勢された制御手段123からの付勢状態信号およびタイ
ミング信号を受けて得られる動作タイミング信号に応じ
て動作する。
搭載情報作成部133は、付勢された制御手段123からの付
勢状態信号およびタイミング信号と、入力データに障害
があるときに出力される障害存在信号129とに基づい
て、当該リンクインターフェース手段117の有無および
前記入力データに障害があることを示す搭載情報131を
出力する。
この搭載情報131に基づいて、各制御手段123のクロック
選択制御部135は、クロック信号113から所望クロック12
1を得る選択動作を制御する。
本発明にあっては、付勢されていない制御手段123(ス
タンバイ側)でも障害情報を正しく認識できるので、シ
ステムを動作させるためのマスタークロックの選択が系
の切り換えを行なった場合でも正常に行なわれる。
〔実施例〕
以下、図面に基づいて本発明の実施例について詳細に説
明する。
第2図は、本発明の一実施例におけるインターフェース
装置の構成を示す。第4図は、ディジタルインターフェ
ース装置の適用例を示す。
I.実施例と第1図との対応関係 ここで、本発明の実施例と第1図との対応関係を示して
おく。
入力データ信号111は、入力PCM信号401に相当する。
クロック信号113は、抽出クロック229に相当する。
データ信号115は、PCM信号239に相当する。
リンクインターフェース手段117は、PCMリンクインター
フェース部213に相当する。
障害情報119は、障害抽出部281からの障害データに相当
する。
所望クロック121は、マスタークロックに相当する。
制御手段123は制御部211に相当する。
主制御手段125は、ネットワーク装置420に相当する。
タイミング決定部127は、切換選択部255,タイミング発
生部259に相当する。
障害存在信号129は、障害情報2332に相当する。
搭載情報131は、パッケージ搭載情報265に相当する。
搭載情報作成部133は、切換選択部255,パッケージ搭載
情報送出部270に相当する。
クロック選択制御部135は、パルス監視回路287,オアゲ
ート291,切換選択部295に相当する。
付勢された制御手段123は、アクト側の制御部211に相当
する。
付勢されていない制御手段123は、スタンバイ側の制御
部211に相当する。
以上のような対応関係があるものとして、以下本発明の
実施例について説明する。
II.実施例の構成 第2図に示すディジタルインターフェース装置も、第4
図に関連して説明したような適用例である。つまり、デ
ィジタルインターフェース装置210はネットワーク装置4
20の入力制御装置として設置されているものであり、そ
れぞれ別個なディジタル交換機との通信回線が確保でき
るように、複数の入力PCM信号401(4つの入力PCM信号4
011〜4014)が供給されているものとする。
第2図において、ディジタルインターフェース装置210
は、2つの制御部2111および2112と、4つのPCMリンク
インターフェース部2131〜2134とから構成されている。
ここで、“一重化”されたPCMリンクインターフェース
部213とするために、PCMリンクインターフェース部2131
〜2134のそれぞれには対応する入力PCM信号4011〜4014
が個別に供給されている。また、PCMリンクインターフ
ェース部2131〜2134に対して“二重化”された制御部と
するために、2つの制御部2111および2112のそれぞれに
は、4つのPCMリンクインターフェース部2131〜2134
共通に接続されている。
4つのPCMリンクインターフェース部2131〜2134のそれ
ぞれは、2つの制御部2111および2112のいずれかに同期
して動作し、PCMリンクインターフェース部2131〜2134
のそれぞれは詳細な障害情報をPCMの空きチャネル(ハ
イウェイ上)に収容して、2つの制御部2111および2112
に通知する。
制御部211は、障害のないPCMリンクインターフェース部
213が抽出したクロックの1つをマスタークロックとし
て選択してシステムを動作させるようにしている。
各PCMリンクインターフェース部213は、対応する入力PC
M信号401によって、それぞれクロックに同期したデータ
を表すPCM信号が個別に入力されるようになっている。
各PCMリンクインターフェース部213は、それに入力され
るPCM信号に基づいてそのクロックを抽出して抽出クロ
ック229を出力するクロック抽出部231と、当該受信した
PCM信号に障害があるか否かを判別して障害があれば障
害情報233(障害情報2331,2332)を発生すると共にPCM
信号に基づくPCMシグナルデータ235を出力する障害検出
部237と、PCMシグナルデータ235および障害情報2331
基づいてPCM信号2391を出力する障害情報挿入部241とを
含む。
また、2つの制御部211(制御部2111,2112)から供給
されるアクト信号251(アクト信号2511,2512)および
タイミング信号253(タイミング信号2531,2532)が供
給され、切り換え選択してそれぞれの信号を出力する切
換選択部255と、該切換選択部255によって選択されたタ
イミング信号2531あるいは2532に従った選択タイミング
信号257によって当該PCMリンクインターフェース部213
内の各回路部(障害検出部237等)へのタイミング信号
を作成するタイミング発生部259と、切換選択部255によ
って選択されたアクト信号2511あるいは2512に従った選
択アクト信号261,タイミング発生部259からのタイミン
グパルス263,障害検出部237からの障害情報2332に基づ
いてパッケージ搭載情報265を出力するパッケージ搭載
情報送出部270とを有する。
ここで、パッケージ搭載情報送出部270は、その入力側
が動作電圧Vcに接続されたインバータ271と、障害情報2
332,選択アクト信号261およびタイミングパルス263の
論理積をとるアンドゲート273と、インバータ271の出力
とアンドゲート273の出力との論理和をとるオアゲート2
75とで成っている。
一方、各制御部211は、4つのPCMリンクインターフェー
ス部213に共通に接続されている。制御部2111は、4つ
のPCMリンクインターフェース部2131〜2134から導入さ
れるPCM信号239をそれぞれ共通に受けてそれらの障害状
態を示す4ビットの抽出障害情報283を出力する4つの
障害抽出部2811〜2814と、4つのPCMリンクインターフ
ェース部2131〜2134から導入されるパッケージ搭載情報
265をそれぞれ共通に受けてそれらのパルス状態を監視
して4ビットの搭載監視情報285を出力する4つのパル
ス監視回路2871〜2874と、搭載監視情報285と抽出障害
情報283との論理和をとってクロック選択信号289を出力
するオアゲート291と、クロック選択信号289に基づいて
4つのPCMリンクインターフェース部2131〜2134から導
入される抽出クロック229から1つのクロックを選択し
て選択クロック信号293をネットワーク装置420(第4図
参照)に供給する切換選択部295と、アクト信号251を発
生するアクト信号発生部297と、タイミング信号253を発
生するタイミングパルス発生部299とを有する。
III.実施例の動作 上述した実施例の動作を説明する。以下、全体的な動作
および詳細な動作に場合を分けて説明する。
(i) 全体的な動作 ディジタルインターフェース装置210の各PCMリンクイン
ターフェース部213には、それぞれクロックに同期した
データを表す入力PCM信号401が個々に入力される。この
入力PCM信号401を受けるクロック抽出部231は、当該入
力PCM信号401におけるクロックを抽出して抽出クロック
229を出力する。また、同様に入力PCM信号401を受ける
障害検出部237は、当該入力PCM信号401においてそのデ
ータ(ビットストリーム)に障害がなければそのままそ
のデータをPCM信号239として出力して、仮に障害があれ
ばその詳細な障害情報を空きチャネルに収容してPCM信
号2391として出力する。
このようにして、ディジタルインターフェース装置210
の各PCMリンクインターフェース部213から得られる抽出
クロック229およびPCM信号239は、制御部2111および制
御部2112に共通に供給される。
(ii) PCMリンクインターフェース部が不搭載の場合 いま、PCMリンクインターフェース部2131がディジタル
インターフェース装置210に搭載されていない場合を考
える。
PMCリンクインターフェース部2131には、当該パッケー
ジ搭載情報送出部270の動作電圧Vcがないことになるの
で、パッケージ搭載情報2651は“高”レベル(オープ
ン)である。これによって、制御部211側からみればPCM
リンクインターフェース部2131がディジタルインターフ
ェース装置210に搭載されていないことが分かる。
(iii) 全てのPCMリンクインターフェース部が搭載さ
れている場合 いま、4つのPCMリンクインターフェース部213が全て搭
載されているものとすると、各PCMリンクインターフェ
ース部213内のパッケージ搭載情報送出部270では動作電
圧Vcが供給されることになるので、インバータ271の出
力は“低”レベルである。従って、PCMリンクインター
フェース部2131〜2134の全オアゲート275から出力され
るパッケージ搭載情報2651〜2654は、アンドゲート273
の出力状態に依存することとなる。
また、制御部2111がアクト側,制御部2112がスタンバイ
側となっているものとする。従って、アクト側の制御部
2111内のアクト信号発生部297からのアクト信号2511
タイミングパルス発生部299からのタイミング信号2531
とが、PCMリンクインターフェース部2131内の切換選択
部255によって選択され、選択アウト信号261と選択タイ
ミング信号257とになる。
その選択された選択タイミング信号257に応じて、タイ
ミング発生部259はタイミング信号をそのPCMリンクイン
ターフェース部2131内の各回路部に提供すると共に、タ
イミングパルス263を発生してパッケージ搭載情報送出
部270に供給する。また、選択された選択アクト信号261
も、パッケージ搭載情報送出部270のアンドゲート273に
供給される。
(iii−1) データに障害がない場合 PCMリンクインターフェース部2131に入力されている入
力PCM信号4011のデータに障害がなければ、その障害検
出部237からの障害情報2332は“低”レベルである。そ
のため、パッケージ搭載情報送出部270内のアンドゲー
ト273の出力は“低”レベルであり、パッケージ搭載情
報2651は“低”レベルであって、制御部211側からみれ
ばPCMリンクインターフェース部2131はディジタルイン
ターフェース装置210に搭載されていることが分かる。
(iii−2) データに障害がある場合 これに対して、PCMリンクインターフェース部2131に入
力されている入力PCM信号4011のデータに障害があれ
ば、障害検出部237は“高”レベルの障害情報2332発生
する。そのため、アンドゲート273の出力はタイミング
パルス263に依存した出力信号となり、パッケージ搭載
情報2651としては“低”レベルと“高”レベルとを繰り
返す信号状態となる。これによって、制御部211側から
みればPCMリンクインターフェース部2131が受信してい
る入力PCM信号4011のデータには障害があることが分か
る。
(iv) クロックの選択動作 以上のような、PCMリンクインターフェース部213の搭
載,PCMリンクインターフェース部213の不搭載,搭載PCM
リンクインターフェース部213への入力データの障害が
あることの制御部211に対する通知は、他のPCMリンクイ
ンターフェース部213においても同様である。各制御部2
11内の4つのパルス監視回路287(パルス監視回路2871
〜2874)のそれぞれは、4つのPCMリンクインターフェ
ース部213(PCMリンクインターフェース部2131〜2134
からのパッケージ搭載情報265(パッケージ搭載情報265
1〜2654)を共通に導入する。
第3図は、全てのPCMリンクインターフェース部213が搭
載されている場合でのクロック選択の手順を示す。以
下、第2図および第3図を参照する。
(iv−1) 全てのPCMリンクインターフェース部が搭
載され且つデータに障害がない場合 PCMリンクインターフェース部2131〜2134からのパッケ
ージ搭載情報2651〜パッケージ搭載情報2654は、全て
“低”レベルである。また、入力PCM信号4011〜4014
障害がないので、障害抽出部2811〜2814からの抽出障害
情報283(障害抽出部2811〜2814の出力で4ビット)も
“低”レベルである。そのオアゲート291のから出力さ
れるクロック選択信号289は“低”レベルであるため、
当該クロック選択信号289を受ける切換選択部295は、そ
の優先処理に基づいて抽出クロック2291を選択クロック
信号293として選択する(ステップ311,312)。
(iv−2) PCMリンクインターフェース部が不搭載で
あり且つデータに障害がない場合 いま、PCMリンクインターフェース部2131(b0)が不搭
載であったものとすると、そのパッケージ搭載情報送出
部270からのパッケージ搭載情報2651は“高”レベルと
なる。これを受けて、制御部211のパルス監視回路2871
〜パルス監視回路2874は“PCMリンクインターフェース
部2131が不搭載である”旨の搭載監視情報285を出力す
る。その搭載監視情報285に応じたクロック選択信号289
に基づいて、切換選択部295は、その優先処理に基づい
て抽出クロック2292を選択クロック信号293として選択
する。
(iv−3) データに障害がある場合 いま、PCMリンクインターフェース部2131に入力されて
いる入力PCM信号4011のデータに障害があれば、PCMリン
クインターフェース部2131の障害検出部237は“高”レ
ベルの障害情報2332を発生する。従って、パッケージ搭
載情報2651はタイミングパルス263に応じた“低”レベ
ル,“高”レベルの繰り返し信号となる。これを受け
て、制御部211のパルス監視回路2871〜2874は“入力PCM
信号4011に障害がある旨”の搭載監視情報285を出力す
る。その搭載監視情報285に応じたクロック選択信号289
に基づいて、切換選択部295は、PCMリンクインターフェ
ース部2133(b1)からの抽出クロック2292を選択クロッ
ク信号293として選択する(ステップ311,313,314)。
また、同様にして、入力PCM信号4011および入力PCM信号
4012のデータに障害があれば、PCMリンクインターフェ
ース部2132の障害検出部237も“高”レベルの障害情報2
332を発生する。従って、パッケージ搭載情報2652
“低”レベル,“高”レベルの繰り返し信号となり、PC
Mリンクインターフェース部2133(b2)からの抽出クロ
ック2293が選択クロック信号293として選択される(ス
テップ311,315,316)。
更に、入力PCM信号4011,4012および4013のデータに障
害があれば、PCMリンクインターフェース部2134(b3
からの抽出クロック2294が選択クロック信号293として
選択される(ステップ311、313,315,316,318)。
なお、4つの入力PCM信号4011〜4014の全てに障害があ
れば、自走クロックとする(ステップ319)。但し、そ
のクロック発生手段は省略する。しかる後、系の切り換
え指示があるか否かを判別する(ステップ320)。その
指示がなければ(否定判定)、最初のステップ311に戻
る。
(v) 制御部の切り換えがあった場合 上述した動作は、制御部2111がアクト側、制御部2112
スタンバイ側であるものとしたが、ネットワーク装置42
0の指示で制御部2112をアクト側に、制御部2111をスタ
ンバイ側に切り換えたものとする。
つまり、ステップ319の実行後、ステップ320にて肯定判
定となった場合には、制御部2111から制御部2112に切り
換えて制御部2112をアクト側とする。その場合には、新
たにアクト側となった制御部2112からの選択クロック信
号293に基づいたPCM信号239がくるまで、ハイウェイ(H
W)のデータの取り込みを待機して(ステップ321)、ス
テップ311に戻る。
このような場合であっても、全てのPCMリンクインター
フェース部213からのパッケージ搭載情報2651〜2654
共通に制御部2112にも供給されていたので、その切り換
えの段階からすぐさま、制御部2112は上述してきた動作
を行なえる。
これにより、2つの制御部2111および2112は互いに同期
していないが、制御部211が障害のないPCMリンクインタ
ーフェース部213からの抽出クロックの1つをマスター
クロックとして選択してシステムを動作させる。従っ
て、アクト側の制御部211およびスタンバイ側の制御部2
11においても障害情報を正しく認識することができる。
そのため、アウト側からスタンバイ側への切り換えを行
なった場合、当該スタンバイ側の制御部211は、いまま
でクロックを受けていたPCMリンクインターフェース部2
131からの抽出クロック2291に基づいてマスタークロッ
クの選択が正常に行なわれてシステムが動作する。
IV.実施例のまとめ このようにして、全てのPCMリンクインターフェース部2
13からのパッケージ搭載情報265を受ける制御部211にお
いてパルス監視回路287により、ディジタルインターフ
ェース装置210に搭載されたPCMリンクインターフェース
部213に且つ入力データに障害がないPCMリンクインター
フェース部213を選び、それに応じた搭載監視情報285
(クロック選択信号289)に基づいて切換選択部295によ
って抽出クロック229を切り換え選択して、マスターク
ロック用に提供している。
その際、パッケージ搭載情報265が全ての制御部211に共
通に供給されているので、アクト側およびスタンバイ側
の両制御部211においても障害情報を正しく認識するこ
とができる。そのため、マスタークロック用の選択が、
アクト側からスタンバイ側へと切り換わった場合でも、
正常に行なわれてシステムが動作する。
V.発明の変形態様 なお、上述した実施例にあっては、PCMリンクインター
フェース部213を4つとし、また、制御部211を2つとし
て、ディジタルインターフェース装置210を構成するも
のとしたが、これに限られることはない。
また、「I.実施例と第1図との対応関係」において、本
発明と上述実施例との関係を説明したが、本発明はこれ
に限られることはなく、各種の変形態様があることは当
業者であれば容易に推考できるであろう。
〔発明の効果〕
上述したように、本発明によれば、障害情報を全ての制
御手段に供給し、且つ、リンクインターフェース手段の
搭載の有無および障害の有無を各制御手段で監視するこ
とにより、システムを動作させるためのマスタークロッ
クの選択が系の切り換えを行なった場合でも正常に行な
われるので、実用的には極めて有用である。
【図面の簡単な説明】
第1図は本発明のインターフェース装置の原理ブロック
図、 第2図は本発明の一実施例によるインターフェース装置
の構成ブロック図、 第3図は第2図に示す本発明実施例によるインターフェ
ース装置の動作を示す流れ図、 第4図はディジタルインターフェース装置の適用システ
ムを示す構成図、 第5図は従来のインターフェース装置を示す構成ブロッ
ク図である。 図において、 111は入力データ信号、113はクロック信号、115はデー
タ信号、117はリンクインターフェース手段、119は障害
情報、121は所望クロック、123は制御手段、125は主制
御手段、127はタイミング決定部、129は障害存在信号、
131は搭載情報、133は搭載情報作成部、135はクロック
選択制御部、210,410はディジタルインターフェース装
置、211,411は制御部、213,413はPCMリンクインターフ
ェース部、229,429は抽出クロック、233,433は障害情
報、235,435はPCMシグナルデータ、237,437は障害検出
部、239,439はPCM信号、241,441は障害情報挿入部、270
はパッケージ搭載情報送出部、281,481は障害検出部、2
87はパルス監視回路、295,495は切換選択部、297,497は
アクト信号発生部、420はネットワーク装置である。

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】それぞれクロックに同期したデータを表す
    入力データ信号(111)が個別に供給されるものであ
    り、それぞれに入力される前記入力データ信号(111)
    における前記クロックを抽出してクロック信号(113)
    を出力すると共に、入力データに障害があればその障害
    があることを示す障害データを付加してデータ信号(11
    5)を出力する複数のリンクインターフェース手段(11
    7)と、 該複数のリンクインターフェース手段(117)に共通に
    接続され、各リンクインターフェース手段(117)から
    出力される前記クロック信号(113),データ信号(11
    5)が導入されるようになっており、複数のデータ信号
    (115)に基づいて障害を抽出して障害情報(119)を出
    力すると共に、前記複数のリンクインターフェース手段
    (117)のいずれかから導入されている前記クロック信
    号(113)を選択して所望クロック(121)を出力するよ
    うにした少なくとも2つの制御手段(123)と、 を具え、前記障害情報(119),前記所望クロック(12
    1)に基づいて制御状態を定め、どの制御手段(123)を
    付勢するかを判別する主制御手段(125)に、前記障害
    情報(119)および前記所望クロック(121)を供給する
    インターフェース装置において、 前記複数のリンクインターフェース手段(117)のそれ
    ぞれは、 前記付勢された制御手段(123)からの付勢状態信号お
    よびタイミング信号を受けて、当該リンクインターフェ
    ース手段(117)における動作タイミング信号を得るタ
    イミング決定部(127)と、 前記付勢された制御手段(123)からの付勢状態信号お
    よびタイミング信号と、前記入力データに障害があると
    きに出力される障害存在信号(129)とに基づいて、当
    該リンクインターフェース手段(117)の有無および前
    記入力データに障害があることを示す搭載情報(131)
    を出力する搭載情報作成部(133)とを含み、 前記少なくとも2つの制御手段(123)のそれぞれは、 各リンクインターフェース手段(117)からの前記搭載
    情報(131)に基づいて、当該制御手段(123)によるク
    ロック信号(113)から前記所望クロック(121)を得る
    選択動作を制御するようにしたクロック選択制御部(13
    5)を含み、 各リンクインターフェース手段(117)の有無に応じ
    て、各制御手段(123)でのクロック選択が制御される
    ように構成したことを特徴とするインターフェース装
    置。
  2. 【請求項2】前記搭載情報(131)は、リンクインター
    フェース手段(117)の有無に応じた2値信号と、前記
    入力データに障害があることに応じた2値の繰り返し信
    号とで成ることを特徴とする特許請求の範囲第1項記載
    のインターフェース装置。
JP62216214A 1987-08-28 1987-08-28 インタ−フェ−ス装置 Expired - Lifetime JPH0720170B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62216214A JPH0720170B2 (ja) 1987-08-28 1987-08-28 インタ−フェ−ス装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62216214A JPH0720170B2 (ja) 1987-08-28 1987-08-28 インタ−フェ−ス装置

Publications (2)

Publication Number Publication Date
JPS6458156A JPS6458156A (en) 1989-03-06
JPH0720170B2 true JPH0720170B2 (ja) 1995-03-06

Family

ID=16685064

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62216214A Expired - Lifetime JPH0720170B2 (ja) 1987-08-28 1987-08-28 インタ−フェ−ス装置

Country Status (1)

Country Link
JP (1) JPH0720170B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4953093B2 (ja) * 2008-03-17 2012-06-13 横河電機株式会社 pH計

Also Published As

Publication number Publication date
JPS6458156A (en) 1989-03-06

Similar Documents

Publication Publication Date Title
US5357491A (en) Clock selection control device
JPH0720170B2 (ja) インタ−フェ−ス装置
US6516419B1 (en) Network synchronization method and non-break clock switching method in extended bus connection system
JPH08163162A (ja) ループ式データ伝送装置
JP2861595B2 (ja) 冗長化cpuユニットの切り替え制御装置
KR100208227B1 (ko) 프로세서와 디바이스간의 타임 슬롯 스위치
JP2956385B2 (ja) バスライン監視方式
JPH0635739A (ja) 切替制御方式
JP2624210B2 (ja) 装置内監視回路
JP2538682B2 (ja) 基準クロック源自動切替え方式
JPH01236851A (ja) システムクロック分配路選択装置
JP3003629B2 (ja) ディジタル信号送信回路
JP2616696B2 (ja) クロック選択制御方式
KR970058247A (ko) 시스팀의 이중화를 위한 저가형 이중화 노드
KR100487242B1 (ko) 이중화 구현장치
JPH02250595A (ja) 障害情報収集方式
JP2746144B2 (ja) 選択系監視システム
JP3160927B2 (ja) ループ試験回路
JPH0220183B2 (ja)
JPS5872226A (ja) クロツク切替え回路
JPS5842337A (ja) ル−プ伝送システム
JPH07122837B2 (ja) クロック切り替え制御方式
KR900001172A (ko) 패드시스템의 동기 포트 이중화 장치 및 방법
JPH1168529A (ja) クロック切替装置およびクロック切替方法
JPH0771143B2 (ja) ディジタル交換機における障害通知方式